



未来科技 设备国际有限公司

FT2232H 双高速 USB,多用途 UART / FIFO 芯片

FT2232H 是 FTDI 的第五代 USB 设备。FT2232H 是一个 USB 2.0 高速(480Mb/s)到 UART/FIFO IC, 它有能力配置在各种工业标准串行或并行接口。FT2232H 具有以下高级功能:

- 单片, 双串行/并行端口与各种配置。
- 整个 USB 协议处理芯片。没有 USB 特定固件编程需要。
- USB 2.0 高速(480 兆比特/秒)和全速(12 兆比特/秒)兼容的。
- 双多协议同步串行引擎(MPSSE)简化同步串行协议(USB JTAG、I2C、SPI 或 bit-bang)设计。
- 双重独立 UART FIFO 或 MPSSE 港口。
- 独立的波特率发生器。
- RS232 / RS422 / RS485 12 mbaud UART 传输数据率。(RS232 数据速率受外部电平移位器限制)。
- USB 并行 FIFO 数据传输速率高达 8 兆字节/秒。
- 单通道同步 FIFO 模式转移到 40 mb /秒
- CPU-style FIFO 接口模式简化了 CPU 接口设计。
- 单片机主机总线仿真模式配置选项。
- 快速 Opto-Isolated 串行接口的选择。
- FTDI 的免版税虚拟 Com 端口(VCP)和直接(D2XX)司机消除在大多数情况下 USB 驱动程序开发的要求。可接收缓冲区超时。
- 选择传输和接收驱动信号在每个通道。
- 增强 bit-bang 模式界面选项和 RD # WR #闪光灯



- FT245B-style FIFO 双向数据总线和简单的界面选项 4 线接口握手。
- 高度集成设计包括+ 1.8 v VCORE LDO 稳压器, 综合运动功能和芯片时钟乘数锁相环(12 mhz - 480 mhz)。
- 异步串行 UART 接口选项完全硬件握手信号和调制解调器接口。
- 全力协助硬件或软件握手 x /滚蛋。
- UART 接口支持 7/8 位数据, 1/2 停止位, 甚至奇怪/ /标志/空间/不平等。
- Auto-transmit 启用控制使用 TXDEN 销 RS485 串行应用程序。
- 操作配置模式和 USB 描述字符串可配置在外部 eeprom USB 接口。
- 可配置的 I / O 驱动强度(4、8、12 或 16 ma)和转换速率。
- 低操作和 USB 暂停电流。
- 支持总线供电, 供电和大功率总线 USB 驱动配置。
- UHCI / OHCI / EHCI 主机控制器兼容。
- USB 批量数据传输模式(512 字节数据包在高速模式)。
- + 1.8 v(芯片核心)和+ 3.3 v I / O 接口(+ 5 v 宽容)。
- 扩展-40° C 到 85° C 的工业操作温度范围。
- 紧凑 64 - 1d 无铅 LQFP 或 QFN 包
- 在紧凑 Pb-free 56 销 VQFN 包(通过无铅认证)
- + 3.3 v 单电源工作电压范围。 ESD 保护
- FT2232H IO 的:
 - 人体模型(HBM)
 - 机器模式(MM)
 - 充电装置型号(CDM)±500V, 无挂锁。

未经版权所有人事先书面同意, 本手册中包含的全部或部分信息, 或本手册中描述的产品, 均不得以任何材料或电子形式改编或复制。本产品及其文件是按原样提供的, 不保证其适合任何特定用途, 无论是作出或暗示。未来科技设备国际有限公司不接受任何因使用或故障而引起的损失索赔。你的法定权利不会受到影响。本产品或其任何变体均不适用于本产品故障可能导致人身伤害的任何医疗器械、设备或系统。本文件提供的初步信息可能会在不另行通知的情况下发生变化。本文件的出版不暗示使用专利或其他知识产权的自由。未来科技设备国际有限公司, 1 单元, 海景广场 2,Centurion 商务园区, 格拉斯哥 G41 1HH, 英国苏格兰注册公司编号:SC136640



1 典型应用

单芯片的 USB 双通道 UART (RS232, RS422 或 RS485)。

单芯片的 USB 双通道 FIFO。 单片双通道 JTAG USB。 单芯片的 USB 双通道 SPI。 单片双通道 I2C 的 USB。 单片双通道 Bit-Bang USB。 单芯片上面的任何接口的 USB 双组合。

单片高速串行光学接口。 单芯片的 USB 接口 (如 CPU 目标 内存)，双和独立。

单芯片的 USB 主机总线仿真 (CPU)。

PDA USB 数据传输

USB 智能卡阅读器

USB 仪器

USB 工业控制

USB MP3 播放器界面

USB 闪存读卡器/作家 机顶盒 PC -

USB 接口 USB 数码相机接口 USB 条形码阅读器

1.1 驱动程序支持

FT2232H 需要 USB 驱动程序(如下所示)，可以从 <http://www.ftdichip.com> 免费获得，这些驱动程序用于使 FT2232H 看起来像一个虚拟 COM 端口(VCP)。这允许用户通过标准 PC 串行模拟端口(例如 TTY)与 USB 接口通信。另一个 FTDI USB 驱动程序 D2XX 驱动程序也可以与应用软件一起使用，通过 DLL 直接访问 FT2232H。

免费的虚拟 COM 端口(VCP)驱动程序...

Windows 32 岁的 10 64 位

Windows 8/8.1 32、64 位

Windows 7 32, 64 位

Windows Vista 和 Vista 64 位

Windows XP 和 XP 64 位

Windows 98, Windows 98, 我 2000, 服务器 2003, XP, 服务器 2008 Server 2012 R2

Windows XP 嵌入式

Windows CE 4.2、5.0 和 6.0

Mac OS 8/9, OS x

Linux 2.4 和更大

版权免费 D2XX 直接驱动(USB 驱动+ S / W DLL 接口) Windows 32 岁的 10 64 位

Windows 8/8.1 32、64 位

Windows 7 32, 64 位

Windows Vista 和 Vista 64 位

Windows XP 和 XP 64 位

Windows 98, Windows 98, 我 2000, 服务器 2003, XP, 服务器 2008 Server 2012 R2

Windows XP 嵌入式

Windows CE 4.2、5.0 和 6.0

Linux 2.4 和更大

Android (J2xx)

有关驱动程序安装，请参阅我们网站上的安装指南:<http://www.ftdichip.com/Support/Documents/InstallGuides.htm>

以下附加的安装指南、应用说明和技术说明也可获得:

AN_113, “高速铕设备 I2C 总线接口 FT2232H”。

AN_109——“高速 FTCI2C DLL 编程指南”

AN_110——“高速 FTCJTAG DLL 编程指南”

AN_111——“高速 FTCSPI DLL 编程指南”

AN114——“SPI 总线接口 FT2232H 的高速设备”

AN135——MPSSE 基础知识

AN108 MPSSE -命令处理器和单片机主机总线仿真模式 TN_104, “指导调试客户驱动程序安装失败”



1.2 零件编号

零件号	包
FT2232HL-xxxx	64 年销 LQFP
FT2232HQ-xxxx	64 年销 QFN
FT2232H-56Q-xxxx	56 销 VQFN

注:xxxx 的包装代码为:

-卷带和卷带(LQFP =1000 个/卷， QFN-64 =4000 个/卷， QFN-56 = 3000 个/卷)

-托盘:托盘包装，(LQFP =160 个托盘， QFN-64 =260 个托盘， QFN-56 =260 个托盘)所有包装机械参数
请参阅第 8 节。

USB 1.3 兼容的

FT2232H 完全符合 USB 2.0 规范，并被授予 USB- if 测试 id (TID) 40720019。

USB 信号的上升/下降时间的定时不仅依赖于 USB 信号驱动程序，它也依赖于系统，并受到 PCB 布局、外部组件和 USB 信号上存在的任何瞬态保护等因素的影响。对于 USB 依从这些可能需要一个轻
微的调整。这个时间可以通过一个可编程设置修改存储在相同的外部 EEPROM，那是为 USB 描述符
使用。定时也可以改变添加适当的无源组件到 USB 信号。





2 FT2232H 框图




图 2.1 FT2232H 方框图

有关每个功能的描述，请参阅第 4 节。



表的内容

1

典型的应用程序.....2

1.1

驱动支持.....2

1.2

零件编号.....3.

1.3

USB 的.....3.

2

FT2232H 框图.....4

设备销和信号描述.....8

3

64 -销 LQFP 和 QFN 包.....8

3.1

原理图符号.....8

3.1.1

销的描述.....8

3.1.1.1

常见的针.....9

3.1.1.2

配置针.....11

3.1.1.3

3.1.4.1 FT2232H 针用于一个 RS232 接口.....11

3.1.1.4

3.1.4.2 FT2232H 引脚用于 FT245 风格同步 FIFO 接口 11

3.1.1.4.1

3.1.4.3 FT2232H 引脚用于 FT245 风格的异步 FIFO 接口 12

3.1.1.4.2

3.1.4.4 FT2232H 引脚用于同步或异步位棒接口 13

3.1.1.4.3

3.1.4.5 FT2232H 针用于 MPSSE.....14

3.1.1.4.4

3.1.4.6 FT2232H 别针用作高速串行接口.....15

3.1.1.4.5

3.1.4.7 FT2232H 别针配置为 CPU-style FIFO 接口.....15

3.1.1.4.6

3.1.4.8 FT2232H 引脚配置为主机总线仿真接口 15

56-Pin VQFN 包.....16

原理图符号 FT4232H-56Q.....17

3.2

销描述 FT2232H-56Q.....17

3.2.1

常见的别针 FT2232H-56Q.....18

3.2.1.1

配置针 FT2232H-56Q.....19

3.2.2

3.2.4.1 FT2232H-56Q 针用于一个 RS232 接口.....20.

3.2.3

3.2.4.2 FT2232H-56Q 引脚用于 FT245 风格的同步 FIFO 接口 20.

3.2.4

3.2.4.3 FT2232H-56Q 引脚用于 FT245 风格的异步 FIFO 接口 21

3.2.4.1

3.2.4.4 FT2232H-56Q 引脚用于同步或异步位 bang 接口 22

3.2.4.2

3.2.4.5 FT2232H-56Q 针用于 MPSSE.....22

3.2.4.3

3.2.4.6 FT2232H-56Q 别针用作高速串行接口.....23

3.2.4.4

3.2.4.7 FT2232H-56Q 别针配置为 CPU-style FIFO 接口.....24

3.2.4.5

3.2.4.8 FT2232H-56Q 引脚配置为主机总线仿真接口 24

功能描述.....26

关键特性.....26

功能块描述.....26

4

双端口 FT232 UART 接口模式说明.....28

4.1

4.2

4.3



4.3.1	双端口配置 RS232.....28
4.3.2	双端口的 RS422 配置.....29
4.3.3	双端口配置 RS485.....30.
4.4	FT245 同步 FIFO 接口模式说明.....31
4.1.1	FT245 同步 FIFO 读操作.....32
10/2	FT245 同步 FIFO 写操作.....32
4/11	
4.5	FT245 异步 FIFO 接口模式描述...32 MPSSE 接口模式描述.....34
4.6	MPSSE 自适应时钟.....35
4.6.1	单片机主机总线仿真模式.....35
4.7	单片机主机崩溃模拟模式信号时间——写周期.....36
4.7.1	单片机主机崩溃模拟模式信号时间——读周期.....37
4.7.2	快速光隔离串行接口模式描述.....38
4.8	即将离任的快速串行数据.....39
4.8.1	传入的快速串行数据.....39
4.8.2	例子.....快 Opto-Isolated 串行数据接口 40
4.8.3	CPU-Style FIFO 接口模式描述.....40
4.9	同步和异步位 bang 接口模式
4.10	描述.....42
4.11	RS232 UART 接口描述.....领导方式 44
4.12	立即发送/(四#).....醒来 45
4.13	FT2232H 模式选择.....46
4.13.1	我需要 EEPROM 吗?.....46
5	设备特点及评级.....47
5.1	绝对最大额定参数.....47
5.2	直流特性.....47
5.3	ESD 宽容.....49
5.4	热特性.....49
6	FT2232H 配置.....50
6.1	USB 总线驱动配置.....50
6.2	USB 自我动力配置.....52
6.3	振荡器配置.....54
7	eepm 配置.....55
7.1	默认 eepm 配置.....56
7.1.8	包参数.....57



微信搜一搜

Q GenBotter



- 8.1 FT2232HQ qfn - 64 包尺寸.....57
- 8.2 FT2232HL lqfp - 64 包尺寸.....58
- 8.3 FT2232H-56Q VQFN-56 包尺寸.....59
- 8.4 焊料回流概要.....60
- 9 联系信息.....62

- 附录 A -引用.....63
 - 文档引用.....63
 - 首字母缩写词和缩写词.....63
- 附录 B -列表的数据和表.....65
 - 名单表.....65
 - 数据列表.....66
- 附录 C -修订历史.....68



设备引脚和信号说明

3.1 64 引脚 LQFP 和 QFN 封装

64 引脚 LQFP 和 64 引脚 QFN 在特定功能上具有相同的引脚编号。此引脚编号如图 3.1 所示的示意图所示。

3.1.1 原理图符号




图 3.1 FT2232H 示意图符号

3.1.2 销描述

本节介绍 64 针 LQFP 和 64 针 QFN 的 FT2232H 引脚的操作。LQFP 和 QFN 包在每个引脚上具有相同的功能。多管脚的功能是由 FT2232H 的配置决定的。下表根据接口的配置详细说明了每个大头针的功能。下表描述了每个函数(注意:本文档中用于活动低信号的约定是信号名称后跟#)。大头针标记* *默认与内部 75 kΩ 停课输入(大约)拉起 VCCIO 电阻器。

FT2232HL 和 FT2232HQ(64 针)	
销	引脚功能(视配置而定)



微信搜一搜

GenBotter



FT2232H 双高速 USB 多用途 UART/FIFO IC 数据表版本 2.6

文档没有。：FT_000061 过关号: FTDI # 77

销#	销的 名字	异步串行 (RS232)	245 年 FIFO 同步	245 年先 进先 出	异步 Bit- bang	同步 Bit- bang	MPSSE	高速串行 接口	CPU 风格 FIFO	主机总线 仿真
一个频道										
16	ADBUS0	TXD	D0	D0	D0	D0	TCK / SK	使用	D 0	AD0
17	ADBUS1	RXD	D1	D1	D1	D1	TDI /		D 1	AD1
18	ADBUS2	RTS #	D2	D2	D2	D2	TDO / 迪		D 2	AD2
19	ADBUS3	CTS #	D3	D3	D3	D3	经颅磁 刺激/ CS		D 3	AD3 粉
21	ADBUS4	DTR #	D4	D4	D4	D4	GPIOL0		D 4	AD4
22	ADBUS5	域的#	D5	D5	D5	D5	GPIOL1		D 5	AD5
23	ADBUS6	# DCD 计划	D6	D6	D6	D6	GPIOL2		D 6	AD6
24	ADBUS7	国际扶 轮#	D7	D7	D7	D7	GPIOL3		D 7	AD7
26	ACBUS0	TXDEN	RXF #	RXF #	* *	* *	GPIOH0		CS #	A8
27	ACBUS1	* *	TXE #	TXE #	WRSTB	WRSTB	GPIOH1		A 0	A9
28	ACBUS2	* *	RD #	RD #	RDSTB #	RDSTB #	GPIOH2		RD #	A10
29	ACBUS3	RXLED #	或者 说是 #	或者 说是 #	* *	* *	GPIOH3		或者 说是 #	A11
30.	ACBUS4	TXLED #	SIWUA	SIWUA	SIWUA	SIWUA	GPIOH4		SIWU A	A12
32	ACBUS5	* *	CLKOUT	* *	* *	* *	GPIOH5		* *	首次 购物 阿
33	ACBUS6	* *	OE #	* *	* *	* *	GPIOH6		* *	
34	ACBUS7	* *	* *	* *	* *	* *	GPIOH7		* *	A15
B 通道										
38	BDBUS0	TXD		D0	D0	D0	TCK / SK	FSDI	D 0	CS #
39	BDBUS1	RXD		D1	D1	D1	TDI /	FSCLK	D 1	啤酒
40	BDBUS2	RTS #		D2	D2	D2	TDO / 迪	FSDO	D 2	RD #
41	BDBUS3	CTS #		D3	D3	D3	经颅磁 刺激/ CS	FSCTS	D 3	或者 说是 #
43	BDBUS4	DTR #		D4	D4	D4	GPIOL0		D 4	IORDY
44	BDBUS5	域的#		D5	D5	D5	GPIOL1		D 5	CLKOUT
45	BDBUS6	# DCD 计划		D6	D6	D6	GPIOL2		D 6	我/ O0
46	BDBUS7	国际扶 轮#		D7	D7	D7	GPIOL3		D 7	我/ O1 群
48	BCBUS0	TXDEN		RXF #	* *	* *	GPIOH0		CS #	* *
52	BCBUS1	* *		TXE #	WRSTB	WRSTB	GPIOH1		A 0	* *
53	BCBUS2	* *		RD #	RDSTB #	RDSTB #	GPIOH2		RD #	* *
54	BCBUS3	RXLED #		或者 说是 #	* *	* *	GPIOH3		或者 说是 #	* *
55	BCBUS4	TXLED #		SIWUB	SIWUB	SIWUB	GPIOH4	SIWUB	SIWUB	* *
57	BCBUS5	* *		* *	* *	* *	GPIOH5		* *	* *



微信搜一搜

GenBotter

58	BCBUS6	* *		* *	* *	* *	GPIOH6		* *	* *
59	BCBUS7	PWRSAP	PWRSAP	PWRSAP	PWRSAP	PWRSAP	GPIOH7	PWRSAP	pwr	PWRSAP
60	PWREN	PWREN	PWREN	PWREN	PWREN	PWREN	PWREN	PWREN	PWRE	PWREN #
36	奥维#	奥维#	奥维#	奥维#	奥维#	奥维#	奥维#	奥维#	SUSPE ND #	暂停#
配置存储器接口										
63	电									
62	EECLK									
61	EEDATA									

表 3.1 64 引脚 QFN 和 LQFP 包 FT2232H 引脚配置

3.1.3 常见针

以下 FT2232H 引脚的操作是相同的，无论配置的模式是:-



销不。	的名字	类型	描述
12 日,37 岁,64 年	VCORE	电源输入	+ 1.8 v 的输入。核心电源电压输入。
20 日,31 日,42 岁的 56	VCCIO	电源输入	+ 3.3 v 的输入。I/O 接口电源输入。未能连接所有 VCCIO 引脚将导致设备故障。
9	VPLL	电源输入	+ 3.3 v 的输入。内部 PHY PLL 电源输入。建议使用 LC 滤波器对该电源进行过滤。
4	VPHY	电源输入	+ 3.3 v 的输入。内部 USB PHY 电源输入。注意，这不能直接连接到 USB 电源。必须使用 A +3.3V 调节器。建议使用 LC 滤波器对该电源进行过滤。
50	VREGIN	电源输入	+ 3.3 v 的输入。集成 1.8V 调压器输入。
49	VREGOUT	功率输出	+ 1.8 v 的输出。集成调压器输出。用 3.3uF 滤波器电容连接 VCORE。
10	AGND	电源输入	0 v 模拟地面。
1、5、11、15、25、35 岁,47 岁的 51	接地	电源输入	0 v 输入。

表 3.2 功率和 64 针 QFN 和 LQFP 封装接地

销不。	的名字	类型	描述
2	OSCI	输入	振荡器输入。
3.	OSCO	输出	振荡器的输出。
6	裁判	输入	目前的参考——连接通过一个 12 kΩ 接地电阻器@ 1%。
7	DM	I / O	USB 数据信号减。
8	DP	I / O	USB 数据信号加。
13	测试	输入	IC 测试引脚-用于正常工作应连接到 GND。
14	重置#	输入	复位输入(低电平)。
60	PWREN #	输出	有源低功率使能输出。 PWREN# = 0:正常运行。 没有 USB 挂起模式或设备配置。 这可用于外部电路电源下降时，逻辑设备处于 USB 挂起状态或尚未配置。
36	暂停#	输出	当 USB 处于挂起模式时处于活动低。
59	PWRSV #	输入	USB 电源节省输入。这是一个 EEPROM 可配置选项 当 FT2232H 在自供电模式下使用时使用 用于防止强迫电流下 USB 线时 主机或集线器断电。 PWRSV# = 1:正常运行 被迫进入暂停模式。 PWRSV #可以连接到接地(通过 10 kΩ 电阻) 另一个电阻(例如 4K7)连接到 USB 的 VBUS 连接器。当这个输入变大时，它指示给 FT2232H，即连接到主机 PC。当主人或 hub 被断电，FT2232H 被挂起模式。

表 3.3 64 引脚 QFN 和 LQFP 封装常用功能引脚

销不。	的名字	类型	描述
-----	-----	----	----



微信搜一搜

Q GenBotter

63	电	I/O	芯片选择。设备复位期间的三状态。
----	---	-----	------------------



62	EECLK	输出	时钟信号到 EEPROM。设备复位期间的三状态。当不复位，输出 EEPROM 时钟。
61	EEDATA	I/O	数据 I/O 直接连接到数据的 EEPROM 和 to 数据输出 EEPROM 通过一个 2.2 2k 的电阻。此外，从 EEPROM 通过一个 10K 电阻到 VCC，以保证正确的操作。停课期间设备复位。

表 3.4 64 引脚 QFN 和 LQFP 封装的 EEPROM 接口组

3.1.4 配置针

下面的章节将描述表 3.1 中提到的可配置引脚的功能，这些引脚由 FT2232H 的配置方式决定。

3.1.4.1 RS232 接口使用 FT2232H 引脚

FT2232H 通道 A 或通道 B 可以配置为 RS232 接口。在这种模式下配置时，所使用的引脚和信号的描述如表 3.5 所示。

Channel Pin 号	通道 B 引脚号码	的名字	类型	RS232 配置描述
16	38	TXD	输出	TXD =发射机输出
17	39	RXD	输入	RXD =接收器输入
18	40	RTS #	输出	准备发送握手输出
19	41	CTS #	输入	用于发送握手输入
21	43	DTR #	输出	数据传输就绪调制解调器信令线
22	44	域的#	输入	数据集就绪调制解调器信令线
23	45	# DCD 计划	输入	数据载波检测调制解调器信令线
24	46	国际扶轮#	输入	环形指示器控制输入。当远程唤醒选项是启用在 EEPROM，采取 RI#低可以用来恢复 PC USB 主机控制器从暂停。(也请参见章节错误中的注释 1、2、3 !) 未找到参考源。)
26	48	TXDEN	输出	TXDEN = (TTL 级别)。用于 RS485 电平转换器。
29	54	RXLED #	输出	RXLED = FT2232H 数据传输到 USB 主机时接收信令输出。通过 USB 接收数据时脉冲低(RXD)。这应该连接到一个 LED。
30.	55	TXLED #	输出	TXLED = USB 主机传输数据到 FT2232H 时传输信令输出。通过 USB 传输数据(TXD)时脉冲低。这应该连接到一个 LED。

表 3.5 通道 A 和通道 B RS232 配置引脚说明

3.1.4.2 FT2232H 引脚用于 FT245 风格的同步 FIFO 接口

FT2232H 唯一通道 A 可以配置为 FT245 风格的同步 FIFO 接口。在这种模式下配置时，所使用的引脚和信号的描述见表 3.6。要进入此模式，外部 EEPROM 必须设置为端口为 245 模式。然后应用程序向 FTDI 驱动程序发送一个软件命令(Set Bit Mode option)，告诉芯片进入单通道同步 FIFO 模式。在这种模式下，“B”通道不可用，因为所有资源都已切换到通道 a。在这种模式下，数据是在 CLKOUT 的上升边写入或读取的。

通道			
↑			
端不	名字	类型	FT245 配置描述



微信搜一搜

Q GenBotter



24 23 22 21 19 18 17 16	ADBUS [7:0]	I / O	D7 到 D0 双向 FIFO 数据。这种总线通常是输入，除非 OE 号是低的。
26	RXF #	输出	当较高时，不要从 FIFO 读取数据。当低，数据在先进先出可以读取驱动 RD# 低。当处于同步模式时，数据在每个时钟显示 rxf#和 RD#都是低的。注意 OE# pin 必须在断言前至少 1 个时钟周期被压低 RD #低。
27	TXE #	输出	当高时，不要将数据写入 FIFO。当低时，数据可以写入 FIFO 通过驱动 WR#低。当处于同步模式时，数据在 TXE# 和 wr#都低的每个时钟上传输。
28	RD #	输入	使当前的 FIFO 数据字节被驱动到 D0...当 RD#变低时 D7。在下一个 FIFO 数据字节(如果可用)在每个 CLKOUT 循环中从 receive FIFO 缓冲区获取，直到 RD#达到高峰。
29	或者说是 #	输入	启用 D0 上的数据字节...当 WR#低时，D7 引脚被写入发送 FIFO 缓冲区。在下一个 FIFO 数据字节在每个 CLKOUT 周期被写入到传输 FIFO 缓冲区，直到 WR#升高。
32	CLKOUT	输出	60 兆赫时钟驱动芯片。所有信号都应与此时钟同步。
33	OE #	输入	输出启用时，低驱动器数据到 D0-7。在驱动 RD#低之前，这应该被低驱动至少 1 个时钟周期，以允许数据缓冲区回转。
30.	四物	输入	发送即时/唤醒信号结合了两个功能在一个针上。如果 USB 处于挂起模式(PWREN# = 1)和在 EEPROM 中启用远程唤醒，按下这个针低将导致设备请求 USB 总线上的简历。通常，这可以用来唤醒主机 PC。在正常操作期间(PWREN# = 0)，如果这个引脚是频闪的设备 TX 缓冲区中的任何数据都将通过 USB 发送出去对于来自驱动程序的下一个大容量请求等待数据包大小。这可以用来优化 USB 某些应用程序的传输速度。把这个别针系在 VCCIO if 上不习惯。(也请参见章节错误中的注释 1、2、3 !)参考没有找到来源。)

表 3.6 频道一个 FT245 风格的同步 FIFO 配置的引脚说明

有关此模式的功能描述，请参阅 4.4 节。

3.1.4.3 FT2232H 引脚用于 FT245 风格的异步 FIFO 接口

FT2232H 通道 A 或通道 B 可以配置为 FT245 异步 FIFO 接口。在这种模式下配置时，所使用的引脚和信号的描述如表 3.7 所示。要进入这种模式，外部 EEPROM 必须设置为端口 A 或 B 或两者都为 245 模式。在这种模式下，数据是在 RD#或 wr#信号的下降边写入或读取的。

一个频道销不。	B 通道销不。	的名字	类型	FT245 配置描述
21 日,24 日,23 日,22 日 17 日,19 日,18 日 16	46 岁,45 岁,44 岁,43 岁 41 岁,40 岁,38 岁的 39	频道一个= ADBUS [7:0] 通道 B = BDBUS [7:0]	I / O	D7 到 D0 双向 FIFO 数据。这辆公共汽车是除非 RD#很低，否则通常是输入。
26	48	RXF #	输出	当较高时，不要从 FIFO 读取数据。当低时，在 FIFO 中有可用的数据这可以读取驱动 RD#低。当 RD#再次上升 rxf#将永远崇高，只有在有崇高时才会再次低下另一个要读的字节。在重置这个信号时



微信搜一搜

Q GenBotter



				销停课,但驶进 VCCIO 通过内部 200 Ω 电阻。
27	52	TXE	输出	当高时，不要将数据写入 FIFO。当低时，数据可以写入 FIFO 把 WR#调高，然后调低。在重置这个信号销停课,但驶进 VCCIO 通过内部 200 Ω 电阻。
28	53	RD	输入	使当前的 FIFO 数据字节被驱动到 D0... 当 RD#变低时 D7。 当 RD#升高时，从接收 FIFO 缓冲区获取下一个 FIFO 数据字节(如果可用)。
29	54	或者	输入	在 D0上写入数据字节...D7针插进 传输 FIFO 缓冲区时，WR#从高到低。
30	55	四物	输入	发送即时/唤醒信号结合两个功能在一个单一的针。如果 USB 处于挂起模式(PWREN# = 1)并且在 EEPROM 中启用了远程唤醒，将此针拨低将导致设备请求 USB 总线上的 resume。通常，这可以用来唤醒主机 PC。在正常的操作期间(PWREN# = 0)，如果这个引脚频播低，设备 TX 缓冲区中的任何数据将在驱动程序的下一个大容量请求通过 USB 发送出去，而不管等待的包大小。这可以用来优化 USB 传输速度为一些应用程序。如果不使用，请将此别针系在 VCCIO 上。(也请参见章节错误中的注释 1、2、3 !) 未找到参考源。)

表 3.7 通道 A 和通道 B FT245 风格异步 FIFO 配置引脚说明

3.1.4.4 FT2232H 引脚用于同步或异步位 bang 接口

FT2232H 通道 A 或通道 B 可以配置为同步或异步位 bang 接口。bitbang 模式是一种特殊的 FTDI FT2232H 设备模式，它将通道上的 8 条 IO 线转换为 8 位双向数据总线。比特 bang 模式有两种:同步模式和异步模式。

当配置在任何位爆炸模式，使用的引脚和信号的描述显示在表 3.8。

通道 A 引脚号。	通道 B 引脚号码	的名字	类型	配置描述
24 日,23 日,22 日,21 日,19 日,18 日,17 日,16 岁	46 岁,45 岁,44 岁,43 岁,41 岁,40 岁,38 岁的 39 岁	通道 A = ADBUS[7:0] 通道 B = BDBUS[7:0]	I/O	D7 到 D0 双向位串并行 I/O 数据引脚
27	52	WRSTB #	输出	写频闪仪，主动低输出表明当新的数据已经写到 I/O 引脚从主机 PC(通过 USB 接口)。
28	53	RDSTB #	输出	读取频闪仪，当数据已经从并行 I/O 引脚读取并发送到主机 PC(通过 USB 接口)时，这个输出上升边表示。
30.	55	四物	输入	发送即时/唤醒信号结合两个功能在一个单一的针。如果 USB 处于挂起模式(PWREN# = 1)和远程



唤醒是在 EEPROM 中启用的，将这个针打低将导致设备请求 USB 总线上的简历。通常，这可以用来唤醒主机 PC。在正常的操作期间 (PWREN# = 0)，如果这个引脚频播低，设备 TX 缓冲区中的任何数据将在驱动程序的下一个大容量请求通过 USB 发送出去，而不管等待的包大小。这可以用来优化 USB 传输速度为一些应用程序。如果不使用，请将此别针系在 VCCIO 上。(也请参见章节错误中的注释 1、2、3 !)未找到参考源。)

表 3.8 通道 A 和通道 B 同步或异步位 bang 配置 Pin 描述

有关此模式的功能描述，请参考“错误”部分!未找到参考源。错误!未找到参考源..

3.1.4.5 MPSSE 中使用 FT2232H 引脚

FT2232H 通道 A 和通道 B 都有一个多协议同步串行引擎(MPSSE)。每个 MPSSE 可以独立配置到许多工业标准串行接口协议，如 JTAG, I2C 或 SPI，或者它可以用来实现一个专有的总线协议。例如，可以使用 FT2232H 的通道连接到由 Altera 或 Xilinx 提供的 SRAM 可配置 FPGA。FPGA 设备在通电时通常没有配置(即没有定义的功能)。PC 上的应用软件可以使用 MPSSE 通过 USB 将配置数据下载到 FPGA 上。这些数据将在开机时定义硬件功能。另一个 FT2232H 通道可用于另一项功能。或者，每个 MPSSE 可以用来控制许多 GPIO 引脚。在这种模式下配置时，所使用的引脚和信号的描述如表 3.9 所示。

通道 A 引脚号。	通道 B 引脚号码	的名字	类型	MPSSE 配置描述
16	38	TCK / SK	输出	时钟信号输出。例如:JTAG - TCK，测试接口时钟 SPI - SK，串行时钟
17	39	TDI /	输出	串行数据输出。例如:JTAG - TDI，测试数据输入 SPI - DO
18	40	TDO / 迪	输入	串行数据输入。例如:JTAG - TDO，测试数据输出 SPI - DI，串行数据输入
19	41	经颅磁刺激/ CS	输出	输出信号选择。例如:JTAG - TMS，测试模式选择 SPI - CS，串行芯片选择
21	43	GPIOL0	I / O	通用输入/输出
22	44	GPIOL1	I / O	通用输入/输出
23	45	GPIOL2	I / O	通用输入/输出
24	46	GPIOL3	I / O	通用输入/输出
26	48	GPIOH0	I / O	通用输入/输出
27	52	GPIOH1	I / O	通用输入/输出
28	53	GPIOH2	I / O	通用输入/输出
29	54	GPIOH3	I / O	通用输入/输出



30.	55	GPIOH4	I / O	通用输入/输出
32	57	GPIOH5	I / O	通用输入/输出
33	58	GPIOH6	I / O	通用输入/输出
34	59	GPIOH7	I / O	通用输入/输出

表 3.9 通道 A 和通道 B MPSSE 配置的引脚描述

有关此模式的功能描述，请参阅 4.6 节 MPSSE 接口模式描述

3.1.4.6 FT2232H 引脚作为快速串行接口

FT2232H 通道 B 可配置用于高速光双向隔离串行数据传输:快速串行接口。一种专有的 FTDI 协议，设计用于允许原电隔离设备仅使用 4 根信号线(超过 2 根双光隔离线)和 2 根电源线与 FT2232H 同步通信。外围电路控制两个方向的数据传输速率，同时保持完整的数据完整性。最大的 USB 全速数据率可以实现。如果需要，“A”和“B”通道可以通过相同的 4 线接口进行通信。

在这种模式下配置时，所使用的引脚和信号的描述如表 3.10 所示。

通道 B 引脚 号码	的 名字	类型	快速串行接口配置说明
38	FSDI	输入	快速串行数据输入。
39	FSCLK	输入	快速串行时钟输入。时钟输入到 FT2232H 芯片时钟数据输入或输出。
40	FSDO	输出	快速串行数据输出。
41	FSCTS	输出	快速串行清除发送信号输出。驱动低表明芯片准备发送数据

表 3.10 通道 B 快速串行接口配置引脚说明

有关此模式的功能描述，请参考“错误”部分!未找到参考源。错误!未找到参考源..

3.1.4.7 FT2232H 引脚配置为 cpu 风格的 FIFO 接口

FT2232H 通道 A 或通道 B 可以配置为 CPU 风格的 FIFO 接口模式，允许 CPU 通过 FT2232H 与 USB 接口。此模式在外部 EEPROM 中启用。

在这种模式下配置时，所使用的引脚和信号的描述如表 3.11 所示。

通道 A 引脚 号。	通道 B 引脚 号码	的 名字	类型	快速串行接口配置说明
24 23 22 21 19 18 17 16	46 45 44 4 3 41 40 39 38	通道 A = ADBUS[7:0] 通道 B = BDBUS[7:0]	I / O	D7 到 D0 双向数据总线
26	48	CS #	输入	有源低芯片选择输入
27	52	A0	输入	地址位 A0
28	53	RD #	输入	主动低 FIFO 读取输入
29	54	或者说是 #	输入	主动低 FIFO 写入输入

表 3.11 A 通道和 B 通道 cpu 风格的 FIFO 界面配置的大头针描述，此模式功能描述请参阅章节错误!未找到参考源。错误!未找到参考源..



3.1.4.8 FT2232H 引脚配置为主机总线仿真接口

FT2232H 可用于结合通道 A 和通道 B 配置为主机总线仿真接口模式，仿真标准 8048 或 8051 MCU 主机。在这种模式下配置时，所使用的引脚和信号的描述如表 3.12 所示

销不。	的名字	类型	快速串行接口配置说明
24 日,23 日,22 日,21 日,19 日,18 日,17 日,16 岁	ADBUS [7:0]	I/O	多路双向地址/数据总线 AD7 到 AD0
34 岁,33 岁,32 岁,30 岁,29 岁,28 岁,27 岁,26 岁	(很高)	输出	扩展地址 A15 到 A8
38	CS #	输出	在读或写期间主动低芯片选择设备。
39	啤酒	输出	正脉冲锁存地址
40	RD #	输出	有源低读输出。
41	或者说是 #	输出	主动低写输出。(数据在 wr#下降前设置，在 wr#上升后保持)
43	IORDY	输入	如果驱动较低，则延长执行读或写操作的时间。拉到 VCORE，如果没有被使用。
44	CLKOUT	输出	主时钟。输出被配置接口使用的时钟信号。
45	我/OO	I/O	MPSSE 模式指令设置/清除或读取数据的高字节可以与此引脚使用。有关的操作请参阅应用须知 AN_108 这些指令。
46	我/O1 群	I/O	设置/清除或读取的 MPSSE 模式说明高字节的数据可以使用这个大头针。在另外，这个别针有说明，将使控制器一直等到它是高的，或者一直等到它是高的低。这可以用来连接到 IRQ 引脚的外围芯片。FT2232H 将等待中断，然后读取设备，并传递回答主机 PC。I/O1 必须被保留输入模式(如果使用此选项)。请参考这些操作的应用程序说明 AN_108 指令。

表 3.12 通道 A 和通道 B 主机总线模拟接口配置的引脚说明此模式的功能说明，请参阅节错误!未找到参考源。错误!未找到参考源..

3.2 56 针 VQFN 封装

FT2232H 也可提供 56 引脚 VQFN，引脚数低，封装小。不同的电源/地和每个引脚的引脚号码存在差异。零件号为 FT2232H-56Q，以区别 64 针包装类型。所有的功能都支持 56 针 VQFN 包。引脚编号如图 3.2 所示的示意图所示。



3.2.1 FT4232H-56Q 的示意图符号




图 3.2 FT2232H-56Q 原理符号

3.2.2 FT2232H-56Q 引脚说明

本节描述用于 56 脚 VQFN 包的 FT2232H-56Q 引脚的操作。多引脚的功能是由 FT2232H-56Q 的配置决定的。下表详细说明了



每个引脚的功能取决于接口的配置。表 3.13 描述了每个函数。(注意:在本文档中，主动低信号的约定是信号名称后跟#)。大头针标记* *默认与内部 75 kΩ 停课输入(大约)拉起 VCCIO 电阻器。

FT2232H-56Q										
销		引脚功能(视配置而定)								
销#	销的名字	异步串行 (RS232)	245 年 FIFO 同步	245 年先进先出	异步 Bit-bang	同步 Bit-bang	MPSSE	快速串行通信	CPU 风格 FIFO	主机总线仿真
一个频道										
12	ADBUS0	TXD	D0	D0	D0	D0	TCK / SK	使用	D0	AD0
13	ADBUS1	RXD	D1	D1	D1	D1	TDI /		D1	AD1
14	ADBUS2	RTS #	D2	D2	D2	D2	TDO / 迪		D2	AD2
15	ADBUS3	CTS #	D3	D3	D3	D3	经颅磁刺激/ CS		D3	AD3 粉
17	ADBUS4	DTR #	D4	D4	D4	D4	GPIOL0		D4	AD4
18	ADBUS5	域的#	D5	D5	D5	D5	GPIOL1		D5	AD5
19	ADBUS6	# DCD 计划	D6	D6	D6	D6	GPIOL2		D6	AD6
20.	ADBUS7	国际扶轮#	D7	D7	D7	D7	GPIOL3		D7	AD7
22	ACBUS0	TXDEN	RXF #	RXF #	* *	* *	GPIOH0		CS #	A8
23	ACBUS1	* *	TXE #	TXE #	WRSTB	WRSTB	GPIOH1		A0	A9
24	ACBUS2	* *	RD #	RD #	RDSTB #	RDSTB #	GPIOH2		RD #	A10
25	ACBUS3	RXLED #	或者说是 #	或者说是 #	* *	* *	GPIOH3		或者说是 #	A11
26	ACBUS4	TXLED #	SIWUA	SIWUA	SIWUA	SIWUA	GPIOH4		SIWUA	A12
27	ACBUS5	* *	CLKOUT	* *	* *	* *	GPIOH5		* *	首次购物阿
28	ACBUS6	* *	OE #	* *	* *	* *	GPIOH6		* *	
29	ACBUS7	* *	* *	* *	* *	* *	GPIOH7		* *	A15
B 通道										
32	BDBUS0	TXD		D0	D0	D0	TCK / SK	FSDI	D0	CS #
33	BDBUS1	RXD		D1	D1	D1	TDI /	FSCLK	D1	啤酒
34	BDBUS2	RTS #		D2	D2	D2	TDO / 迪	FSDO	D2	RD #
35	BDBUS3	CTS #		D3	D3	D3	经颅磁刺激/ CS	FSCTS	D3	或者说是 #
37	BDBUS4	DTR #		D4	D4	D4	GPIOL0		D4	IORDY
38	BDBUS5	域的#		D5	D5	D5	GPIOL1		D5	CLKOUT
39	BDBUS6	# DCD 计划		D6	D6	D6	GPIOL2		D6	我/ O0
40	BDBUS7	国际扶轮#		D7	D7	D7	GPIOL3		D7	我/ O1 群
42	BCBUS0	TXDEN		RXF #	* *	* *	GPIOH0		CS #	* *
46	BCBUS1	* *		TXE #	WRSTB	WRSTB	GPIOH1		A0	* *
47	BCBUS2	* *		RD #	RDSTB #	RDSTB #	GPIOH2		RD #	* *
48	BCBUS3	RXLED #		或者说是 #	* *	* *	GPIOH3		或者说是 #	* *



微信搜一搜

GenBotter

49	BCBUS4	TXLED#		SIWUB	SIWUB	SIWUB	GPIOH4	SIWUB	SIWUB	**
51	BCBUS5	**		*	*	*	GPIOH5		*	*
		*		*	*	*			*	*
52	BCBUS6	*		*	*	*	GPIOH6		*	*
		*		*	*	*			*	*
53	BCBUS7	PWRSAP	PWRSAP	PWRSAP	PWRSAP	PWRSAP	GPIOH7	PWRSAP	PWRSAP	PWRSAP
54	PWREN	PWREN	PWREN	PWREN	PWREN	PWREN	PWREN	PWREN	PWREN	PWREN
30.	奥维#	奥维#	奥维#	奥维#	奥维#	奥维#	奥维#	奥维#	奥维#	奥维#
配置存储器接口										
1	电									
56	EECLK									
55	EEDATA									

表 3.13 56 脚 VQFN 包 FT2232H 引脚配置表 3.2.3 FT2232H- 56q 通用引

脚

以下 FT2232H-56Q 引脚的操作是相同的，无论配置的模式:-



销不。	的名 字	类型	描述
2, 31	VCORE	电源输入	+ 1.8 v 的输入。核心电源电压输入。
16 日,36 岁,50 岁	VCCIO	电源输入	+ 3.3 v 的输入。I/O 接口电源输入。未能连接所有 VCCIO 引脚将导致设备故障。
9	VPLL	电源输入	+ 3.3 v 的输入。内部 PHY PLL 电源输入。建议使用 LC 滤波器对该电源进行过滤。
5	VPHY	电源输入	+ 3.3 v 的输入。内部 USB PHY 电源输入。注意，这不能直接连接到 USB 电源。必须使用 A +3.3V 调节器。建议使用 LC 滤波器对该电源进行过滤。
44	VREGIN	电源输入	+ 3.3 v 的输入。集成 1.8V 调压器输入。
43	VREGOUT	功率输出	+ 1.8 v 的输出。集成调压器输出。用 3.3uF 滤波器电容连接 VCORE。
21 日,41 岁,45 岁	接地	电源输入	0 v 输入。

表 3.14 56 针 VQFN 封装的电源和接地

销不。	的名 字	类型	描述
3.	OSCI	输入	振荡器输入。
4	OSCO	输出	振荡器的输出。
6	裁判	输入	目前的参考——连接通过一个 12 kΩ 接地电阻器 @ 1%。
7	DM	I / O	USB 数据信号减。
8	DP	I / O	USB 数据信号加。
10	测试	输入	IC 测试引脚-用于正常工作应连接到 GND。
11	重置#	输入	复位输入(低电平)。
54	PWREN #	输出	有源低功率使能输出。 PWREN# = 0: 正常运行。 没有 USB 挂起模式或设备配置。 这可用于外部电路电源下降时，逻辑设备处于 USB 挂起状态或尚未配置。
30.	暂停#	输出	当 USB 处于挂起模式时处于活动低。
53	PWRSAB #	输入	USB 电源节省输入。这是一个 EEPROM 可配置选项 当 FT2232H 在自供电模式下使用时使用 用来防止强迫电流下 USB 线时，主机 或者集线器断电。 PWRSAB# = 1: 正常运行 被迫进入暂停模式。 PWRSAB #可以连接到接地(通过 10 kΩ 电阻) 另一个电阻(例如 4K7)连接到 USB 的 VBUS 连接器。当这个输入变大时，它指示给 FT2232H，即连接到主机 PC。当主机或集线器 当电源关闭时，FT2232H 将处于暂停模式。

表 3.15 56 针 VQFN 封装常用功能引脚

销不。	的名 字	类型	描述
1	电	I / O	芯片选择。设备复位期间的三状态。
56	EECLK	输出	时钟信号到 EEPROM。设备复位期间的三状态。当不复位时，输出 EEPROM 时钟。
55	EEDATA	I / O	EEPROM - 数据 I/O 通过一个 2.2K 电阻直接连接到 EEPROM 的输入数据和输出数据。同时，通过 10K 电阻从 EEPROM 中拉出数据到 VCC 进行正确的操作。设备复位期间的三状态。

表 3.16 56 针 VQFN 封装的 EEPROM 接口组

3.2.4 FT2232H-56Q 配置引脚

下面的章节将描述表 3.13 中提到的可配置引脚的功能，这些引脚由 FT2232H 的配置方式决定。



微信搜一搜

Q GenBotter



3.2.4.1 RS232 接口使用 FT2232H-56Q 引脚

FT2232H-56Q 通道 A 或通道 B 可以配置为 RS232 接口。在这种模式下配置时，所使用的引脚和信号的描述如表 3.17 所示。

通道 A 引脚号。	通道 B 引脚号码	的名字	类型	RS232 配置描述
12	32	TXD	输出	TXD =发射机输出
13	33	RXD	输入	RXD =接收器输入
14	34	RTS #	输出	准备发送握手输出
15	35	CTS #	输入	用于发送握手输入
17	37	DTR #	输出	数据传输就绪调制解调器信令线
18	38	域的#	输入	数据集就绪调制解调器信令线
19	39	# DCD 计划	输入	数据载波检测调制解调器信令线
20.	40	国际扶轮#	输入	环形指示器控制输入。当远程唤醒选项是启用在 EEPROM，采取 RI#低可以用来恢复 PC USB 主机控制器从暂停。(也请参见章节错误中的注释 1、2、3 !) 未找到参考源。)
22	42	TXDEN	输出	TXDEN = (TTL 级别)。用于 RS485 电平转换器。
25	48	RXLED #	输出	RXLED = FT2232H 数据传输到 USB 主机时接收信令输出。通过 USB 接收数据时脉冲低(RXD)。这应该连接到一个 LED。
26	49	TXLED #	输出	TXLED = USB 主机传输数据到 FT2232H 时传输信令输出。通过 USB 传输数据(TXD)时脉冲低。这应该连接到一个 LED。

表 3.17 通道 A 和通道 B RS232 配置的 FT4232H-56Q 引脚描述

3.2.4.2 FT2232H-56Q 引脚用于 FT245 风格的同步 FIFO 接口

FT2232H-56Q 专用通道 A 可配置为 FT245 风格的同步 FIFO 接口。在这种模式下配置时，使用的引脚和信号的描述如表 3.18 所示。要进入此模式，外部 EEPROM 必须设置为端口为 245 模式。然后应用程序向 FTDI 驱动程序发送一个软件命令(Set Bit Mode option)，告诉芯片进入单通道同步 FIFO 模式。在这种模式下，“B”通道不可用，因为所有资源都已切换到通道 a。在这种模式下，数据是在 CLKOUT 的上升边写入或读取的。

通道 A 引脚号。	的名字	类型	FT245 配置描述
20 日,19 日,18 日,17 日,15 日,14 日,13 日,12	ADBUS [7:0]	I / O	D7 到 D0 双向 FIFO 数据。这种总线通常是输入，除非 OE 号是低的。
22	RXF #	输出	当较高时，不要从 FIFO 读取数据。低的时候，就可通过驱动 RD#读取的 FIFO 中可用的数据低。当处于同步模式时，数据在每个时钟显示 rxf#和 RD#都是低的。注意 OE# pin 在断言 RD# ?之前，必须至少被压低 1 个时钟周期低。
23	TXE #	输出	当高时，不要将数据写入 FIFO。当低时，数据可以写入 FIFO 通过驱动 WR#低。当处于同步模式时，数据在 TXE#和 wr#都低的每个时钟上传输。
24	RD #	输入	使当前的 FIFO 数据字节被驱动到 D0...当 RD#变低时 D7。在下一个 FIFO 数据字节(如果可用)在每个 CLKOUT 循环中从 receive FIFO 缓冲区获取，直到 RD#达到高峰。
25	或者说是 #	输入	启用 D0 上的数据字节...要写入的 D7 引脚



微信搜一搜

Q GenBotter



			发送 FIFO 缓冲区时，WR#是低的。下一个 FIFO 数据字节被写入传输 FIFO 缓冲区的每个 CLKOUT 周期直到 WR 值升高。
27	CLKOUT	输出	60 兆赫时钟驱动芯片。所有信号都应该是与这个时钟同步的
28	OE #	输入	输出启用时，低驱动器数据到 D0-7。这应该在驱动 RD#低到之前至少一个时钟周期被压低允许数据缓冲区反转。
26	四物	输入	发送即时/唤醒信号结合了两个功能在一个针上。如果 USB 处于挂起模式(PWREN# = 1)和在 EEPROM 中启用了远程唤醒，将此针调低将导致设备在 USB 总线上请求一份简历。通常，这可以用来唤醒主机 PC。在正常操作期间(PWREN# = 0)，如果这个引脚是频闪的设备 TX 缓冲区中的任何数据都将通过 USB 发送出去对于来自驱动程序的下一个大容量请求等待数据包大小。这可以用来优化 USB 传输一些应用程序的速度。如果不使用，请将此别针系在 VCCIO 上。(也请参见章节错误中的注释 1、2、3 !引用源没有发现)。

表 3.18 通道 FT245 风格同步 FIFO 配置的引脚描述 FT4232H- 56Q

有关此模式的功能描述，请参阅 4.4 节。

3.2.4.3 FT2232H-56Q 引脚用于 FT245 风格的异步 FIFO 接口

FT223-56Q 通道 A 或通道 B 可配置为 FT245 异步 FIFO 接口。在这种模式下配置时，所使用的引脚和信号的描述如表 3.19 所示。要进入这种模式，外部 EEPROM 必须设置为端口 A 或 B 或两者都为 245 模式。在这种模式下，数据是在 RD#或 wr#信号的下降边写入或读取的。

通道 A 引脚号。	通道 B 引脚号码	的名字	类型	FT245 配置描述
20 日,19 日,18 日,17 日,15 日,14 日,13 日,12	40, 39 岁,38 岁,37 岁,35 岁,34 岁,33 岁,32	通道 A = ADBUS[7:0] 通道 B = BDBUS[7:0]	I / O	D7 到 D0 双向 FIFO 数据。这个总线通常是输入，除非 RD#是低的。
22	42	RXF #	输出	当较高时，不要从 FIFO 读取数据。当低时，在 FIFO 中有可用的数据这可以读取驱动 RD#低。当 rxf#会一直走高只有在有另一个人的情况下才会再次低下字节读。在复位期间，这个信号针是三状态，但通过内部连接到 VCCIO 200Ω 电阻。
23	46	TXE #	输出	当高时，不要将数据写入 FIFO。当低时，数据可以通过切换 wr#的高，然后低写入 FIFO。在重置这个信号销停课,但驶进 VCCIO 通过内部 200Ω 电阻。
24	47	RD #	输入	使当前的 FIFO 数据字节被驱动到 D0...当 RD#变低时 D7。当 RD#升高时，从接收 FIFO 缓冲区获取下一个 FIFO 数据字节(如果可用)。
25	48	或者说是 #	输入	在 D0 上写入数据字节...D7 引脚进入传输 FIFO 缓冲区时，WR#从高到低。
26	49	四物	输入	发送即时/唤醒信号结合两个功能在一个单一的针。如果 USB 处于挂起模式(PWREN# = 1)并且在 EEPROM 中启用了远程唤醒，请忽略这个



pin 低将导致设备请求 USB 总线上的简历。通常，这可以用来唤醒主机 PC。
在正常的操作期间(PWREN# = 0)，如果这个引脚频播低，设备 TX 缓冲区中的任何数据将在驱动程序的下一个大容量请求通过 USB 发送出去，而不管等待的包大小。这可以用来优化 USB 传输速度为一些应用程序。如果不使用，请将此别针系在 VCCIO 上。(也请参见章节错误中的注释 1、2、3 !未找到参考源。)

表 3.19 通道 A 和通道 B FT245 风格异步 FIFO 配置了 FT4232H-56Q 的 Pin 描述

3.2.4.4 FT2232H-56Q 引脚接口

使用在同步的还是异步的

Bit-Bang

FT2232H-56Q 通道 A 或通道 B 可配置为同步或异步位 bang 接口。bitbang 模式是一种特殊的 FTDI FT2232H 设备模式，它将通道上的 8 条 IO 线转换为 8 位双向数据总线。比特 bang 模式有两种:同步模式和异步模式。当配置为任意位爆炸模式时，使用的引脚和信号的描述如表 3.20 所示

一个频道销不。	B 通道销不。	的名字	类型	配置描述
20 日,19 日,18 日,17 日,15 日,14 日,13 日,12	40 岁,39 岁,38 岁,37 岁,35 岁,34 岁,33 岁,32	通道 A = ADBUS[7:0] 通道 B = BDBUS[7:0]	I/O	D7 到 D0 双向位 bang 并行 I/O 数据大头针
23	46	WRSTB #	输出	写频闪，低输出指示何时有了新数据从主机写入到 I/O 引脚 PC(通过 USB 接口)。
24	47	RDSTB #	输出	读取频闪，此输出上升边指示何时读取了数据从并行的 I/O 引脚和发送到主机 PC(通过 USB 接口)。
26	49	四物	输入	发送即时/唤醒信号 在一个针上结合了两种功能。 如果 USB 处于挂起模式(PWREN# = 1)和远程唤醒在 EEPROM，轻抚着这个针将会使设备请求简历在 USB 总线上。通常情况下，这是可以的用来唤醒主机 PC。 在正常操作期间(PWREN# = 0)，如果此引脚频闪低任何数据设备 TX 缓冲区将被发送出去通过 USB 进行下一个批量接入请求从司机不管等待数据包大小。这可以用优化 USB 传输速度一些应用程序。把这个别针系在如果不使用 VCCIO。(又见注 1、2，3 节错误!参考源未找到)。

表 3.20 FT4232H-56Q 通道 A 和通道 B 同步或异步位 bang 配置的引脚描述
有关此模式的功能描述，请参考“错误”部分!未找到参考源。错误!未找到参考源..



3.2.4.5 MPSSE 中使用的 FT2232H-56Q 引脚

FT2232H-56Q 通道 A 和通道 B，每个都有一个多协议同步串行引擎(MPSSE)。每个 MPSSE 可以独立配置到许多工业标准串行接口协议，如 JTAG, I2C 或 SPI，或者它可以用来实现一个专有的总线协议。例如，可以使用 FT2232H 的通道连接到由 Altera 或 Xilinx 提供的 SRAM 可配置 FPGA。FPGA 设备在通电时通常没有配置(即没有定义的功能)。PC 上的应用软件可以使用 MPSSE 通过 USB 将配置数据下载到 FPGA 上。这些数据将在开机时定义硬件功能。另一个 FT2232H 通道可用于另一项功能。或者，每个 MPSSE 可以用来控制许多 GPIO 引脚。在这种模式下配置时，所使用的引脚和信号的描述如表 3.21 所示

通道 A 引脚号。	通道 B 引脚号码	的名字	类型	MPSSE 配置描述
12	32	TCK / SK	输出	时钟信号输出。例如:JTAG - TCK，测试接口时钟 SPI - SK，串行时钟
13	33	TDI /	输出	串行数据输出。例如:JTAG - TDI，测试数据输入 SPI - DO
14	34	TDO / 迪	输入	串行数据输入。例如:JTAG - TDO，测试数据输出 SPI - DI，串行数据输入
15	35	经颅磁刺激/CS	输出	输出信号选择。例如:JTAG - TMS，测试模式选择 SPI - CS，串行芯片选择
17	37	GPIOL0	I/O	通用输入/输出
18	38	GPIOL1	I/O	通用输入/输出
19	39	GPIOL2	I/O	通用输入/输出
20.	40	GPIOL3	I/O	通用输入/输出
22	42	GPIOH0	I/O	通用输入/输出
23	46	GPIOH1	I/O	通用输入/输出
24	47	GPIOH2	I/O	通用输入/输出
25	48	GPIOH3	I/O	通用输入/输出
26	49	GPIOH4	I/O	通用输入/输出
27	51	GPIOH5	I/O	通用输入/输出
28	52	GPIOH6	I/O	通用输入/输出
29	53	GPIOH7	I/O	通用输入/输出

表 3.21 通道 A 和通道 B MPSSE 配置了 FT4232H-56Q 的引脚描述

有关此模式的功能描述，请参阅 4.6 节 MPSSE 接口模式描述

3.2.4.6 FT2232H-56Q 引脚用作快速串行接口

FT2232H-56Q 通道 B 可配置用于高速光双向隔离串行数据传输:快速串行接口。一种专有的 FTDI 协议，设计用于允许原电隔离设备仅使用 4 根信号线(超过 2 根双光隔离线)和 2 根电源线与 FT2232H-56Q 同步通信。外围电路控制两个方向的数据传输速率，同时保持完整的数据完整性。最大的 USB 全速数据率可以实现。如果需要，“A”和“B”通道可以通过相同的 4 线接口进行通信。

在这种模式下配置时，所使用的引脚和信号的描述如表 3.22 所示。

通道 B 引脚号码	的名字	类型	快速串行接口配置说明
-----------	-----	----	------------



32	FSDI	输入	快速串行数据输入。
33	FSCLK	输入	快速串行时钟输入。时钟输入到 FT2232H 芯片时钟数据输入或输出。
34	FSDO	输出	快速串行数据输出。
35	FSCTS	输出	快速串行清除发送信号输出。驱动低表明芯片准备发送数据

表 3.22 通道 B 快速串行接口配置的 Pin 描述 FT4232H-56Q

有关此模式的功能描述，请参考“错误”部分!未找到参考源。错误!未找到参考源..

3.2.4.7 FT2232H-56Q 引脚配置为 cpu 风格的 FIFO 接口

FT2232H-56Q 通道 A 或通道 B 可以配置为 CPU 风格的 FIFO 接口模式，允许 CPU 通过 FT2232H-56Q 接口到 USB。此模式在外部 EEPROM 中启用。在这种模式下配置时，所使用的引脚和信号的描述如表 3.23 所示

通道 A 引脚号。	通道 B 引脚号码	的名字	类型	快速串行接口配置说明
20 日,19 日,18 日,17 日,15 日,14 日,13 日,12	40 39 38 3 7 35 34 33 3 2	通道 A = ADBUS[7:0] 通道 B = BDBUS[7:0]	I / O	D7 到 D0 双向数据总线
22	42	CS #	输入	有源低芯片选择输入
23	46	A0	输入	地址位 A0
24	47	RD #	输入	主动低 FIFO 读取输入
25	48	或者说是 #	输入	主动低 FIFO 写入输入

表 3.23 通道 A 和通道 B cpu 风格的 FIFO 接口配置了 FT4232H-56Q 的 Pin 描述

有关此模式的功能描述，请参考“错误”部分!未找到参考源。错误!未找到参考源..

3.2.4.8 FT2232H-56Q 引脚配置为主机总线仿真接口

FT2232H-56Q 可用于结合通道 A 和通道 B 配置为主机总线仿真接口模式，仿真标准 8048 或 8051 MCU 主机。

在这种模式下配置时，所使用的引脚和信号的描述如表 3.24 所示

销不。	的名字	类型	快速串行接口配置说明
20 日,19 日,18 日,17 日,15 日,14 日,13 日,12	ADBUS [7:0]	I / O	多路双向地址/数据总线 AD7 到 AD0
26 日,29 日,28 日,27 日,25 日,24 日,23 日,22	(很高)	输出	扩展地址 A15 到 A8
32	CS #	输出	在读或写期间主动低芯片选择设备。
33	啤酒	输出	正脉冲锁存地址
34	RD #	输出	有源低读输出。
35	或者说是 #	输出	主动低写输出。(数据在 wr# 下降前设置，在 wr# 上升后保持)



37	IORDY	输入	延长执行读取或操作的时间 如果驱动低，写操作。拉到 VCORE，如果 没有被使用。
38	CLKOUT	输出	主时钟。输出所使用的时钟信号 通过配置的接口。
39	我/ O0	I/ O	设置/清除或读取的 MPSSE 模式说明 高字节的数据可以使用这个大头针。请 的操作请参阅应用说明 AN_108 这些指令。
40	我/ O1 群	I/ O	设置/清除或读取的 MPSSE 模式说明 高字节的数据可以使用这个大头针。在 另外，这个别针有说明，将使 控制器一直等到它是高的，或者一直等到它是高的 低。这可以用来连接到 IRQ 引脚的 外围芯片。FT2232H 将等待 中断，然后读取设备，并传递 回答主机 PC。I/O1 必须被保留 输入模式(如果使用此选项)。请参考 这些操作的应用程序说明 AN_108 指令。

表 3.24 通道 A 和通道 B 主机总线仿真接口为 FT4232H-56Q 配置了 Pin 描述

有关此模式的功能描述，请参考“错误”部分!未找到参考源。错误!未找到参考源..



4 功能描述

FT2232H USB 2.0 高速(480Mb/s) to UART/FIFO 是 FTDI 的第五代 ICs 之一。它有能力被配置在各种工业标准串行或并行接口。

FT2232H 有两个独立的可配置接口。每个接口可配置为 UART、FIFO、JTAG、SPI、I2C 或 bit-bang 模式，具有独立的波特率发生器。除此之外，FT2232H 还支持主机总线仿真模式、cpu 风格的 FIFO 模式和快速的 opto 隔离串行接口模式。

4.1 关键特性

USB 高速双接口。 FT2232H 是一个 USB 2.0 高速(480Mbits/s)双独立灵活可配置的并行/串行接口。

功能集成。 FT2232H 集成了一个 USB 协议引擎，该引擎控制物理通用收发器宏 rocell 接口(UTMI)，并处理 USB 2.0 高速接口的所有方面。FT222H 包括一个集成的+1.8V 低退出(LDO)调节器和 12MHz 到 480MHz 的锁相环。它还包括每个接口的 4kbytes Tx 和 Rx 数据缓冲区。FT2232H 有效地将整个 USB 协议集成在一个芯片上，不需要固件。

MPSSE。 多用途同步串行引擎(MPSSE)，速度可达 30mbits /s，提供灵活的同步接口配置。

数据传输速率。 当配置为 RS232/RS422/RS485 UART 接口时，FT2232H 支持高达 12 Mbaud 的数据传输速率，或者在同步并行 FIFO 接口上大于 25mbytes /s。请注意 FT2232H 不支持 7 Mbaud、9 Mbaud、10 Mbaud、11 Mbaud 的波特率。

延迟计时器。 这实际上是驱动程序的一个特性，用于将短数据包刷新回 PC。默认值是 16ms，但是在 0ms 到 255ms 之间进行更改。在 0 毫秒的延迟，你得到一个包传输在每个高速微帧。

4.2 功能块描述

双多用途 UART/FIFO 控制器。 FT2232H 有两个独立的 UART/FIFO 控制器。这些控制 UART 数据，245 fifo 数据，opto 隔离(快速串行)或控制位爆炸模式，如果选择设置命令。每个多用途 UART/FIFO 控制器还包含一个 MPSSE(多协议同步串行引擎)，可以彼此独立使用。使用此 MPSSE 可配置多用途 UART/FIFO 控制器，在软件命令下配置 1 个 MPSSE + 1 个 UART/ 245 FIFO(每个 UART/ 245 可设置为 Bit Bang 模式，如果需要可以获得额外的 I/O)或 2 个 MPSSE。

USB 协议引擎和 FIFO 控制。 USB 协议引擎控制和管理 UTMI PHY 和芯片的 FIFOs 之间的接口。它还处理电源管理和 USB 协议规范。

双端口 FIFO TX 缓冲区(每个接口 4Kbytes)。 来自主机 PC 的数据被存储在这些缓冲区被多用途的 UART/FIFO 控制器使用。这是由 USB 协议引擎和 FIFO 控制块控制。

双端口 FIFO RX 缓冲区(每个接口 4Kbytes)。 来自多用途 UART/FIFO 控制器的数据被存储在这些块中，当请求时被送回主机 PC。这是由 USB 协议引擎和 FIFO 控制块控制。

复位发电机-集成的复位发电机单元提供一个可靠的电源上的复位装置内部电路在电源上。 RESET#输入引脚允许外部设备重置 FT2232H。重置#应该绑定到 VCCIO (+3.3v)，如果不被使用。



独立的波特率发生器——波特率发生器提供了一个 x16 或一个 x10 UART 的从一个 120 mhz 时钟输入参考时钟，由 14 位缩放和 4 位注册提供微调的波特率(用于除以一个数加上一小部分)。这决定了可编程的 UART 的波特率从 183 波特到 1200 万波特。FT2232H 不支持 7 Mbaud、9 Mbaud、10 Mbaud 和 11 Mbaud 的波特率。

有关更多细节，请参阅 FTDI 应用说明 AN232B-05。

+ 1.8 v LDO 稳压器。该+1.8 v LDO 调节器产生+1.8 伏特为核心和 USB 收发单元。其输入(VREGIN)必须连接+3.3V 外接电源。还建议在 VREGIN 中增加一个外部滤波电容。FT2232H 的+1.8V 输出(VREGOUT)与内部功能没有直接连接。PCB 必须被路由连接 VREGOUT 到引脚，需要+1.8V 包括 VREGIN。

UTMI 体育。通用收发机接口(UTMI)物理接口单元。此块处理 USB TX/RX 数据的全速/高速串行(序列化-反序列化)功能。它还为芯片的其余部分提供时钟。一个 12 兆赫的晶体应该连接到 OSCI 和 OSCO 引脚。在 PCB 上的 REF 和 GND 之间应该连接一个 12K 欧姆的电阻。

UTMI PHY 功能包括:

- 支持 480 Mbit / s 的“高速”(HS) / 12 Mbit / s “全速”(FS), FS, “低速”(LS)
- 同步/ bgi 的生成和检查
- 数据和时钟恢复从 USB 串行流。
- 位填充/取货作业;比特错误检测。
- 管理 USB 简历, 醒来和暂停功能。
- 单一平行数据时钟输出与芯片上的锁相环产生速度更高的串行数据的时钟。

eeprm 接口。在不使用外部 EEPROM 的情况下，FT2232H 默认为 USB 到双异步串口设备。增加一个外部的 93C46 (93C56 或 93C66) EEPROM 允许芯片的每个通道独立配置为串行 UART (RS232 模式)、并行 FIFO(245)模式或快速串行(opto 隔离)。外部 EEPROM 还可以用于定制 FT2232H 的 USB VID、PID、序列号、产品描述字符串和电源描述符值，供 OEM 应用程序使用。其他参数由 EEPROM 控制，包括远程唤醒，软拉下电源关闭和 I/O 引脚驱动器强度。

EEPROM 应该是一个 16 位宽的配置，例如一个微芯片 93LC46B 或在 VCC = +3.00V 到 3.6V 时具有 1Mbit/s 时钟速率的等效器件。EEPROM 是通过 USB 使用一个名为 FT_PROG 的实用程序进行电路编程的。这允许一个空白部分被焊接到 PCB 和编程作为制造和测试过程的一部分。

如果没有 EEPROM 被连接(或者 EEPROM 是空白的)，FT2232H 将默认为双串口。设备使用其内置的默认 VID(0403)、PID(6010)产品描述和电源描述符值。在这种情况下，设备将没有序列号作为 USB 描述符的一部分。

4.3 双口 FT232 UART 接口模式说明


可以配置为这些接口的混合。

示例演示了如何使用 RS232C、RS422 或 RS485 接口配置 FT2232H。FT2232C FT2232H 可以配置在类似于 FTDI FT232 设备的 UART 模式下。以下

4.3.1 双口 RS232 配置

重复为频道 B 提供一个双重 RS232，但已被省略为清楚。

图 4.1 说明了如何使用 RS232 UART 接口配置 FT2232H。这可以





4.3.2 双端口 RS422 配置

图 4.2 说明了如何将 FT2232H 配置为一个双重 RS422 接口。




图 4.2 双 RS422 配置

在这种情况下，通道 A 和通道 B 都被配置为在 TTL 电平上工作的 UART，并且使用电平转换设备(全双工 RS485 收发器)将 FT2232H 的 TTL 电平信号转换为 RS422 电平。PWREN#信号是用来电源下的水平位移，这样，他们在一个低静止电流时，USB 接口是在暂停模式。



4.3.3 双口 RS485 配置

图 4.3 说明了如何将 FT2232H 配置为双 RS485 接口。




图 4.3 双 RS485 配置

在这种情况下，通道 A 和通道 B 都被配置为在 TTL 电平上工作的 RS485，使用电平转换装置(半双工 RS485 收发器)将 FT232H 的 TTL 电平信号转换为 RS485 电平。它在发射机和接收机上都有独立的启用。使用 RS485，发射机只有在字符从 UART 传输时才启用。FT2232H 上的 TXDEN 引脚正是为了这个目的而提供的，因此发射机使能连线到 TXDEN 的。接收器启用是活跃的低，所以它是有线到 PWREN# pin 禁用接收器时，在 USB 挂起模式。

RS485 是一个多滴网络-即许多设备可以通过一个单一的两线电缆连接彼此通信。RS485 电缆需要被终止在电缆的每一端。如果设备物理上位于电缆的两端，则提供连接以允许电缆被终止。



在这个例子中，FT2232H 传输的数据也被传输的设备接收。这是 RS485 的一个常见特性，需要应用软件从接收的数据流中删除传输的数据。对于 FT2232H，完全可以在硬件上做到这一点——只需修改原理图，使 FT2232H 的 RXD 是使用 HC32 或类似逻辑门的 TXDEN 的电平转换设备的逻辑或接收器输出。

对于 FT2232H，完全可以在硬件上做到这一点——只需修改原理图，使 FT2232H 的 RXD 是使用 HC32 或类似逻辑门的 TXDEN 的电平转换设备的逻辑或接收器输出。

4.4 FT245 同步 FIFO 接口模式说明

当通道 A 配置在 FT245 同步 FIFO 接口模式时，所使用的信号的 IO 时序显示在图 4.4，显示了读写访问的详细信息。时间如表 4.1 所示。注意，在任何时候只能执行读或写周期。数据是在滴答时钟的上升边缘读取或写入的。




图 4.4 FT245 同步 FIFO 接口信号波形

的名字	最低	典型的	最大	单位	描述
t1		16.67	16.67	ns	CLKOUT 时期



t2	7.5	8.33	9.17	ns	CLKOUT 高期
t3	7.5	8.33	9.17	ns	CLKOUT 低的时期
t4	1		7.15	ns	CLKOUT RXF #
t5	1		7.15	ns	CLKOUT 读取数据有效
t6	1		7.15	ns	以读取有效的数据
t7	8		16.67	ns	OE # 设置时间
T8	0			ns	OE # 保存时间
T9	8		16.67	ns	CLKOUT 的设置时间(RD# low afterOE# low)
T10	0			ns	RD # 保存时间
t11	1		7.15	ns	CLKOUT TXE #
病人	8		16.67	ns	写入数据设置时间
t13	0			ns	写入数据保持时间
t14	8		16.67	ns	CLKOUT 的设置时间(TXE# low 后的 wr# low)
t15	0			ns	或者说是# 保存时间

表 4.1 FT245 同步 FIFO 接口信号计时

这种单通道模式使用一个同步接口来获得高数据传输速度。芯片驱动一个 60 兆赫的 CLKOUT 时钟为外部系统使用。

注意，在选择软件中的同步 FIFO 模式之前，必须在两个通道上都选择异步 FIFO 模式。

4.4.1 FT245 同步 FIFO 读取操作

当芯片驱动 rxf#低时，读取操作开始。外部系统可以然后驱动低 OE#，以在确认与 RD#信号低的数据前转向数据总线驱动程序。OE#低后，第一个数据字节在总线上。外部系统可以通过保持 RD#低或它可以在 RD#信号中插入等待状态来爆发出芯片的数据。如果有更多的数据要读，它将改变时钟的 RD#抽样低。一旦所有的数据被消耗，芯片将驱动 rxf#高。在 rxf#高值之后，出现在数据总线上的任何数据都是无效的，应该忽略。

4.4.2 FT245 同步 FIFO 写操作

可以在 txe#较低时启动写操作。当数据有效时，wr#被降低。一个突发操作可以在每一个时钟提供 TXE#仍然是低。外部系统必须监视 TXE#和它自己的 wr#，以检查数据是否已被接受。TXE#和 wr#都必须是低的数据才能被接受。

4.5 FT245 异步 FIFO 接口模式说明

FT2232H 可以配置为双通道异步 FIFO 接口。这种模式类似于同步 FIFO 接口，只是数据是在 wr#或 RD#信号的下降沿上写入或从 FIFO 读取。

此模式不提供 CLKOUT 信号，也不期望 OE#输入信号。下面的图表说明了异步 FIFO 模式的定时。



微信搜一搜

Q GenBotter



Read Timing




图 4.5 FT245 异步 FIFO 接口读取信号波形

Write Timing




图 4.6 FT245 异步 FIFO 接口写入信号波形

的名字	最低	典型的	最大	单位	描述
t1	1		14	ns	对 rx#无效
t2	49			ns	rxf#在 RD#循环后不活动
t3	1		14	ns	RD #数据
t4	30.			ns	主动脉冲宽度
t5	0			ns	rx#后激活的 RD#
t6	1		14	ns	激活到 TXE#不活动
t7	49			ns	TXE#不活动后，wr#周期
t8	5			ns	数据到 wr#活动设置时间
t9	5			ns	数据保持时间后，wr#不活动
t10	30.			ns	有源脉冲宽度
t11	0			ns	激活后 TXE#

表 4.2 异步 FIFO 计时(基于标准驱动器级输出)



4.6 MPSSE 接口模式说明

MPSSE 模式设计允许 FT2232H 与同步串行协议如 JTAG, I2C 和 SPI 总线有效接口。它也可以用于基于 FPGA 的 SRAM 的 USB 编程。MPSSE 接口被设计得非常灵活，因此可以配置为允许使用 FT2232H 实现任何同步串行协议(工业标准或专有协议)。MPSSE 在通道 A 和通道 B 上可用。

MPSSE 是完全可配置的，通过向数据流发送命令来编程。这些可以单独发送，或者更有效地以包的形式发送。MPSSE 能够最大持续数据速率为 30mbits /s。

当信道配置为 MPSSE 模式时，使用的 IO 计时和信号如图 4.7 和表 4.3 所示，这些显示了 CLKOUT=30MHz 的计时。CLKOUT 可以内部划分，以提供较慢的时钟。




图 4.7 MPSSE 信号波形

的名字	最低	典型的	最大	单位	描述
t1		33.33		ns	CLKOUT 时期
t2	15	16.67		ns	CLKOUT 高期
t3	15	16.67		ns	CLKOUT 低的时期
t4	1		7.15	ns	延迟
t5	0			ns	TDO / DI 保持时间
t6	11				TDO / DI 设置时间

表 4.3 MPSSE 信号计时

MPSSE 模式是启用使用设置位爆炸模式驱动程序命令。十六进制值 2 将启用它，十六进制值 0 将重置设备。请参阅应用程序说明 AN2232L-02 “FT2232D 的位模式函数” 以获得更多细节和示例。

MPSSE 命令集在应用程序注释 AN_108 - “命令处理器的 MPSSE 和 MCU 主机总线模拟模式” 中有完整的描述。

配置 MPSSE 的附加应用程序说明如下:

AN_109——“高速 FT2232C DLL 编程指南” AN_110——“高速 FT2232D DLL 编程指南”
AN_111——“高速 FT2232E DLL 编程指南”



4.6.1 MPSSE 自适应时钟

自适应时钟是添加到 FT2232H MPSSE 引擎的一个新的 MPSSE 特性。

该模式是有效地用一个返回时钟 RTCK 握手 CLK 信号。这是 ARM 处理器使用的一种技术。

FT2232H 将断言 CLK 行，并等待 RTCK 从目标设备返回到 GPIOL3 行，然后再更改 TDO (data out 行)。




图 4.8 自适应时钟互连




图 4.9:自适应时钟波形

默认情况下不启用自适应时钟。

参见:AN_108 - " MPSSE 和 MCU 主机总线模拟模式的命令处理器"。

4.7 MCU 主机总线仿真模式

MCU 主机总线仿真模式采用 FT2232H 的 A、B 通道接口，使芯片仿真标准 8048/8051 MCU 主机总线。这使得这些 MCU 系列的外围设备可以通过 FT2232H 直接连接到 USB。

较低的 8 位(AD7 到 AD0)是一个多路地址/数据总线。A15 到 A8 提供上(扩展)地址。有 4 个基本操作:-

- 1)读出(不将 A15 改为 A8)
- 2)读取扩展(将 A15 更改为 A8)
- 3)写(没有把 A15 变成 A8)
- 4)写扩展(将 A15 修改为 A8)



使用 Set Bit Bang 模式驱动程序命令启用 MCU 主机总线仿真模式。十六进制值 8 将启用它，十六进制值 0 将重置设备。FT2232H 的运行方式与 FT2232D 相同。请参阅应用程序说明 AN2232-02 “FT2232D 的位模式功能”以获得更多细节和示例。

MCU 主机总线仿真模式命令集在应用说明 AN_108 - “MPSSE 和 MCU 主机总线仿真模式的命令处理器”中有完整的描述。

当启用 MCU 主机总线仿真模式时，两个通道上的 IO 信号线一起工作，引脚配置如表 3.12 所述。下面的部分给出读和写周期波形和计时的一些细节。CLKOUT 输出时钟可以运行高达 60MHz。

在主机总线仿真模式中，时钟除数没有影响。时钟除数用于串行数据，是 MPSSE 块的不同部分。在主机总线模拟 60MHz 时钟总是输出和不改变与任何命令。

4.7.1 MCU 主机 Bust 仿真模式信号定时-写入周期




图 4.10 单片机主机总线仿真模式信号波形-写入周期

	Number of clock cycles For Write				
Div By 5	On		Off		
IORDY	Low	High	Low	High	
t1	6	6	2	2	A15-8 to AD7-0
t2	3	3	1	1	AD7-0 to ALE
t3	10	5	2	1	ALE width
t4	2	2	2	2	ALE to Address not Valid
t5	13	3	1	1	AD7-0 Data Valid to WRn
t6	10	5	6	1	WRn width
t7	1	1	1	1	WRn inactive to CSn inactive
t8	1	1	1	1	CSn inactive to AD7-0 not valid

表 4.4 MCU 主机总线仿真模式信号计时-写入周期

当 Div * 5 在设备上时，读取时将返回 2 字节。当它离开时，设备将返回 1 字节，当做一个读。时钟周期是 16.67 nS，所以大多数设备需要将 Div 设置为 5。IORDY 可以被永久地保持在低位以延长所有的周期。



4.7.2 MCU 主机 Bust 仿真模式信号定时读取周期




图 4.11 单片机主机总线仿真模式信号波形-读取周期

	Number of clock cycles For Read				
Div By 5	On		Off		
IORDY	Low	High	Low	High	
t1	6	6	2	2	A15-8 to AD7-0
t2	3	3	1	1	AD7-0 to ALE
t3	10	5	2	1	ALE width
t4	2	5	2	1	ALE to Address not Valid
t5	13	0	1	0	Address not Valid to RDn active
t6	10	10	6	2	RDn active
t7	1	1	1	1	RDn inactive to CSn inactive

表 4.5 MCU 主机总线仿真模式信号计时读取周期

当 Div * 5 在设备上时，读取时将返回 2 字节。当它离开时，设备将返回 1 字节，当做一个读。时钟周期是 16.67 nS，所以大多数设备需要将 Div 设置为 5。IORDY 可以被永久地保持在低位以延长所有的周期。

一个例子的 MCU 主机仿真接口，使 USB 接口可以总线使用 CANBus 控制器显示在图 4.12。




图 4.12 使用 CANBus 控制器的 MCU 主机仿真示例

4.8 快速光隔离串行接口模式描述

快速光隔离串行接口模式提供了一种方法与外部设备通信通过 USB 使用 4 线，可以在他们的路径上有光隔离，从而提供系统之间的电流隔离。如果通道 A 或通道 B 在快速光隔离串行模式下被启用，那么通道 B 上的引脚被切换到快速串行接口配置。快速串行模式的 I/O 接口总是在通道 B 上，即使两个通道都在这种模式下使用。地址位用于确定数据的源或目的通道。因此，对于快速串行模式，总是至少使用通道 B 或两者都是有意义的，而不是一个自己的。

通过在外部的 EEPROM 中设置适当的位来启用快速串行模式。通过使用 Set bit Bang mode 命令将位值设置为 10，可以保持快速串行模式的复位状态。当这个位被设置时，设备被保持复位-数据可以被发送到设备，但它不会被发送出去，直到设备被再次启用。这是通过使用 set bit mode 命令发送一个 0 的位值来完成的。请参阅应用程序说明 AN2232L-02 “FT2232D 的位模式函数” 以获得更多细节和示例。

当通道 B 或通道 A 和 B 都配置在快速光隔离串行接口模式时，所使用的信号的 IO 定时显示在图 4.13 和计时如表 4.6 所示




图 4.13 快速光隔离串行接口信号波形




的名字	最低	典型的	极限	单位	描述
t1	5			ns	FSDO / FSCTS 保持时间
t2	5			ns	FSDO / FSCTS 设置时间
t3	5			ns	FSDI 保存时间
t4	10			ns	FSDI 设置时间
t5	10			ns	FSCLK 低
t6	10			ns	FSCLK 高
t7	20.			ns	FSCLK 时期

表 4.6 快速光隔离串行接口信号计时

4.8.1 输出快速串行数据

为了将快速串行数据发送出 FT2232H，外部设备必须驱动 FSCLK 时钟。如果 FT2232H 有数据准备发送，它将把 FSDO 输出压低以表示起始位。如果当前正在从外部设备接收数据，则不会这样做。如图 4.14 所示。



注:

- 1.第一个输出位(起始位)总是 0。
- 2.FSDO 总是先发送 LSB。
- 3.最后的串行位输出是源位(SRCE)。它指出数据来自哪个通道。A '0'表示它来自通道 A, A '1'表示它来自通道 B。
- 4.如果目标设备检测到开始位时不能接受数据，它应该停止 FSCLK，直到它能接受数据。

4.8.2 输入快速串行数据

如果 FSCTS 较高，允许外接设备将数据发送到 FT2232H。在收到 FSDI 上的零开始位时，FT2232H 将在下一个正时钟边缘上掉落 FSCTS。从 0 到 7 位的数据然后被记录(首先是 LSB)。最后一位(DEST)决定数据将被写入到哪里。数据可以被发送到一个频道或者通道 B。如果 DEST = '0',将数据发送到一个频道,(假设通道启用高速串行模式,否则数据发送给通道 B)。如果 DEST = '1'的数据发送到通道 B(假设通道启用 B 的快速串行模式,否则数据将通道 A(或通道,通道 B 或两通道必须启用快速串行模式或禁用的函数)。如图 4.15 所示。




图 4.15 快速光隔离串行接口输入数据

注:

- 1.第一个输入位(开始位)总是 0。
- 2.FSDI 总是先接收 LSB。



- 3.最后接收到的串行位是目的位(DEST)。它指示数据应该转到哪个通道。A '0' 表示它将进入通道 A, A '1' 表示它将进入通道 B。
- 4.目标设备在发送数据之前应该确保 CTS 是高的。CTS 在数据位 0 (D0)后降低, 并保持低直到芯片可以接受更多的数据。

4.8.3 快速光隔离串行数据接口示例

下面的例子, 图 4.16, 显示了两个安捷伦 HCPL-2430(参见 www.agilent.com 的半导体部分)高速光耦合器, 用于光学隔离外部设备, 使用 FT2232H 与 USB 接口。在这个例子中, VCC5V 是 USB VBUS 电源, VCCE 是外部设备的电源。

必须小心使用为光电二极管供电的电压。它必须与 FT2232H I/Os 驱动电压相同, 否则 LED 可能会永久开着。限制电阻应该安装在驱动二极管的线路上。光耦合器的输出是开路集电极, 需要一个上拉电阻。




图 4.16 快速光隔离串行接口示例

4.9 cpu 风格的 FIFO 界面模式描述

CPU 风格的 FIFO 接口模式, 允许 CPU 通过 FT2232H 与 USB 接口。此模式在外部 EEPROM 中启用。接口是实现使用芯片选择位(cs#)和地址位(A0)。当通道 A 或通道 B 采用 cpu 风格接口模式时, IO 信号线配置如表 3.11 所示。

该模式使用 CS#和 A0 的组合来确定要执行的操作。下面的真值表(表 4.7)给出了特定操作的解码值。

CS #	A0	RD #	或者说 是 #
1	X	X	X
0	0	读取数据管	写入数据管
0	1	读状态	立即发送

表 4.7 cpu 风格的 FIFO 界面操作选择



状态读取如表 4.8 所示

数据位	数据	状态
位 0	1	数据(= RXF)
位 1	1	可用空间(= TXE)
位 2	1	暂停
位 3	1	配置
位 4	X	X
位 5	X	X
位 6	X	X
位 7	X	X

表 4.8 cpu 风格的 FIFO 接口操作读取状态说明

注意，第 7 位到第 4 位可以是任意值，并且 X=不被使用。

这种模式下的读写时间如图 4.17 和表 4.9 所示。




图 4.17 cpu 风格的 FIFO 接口操作信号波形。

的名字	最低	典型的	最大	单位	描述
t1	15			ns	A0 / CS 设置为 wr#
t2	15			ns	数据设置为 wr#
t3	20.			ns	或者说是#脉冲宽度
t4	5			ns	A0/CS 从 WR 号起飞
t5	5			ns	数据保存自 wr#
t6	15			ns	A0/CS 设置为 RD#
t7	15		50	ns	来自 RD#的数据延迟
t8	5			ns	A0/CS 从 RD#保持不 变
t9	0		30.	ns	数据保存时间从 RD#

表 4.9 cpu 风格的 FIFO 接口操作信号定时。

图 4.18 显示了一个 cpu 样式的 FIFO 接口连接示例



图 4.18 cpu 样式的 FIFO 接口示例

4.10 同步性和描述 异步 Bit-Bang 接口 模式

FT2232H 通道 A 或通道 B 可以配置为位 bang 接口。比特 bang 模式有两种:同步模式和异步模式。

异步 Bit-Bang 模式

异步 Bit-Bang 模式与 bm 风格的 Bit-Bang 模式相同，除了内部 RD#和 wr#频闪仪(rdskb#和 wrskb#)现在被带出设备，以允许外部逻辑通过访问 bitbang IO 总线进行时钟。在任何一个或两个通道上，以正常方式写入设备的任何数据将被自时钟到数据引脚(那些已被配置为输出)。每个引脚可以单独设置为一个输入或输出。速率的数据被时钟在是由波特率发生器控制。为了数据改变，必须有新的数据写入，波特率时钟必须滴答。如果没有新的数据写入到通道，大头针将保留最后写入的值。

同步 Bit-Bang 模式

同步位爆模式只在数据从 USB 接口发送到并行接口时更新输出的并行端口引脚。当此操作完成时，wrskb#将被激活，以表明数据已经从 USB Rx FIFO 缓冲区中读取并在引脚上写入。当并行接口被写入时，数据只能从并行引脚接收(到 USB Tx FIFO 接口)。

采用同步位 bang 模式时，FT2232H USB TXFIFO 只有在并行接口引脚有空间读取数据时，才会将数据发送出去。这种同步位爆模式将读取数据总线并行 I/O 引脚，在它从 USB RxFIFO 传输数据之前。因此，它在输出后 1 个字节，因此，要读取您刚刚发送的字节的输入，必须发送另一个字节。



例如:-

引脚从 0xFF 开始发送
0x55,0xAA
引脚到 0x55，然后到 0xAA 数据
读= 0xFF,0x55

(2)引脚从 0xFF 开始发送
0x55,0xAA,0xAA(重复最后发送的
字节)引脚到 0x55，然后到 0xAA
数据读取= 0xFF,0x55,0xAA

同步位爆模式与异步位爆模式的不同之处在于，设备的并行输出只有在在 USB 接口写入并行输出时才读取。这使它更容易为控制程序测量对一个 USB 输出刺激的响应作为数据返回到 USB 接口是同步的输出数据。

使用设置位爆炸模式驱动程序命令启用异步位爆炸模式。十六进制值为 1 将启用异步位轰模式。

使用 Set Bit Bang 模式驱动程序命令启用同步比特 Bang 模式。十六进制值为 4 将启用同步比特 bang 模式。

请参阅应用说明 AN2232-02，“FT2232 的位模式功能，了解更多使用位 bang 模式的细节和示例。

图 4.19 显示了同步 bi-bang 模式定时的一个例子




图 4.19 同步 bitbang 模式定时接口示例

的名字	描述
t1	读取当前引脚状态
t2	rdstb#设置非活动和数据上的对等 I/O 引脚被读和发送到 USB 主机。
t3	rdstb#再次设置为活动的，输出的任何引脚都将更改为它们的新数据
t4	1 时钟周期，允许数据设置
t5	WRSTB #活动。这表明主机 PC 已经写了新的数据到 I/O 并行数据引脚
t6	WRSTB #是不活跃的

表 4.10 同步位爆模式计时接口示例计时

WRSTB# =这个输出指示何时新数据已经从主机 PC(通过 USB 接口)写入到 I/O 引脚。

当数据从 I/O 引脚读取并发送到主机 PC(通过 USB 接口)时，这个输出上升边表示。



WRSTB#在 t4 中激活。当数据从 USB RXFIFO 读取(即从 PC 发送)时, WRSTB#开始活动。rdstb#进入非活动时数据从引脚取样和写入到 USB TXFIFO(即发送到 PC)。FT2232H 的 SETUP 命令用于设置位模式。此命令还包含一个字节宽的数据掩码来设置每个位的方向。每个大头针的方向不会改变, 除非使用一个新的设置命令来修改方向。

wrstb#和 rdstb#频闪仪只是一个指南, 说明根据总线的方向可能会发生什么。例如, 如果所有的引脚被配置为输入, 即使写入的数据永远不会出现在引脚上, 为了让 FT2232H 读取这些引脚, 仍然有必要写入这些引脚。

信号和数据流如图 4.20 所示




图 4.20 位爆模式数据流图示

4.11 RS232 UART 模式 LED 接口说明

在 UART 模式下配置时, FT2232H 在每个通道上有两个 IO 引脚专门用于控制 LED 状态指示器, 一个用于传输数据, 另一个用于接收数据。当数据被传输/接收时, 相应的引脚驱动器从三态到低, 以便在 LED 上提供数据传输的指示。一个数字一次性定时器被使用, 以至于即使一小部分的数据传输是可见的最终用户。




图 4.21 双 LED UART 配置

图 4.21 显示了使用两个单独 LED 的配置——一个用于传输数据, 另一个用于接收数据。




图 4.22 单 LED UART 配置

在图 4.22 中，发射和接收 LED 指示灯是电线或一起给一个单一的 LED 指示灯，指示任何发射或接收数据活动。
请注意，LED 与 VCCIO 连接的电源相同。

4.12 发送即时/唤醒(四物号)

在 FIFO 模式和 bit bang 模式下，四物#功能是可用的。
发送立即部分是用来冲洗数据从芯片回 PC。这可以用来得到短数据包的数据返回到 PC，而不等待等待计时器到期。
此机制应仅在停止向芯片发送数据时使用，以避免溢出。数据传输被标记到 USB 主机的信号下降的边缘。




图 4.23 使用四物#

当引脚被用于唤醒功能唤醒一个睡眠的 PC 在这个引脚上的一个 20ms 的负脉冲是必需的。当引脚被用来冲洗缓冲区(立即发送)，一个 250ns 的负脉冲在这个引脚是必需的。

笔记



- 1.当使用远程唤醒，确保电阻是拉起暂停。还要确保外围设备设计不允许任何可能部分为外围设备供电的电流汇聚路径。
- 2.如果启用了远程唤醒，则允许外设挂在挂起时占用 2.5mA。如果远程唤醒被禁用，外设必须在挂起时提取不超过 500uA。
- 3.如果启用下拉，FT2232H 将不会从挂起中唤醒。

4.13 FT2232H 模式选择

FT2232H 的 2 路复位为 2 个异步串行接口。
在复位之后，每个通道所需的模式由 EEPROM 的内容决定(使用 FT_PROG 编程)。

EEPROM 的内容决定这 2 个通道配置为 FT232 异步串行接口、FT245 FIFO 接口、cpu 风格的 FIFO 接口还是快速串行接口。

在复位之后，读取 EEPROM 以确定配置哪种模式。设备枚举完成后，可以向 USB 驱动程序发送 FT_SetBitMode 命令(参考 D2XX_Programmers_Guide)，将所选接口切换到所需的模式——异步位 bang、同步位 bang 或 MPSSE。

在 FT245 FIFO 模式下，可以使用 FT_SetBitMode 命令选择同步 FIFO (FT_SetBitMode = 0x40)或异步 FIFO 模式。(注意，在选择同步 FIFO 模式之前，必须在两个通道上选择异步 FIFO 模式。这意味着在软件配置同步 FIFO 模式之前，需要一个 EEPROM 来初始配置异步 FIFO 模式)。

当选择同步 FIFO 模式时，通道 A 会使用通道 B 的所有内存资源，因此通道 B 不可用。在这种情况下，当配置切换到异步 FIFO 模式时，通道 B 引脚的状态就确定了。如果通道 B 在配置异步 FIFO 模式之前没有被用于任何数据传输，那么通道 B 引脚将保持在他们的默认模式(D7:0=三电平但拉高 75K 电阻，TXE# =低，RXF# =高)。RD#和 wr#是输入，应该被拉高)。在将通道 A 配置为同步 FIFO 之前，可以使用 MPSSE 命令 set_data_bits 将通道 B 引脚配置为输入。这避免了通道 B 引脚驱动任何接口(如 SPI)，这可能在通道 A 切换到同步 FIFO 模式之前配置过。参考 AN1121C-01 MPSSE Cmdnd 获取 set_data_bits 命令和 MCU 主机总线模拟模式中使用的 MPSSE 的进一步信息。

可以使用 D2XX 命令直接配置 MPSSE。请参考 D2XX_Programmers_Guide。申请附注对该标准作了进一步的解释和举例。

4.13.1 我需要 EEPROM 吗？

下表 4.11 总结了使用 EEPROM 或应用程序软件可配置的模式。

	ASYN C 串行 UART	异步 245 先 进 生 山	同步 245 先 进 生 山	ASYN C 位- 爆炸	同步 位, 爆炸	MPSSE	快 串行 接口	CPU - 风格 生 进	主机总线 仿真
EEPROM 配 置, 应用软 件配置	是的	是的	是的				是的	是的	
			是的是的是的是的						是的

表 4.11 使用 EEPROM 和应用软件的配置



5 设备特性和额定值

5.1 绝对最大额定值

FT2232H 设备的绝对最大额定值如下。这些都符合绝对最大额定值系统(IEC 60134)。超过这些值可能会对设备造成永久性的损坏。

参数	价值	单位
储存温度	-65° C 到 150° C	度
工厂环境(30℃/ 60%相对湿度)地板寿命(无袋)	168 小时(IPC/JEDEC J-STD-033A MSL 三级兼容)*	小时
环境工作温度(施加功率)	-40° C 到 85° C	度
MTTF FT2232HL	TBD	小时
MTTF FT2232HQ	TBD	小时
VCORE 电源电压	-0.3 + 2.0	V
VCCIO 输入输出 电压	-0.3 + 4.0	V
直流输入电压- USBDP 和 USBDM	-0.5 + 3.63	V
直流输入电压-高阻抗双向(由 VCCIO 供电的 CBUS 和 DBUS)	-0.3 + 5.8	V
直流输入电压-所有其他输入	-0.5 至+ (VCCIO +0.5)	V
直流输出电流-输出	16	马

表 5.1 绝对最大评分

*如果超出包装时间限制，设备应在使用前烘烤。设备的温度应该上升到+125℃，并烘烤长达 17 小时。

5.2 直流特性

I/O 引脚是+3.3v 细胞，这是+5V 容忍(除了 USB PHY 引脚)。直流特性(环境温度 = -40℃~ +85℃)

参数	描述	最低	典型的	最大	单位	条件
VCORE	核心工作电源电压	1.62	1.80	1.98	V	
VCCIO *	工作电源电压 VCCIO	2.97	3.30	3.63	V	细胞具有 5V 耐受性
VREGIN	VREGIN 电压调节器输入	3.00	3.30	3.60	V	
VREGOUT	电压调节器的输出	1.71	1.80	1.89	V	
Ireg	监管机构目前			150	马	VREGIN + 3.3 v
Icc1	铁心工作电源电流	---	70	---	马	VCORE = +1.8V 正常运行
Icc1r	铁心复位电源电流	---	5	---	马	VCORE = +1.8V 设备复位



参数	描述	最低	典型的	最大	单位	条件
						状态
Icc1s	核心暂停供应当前的		500		μ一	VCORE = + 1.8 v USB 暂停

表 5.2 工作电压和电流(除 PHY 外)注:VCCIO 引脚全部接不上将

导致设备故障。

I/O 引脚是+3.3v 细胞，这是+5V 容忍(除了 USB PHY 引脚)。

参数	描述	最低	典型的	最大	单位	条件
Voh	输出电压高	2.40	3.14		V	Ioh = +/-2mA I/O 驱动器强度* = 4mA
			3.20		V	I/O 驱动器强度* = 8mA
			3.22		V	I/O 驱动器强度* = 12mA
			3.22		V	I/O 驱动器强度* = 16mA
卷	输出电压较低		0.18	0.40	V	Iol = +/-2mA I/O 驱动器强度* = 4mA
			0.12		V	I/O 驱动器强度* = 8mA
			0.08		V	I/O 驱动器强度* = 12mA
			0.07		V	I/O 驱动器强度* = 16mA
垂直注入逻辑	输入低开关阈值		-	0.80	V	LVTTL
Vih	输入高开关阈值	2.00	-		V	LVTTL
Vt	开关阈值		1.50		V	LVTTL
Vt -	施密特触发负向阈值电压	0.80	1.10	-	V	
Vt +	施密特触发正向阈值电压		1.60	2.00	V	
Rpu	输入上拉电阻	40	75	190	KΩ	Vin = 0
Rpd	输入下拉电阻	40	75	190	KΩ	Vin = VCCIO
含	输入泄漏电流	15	45	85	μ一	Vin = 0
Ioz	三态输出漏电流		+ / - 10		μ一	Vin = 5.5V 或 0



微信搜一搜

Q GenBotter

表 5.3 I/O 引脚特性 VCCIO = +3.3V (USB PHY 引脚除外)

* I/O 驱动强度和慢速 slew 速率可在 EEPROM 中配置。



微信搜一搜

GenBotter



FT2232H 双高速 USB 多用途 UART/FIFO IC 数据表版本 2.6

文档没有。: FT_000061 过关号: FTDI # 77

直流特性(环境温度= -40℃~ +85℃)

参数	描述	最低	典型的	最大	单位	条件
VPHY, VPLL	PHY 工作电源电压	3.0	3.3	3.6	V	3.3 v I / O
Iccphy	PHY 工作电源电流	---	30.	60	马	高速运行在 480 兆赫
Iccphy (susp)	PHY 工作电源电流	---	10	50	μ	USB 暂停

表 5.4 PHY 工作电压和电流

参数	描述	最低	典型的	最大	单位	条件
Voh	输出电压高	vcore - 0.2			V	
卷	输出电压较低			0.2	V	
垂直注入逻辑	输入低开关阈值		-	0.8	V	
Vih	输入高开关阈值	2.0	-		V	

表 5.5 PHY I/O 引脚特性

5.3 FT2232H IO 的 ESD 耐
受 ESD 保护

参数	参考	最低	典型的	最大	单位
人体模型(HBM)	乙级 EIA/JESD22-A114-B		±2 千伏		kV
机模式(毫米)	JEDEC EIA/JESD22-A115-A, B 级		±200 v		V
收费装置模型(CDM)	JEDEC EIA/ JESD22-C101-D, iii 类		±500 v		V
封闭	JESD78,引发 ii 级		±200 毫安		马

表 5.6 ESD 耐受性

5.4 热特性

参数	最低	典型的	最大	单位
θJA (FT2232HL)		37.66		° C / W
θJC (FT2232HL)		8.39		° C / W
θJA (FT2232HQ)		29.67		° C / W
θJC (FT2232HQ)		14.12		° C / W
Tj (FT2232HL / FT2232HQ)	-40 年	25	125	° C

表 5.7 热特性



微信搜一搜

Q GenBotter

6 FT2232H 配置

下面几节说明 FT2232H 可能的 USB 电源配置。所有 USB 电源配置说明适用于 FT2232H 设备的两个包选项

6.1 USB 总线驱动配置

总线驱动的应用程序示例 1:总线驱动的配置




图 6.1 总线驱动的配置示例 1

图 6.1 说明了 FT2232H 在一个典型的 USB 总线供电的设计配置。USB 总线供电的设备从 USB 总线获得电力。在这个应用程序中，FT2232H 要求 VBUS (USB +5V) 被调节到 +3.3V (使用 LDO) 来提供 VCCIO、VPLL、VPHY 和 VREGIN。

VREGIN 是+3.3V 输入到芯片上+1.8V 调节器。芯片上 LDO 稳压器(+1.8V)的输出驱动 FT2232H 核心电源(VCORE)。这需要至少 3.3uF 的滤波器电容。

总线供电的应用示例 2:总线供电的配置(为 VCORE 附加 1.8V LDO 稳压器)




图 6.2 总线驱动的配置示例 2

图 6.32 演示了 FT2232H 在一个典型的 USB 总线驱动的配置类似于图 6.1。这里的区别是，FT2232H 核心 (VCORE) 的 +1.8V 已经从 VBUS 和 +3.3V 供应到 VPLL, VPHY, VCCIO 和 VREGIN。

6.2 USB 自供电配置

自供电应用程序示例 1:自供电配置




图 6.3 自供电配置示例 1

图 6.3 演示了 FT232H 在一个典型的 USB 自供电配置。USB 自供电设备从自己的电源获得电力，不从 USB 总线吸取电流。在本例中，使用外部电源。这个外部电源被调节到 +3.3V。

注意，在这种设置中，EEPROM 应该配置为自供电操作，并在 FT_PROG 中选择“挂起 DBUS7 low”选项。这个配置也使用了 pin BCBUS7，所以这假设 MPSSE 模式没有被选择。

自供电应用示例 2:自供电配置(VCORE 附加 1.8V LDO 稳压器)




图 6.4 自供电配置示例 2

图 6.4 演示了 FT2232H 在一个典型的 USB 自供电配置类似于图 6.3。区别在于 FT2232H 核心的+1.8V 是由外部电源调节的。

注意，在这种设置中，EEPROM 应该配置为自供电操作，并在 FT_PROG 中选择“挂起 DBUS7 low”选项。这个配置也使用了 pin BCBUS7，所以这假设 MPSSE 模式没有被选择。



6.3 振荡器配置




图 6.5 推荐 FT2232H 晶体振荡器配置。

图 6.5 展示了 FT2232H 如何连接 12MHz±0.003% 的晶体。在这种情况下，应在 OSCI、OSCO 和 GND 之间添加如图所示的负载电容器。电容器在例子中显示的值为 27pF -这将对许多晶体很好，但建议尽可能根据制造商的建议来选择加载电容器的值。建议采用平行切割型晶体。

它也可以使用 12 兆赫振荡器与 FT2232H。在这种情况下，振荡器的输出将驱动 OSCI, OSCO 应该保持不连接。振荡器必须有 CMOS 输出驱动能力。

参数	描述	最低	典型的	最大	单位	条件
OSCI Vin	输入电压	2.97	3.30	3.63	V	
频率	输入频率		12		兆赫	+ / - 30 ppm
抖动	周期到周期抖动		< 150		pS	

表 6.1 OSCI 输入特性



7 eepm 配置

如果一个外部 EEPROM 是配备(93LC46/56/66)，它可以通过 USB 使用 FT_PROG 编程。EEPROM 必须是 16 位宽，能够或工作在+3.0 到+3.6 伏特的 VCC 供应。

增加外接 EEPROM，芯片可配置为 FT232 异步串行接口、FT245 FIFO 接口、cpu 式 FIFO 接口或快速串行接口。




图 7.1 EEPROM 接口

外部 EEPROM 还可以用于定制 FT2232H 的 USB VID、PID、序列号、产品描述字符串和电源描述符值，供 OEM 应用程序使用。其他参数由 EEPROM 控制，包括远程唤醒，软拉下电源关闭和 I/O 引脚驱动器强度。

如果 FT2232H 使用时没有外部 EEPROM，该芯片默认为 USB 到 FT232 异步串行接口端口设备。如果没有连接 EEPROM(或 EEPROM 是空白的)，FT2232H 使用其内置的默认 VID(0403)、PID(6010)产品描述和功率描述符值。在这种情况下，设备将没有序列号作为 USB 描述符的一部分。



微信搜一搜

GenBotter



FT2232H 双高速 USB 多用途 UART/FIFO IC 数据表版本 2.6

文档没有。: FT_000061 过关号: FTDI # 77

7.1 默认 EEPROM 配置

外部 EEPROM(如果它被安装)可以通过 USB 使用 FT_PROG 编程。这允许一个空白部分被焊接到 PCB 和编程作为制造和测试过程的一部分。用户谁没有他们自己的 USB 供应商 ID，但谁想使用唯一的产品 ID 在他们的设计可以申请到 FTDI 的一个自由块的唯一 pid。

更多信息请参见 TN_100 USB 供应商 ID/产品 ID 指南。

参数	价值	笔记
USB 供应商 ID (VID)	0403 h	默认 VID(十六进制)
USB 产品 UD (PID)	6010 h	默认 PID(十六进制)
bcd 设备	0700 h	
启用序列号吗?	是	
序列号	没有	
下拉 USB 挂起的 I/O 引脚	禁用	启用此选项将使设备在 USB 挂起模式(PWREN# 为高)下拉 UART 接口线。
制造商的名字	FTDI	
产品描述	双重 RS232-HS	
母线最大功率电流	500 毫 安	
电源	总线驱动	
设备类型	FT2232H	
USB 版本	0200 h	返回 USB 2.0 设备描述到主机。
远程醒来	禁用	采取 RI#低将唤醒 USB 主机控制器从暂停在大约 20 毫秒。如果启用。
硬件接口	UART	允许用户选择设备的硬件模式。选项包 括:UART, 245 FIFO, CPU 245, OPTO 隔离。
暂停 ACBus7 低	禁用	在 ACBus7 上进入低功率状态。
高电流 I / Os	禁用	在 UART 和 ACBUS I/O 引脚上启用高驱动电 平。
负载 VCP 司机	启用	使设备加载设备的 VCP 驱动程序接口。

表 7.1 默认配置为空白/无 EEPROM



微信搜一搜

Q GenBotter



8 包参数

FT2232H 有两种不同的包可供选择。FT2232HL 是 LQFP-64 选项，FT2232HQ 是 QFN-64 打包选项。在第 8.4 节中描述了两​​种封装的焊料回流曲线。参见 TN_166 FTDI 示例 IC 占用电路板占用指南。

8.1 FT2232HQ, QFN-64 包装尺寸




图 8.1 64 pin QFN 包详细信息

- 注:
- 1.所有尺寸均以毫米为单位。
 - 2.底部中央的焊锡垫必须连接到系统的地面上。



8.2 FT2232HL, LQFP-64 包装尺寸




图 8.2 64 pin LQFP 包详细信息



8.3 FT2232H-56Q, VQFN-56 包装尺寸




图 8.3 FT2232H-56Q 56 pin VQFN 包详细信息

注意:
设备的内部接地连接到底部的中心焊锡盘，焊锡盘的尺寸为 5.90 x 5.90mm。这个中心焊锡盘必须连接到系统的地面上。



焊料回流分布图




图 8.4 FT2232H 焊料回流分布图

概要文件特性	无铅焊料工艺(绿色材料)	SnPb 共晶和无铅(非绿色材料)焊接工艺
平均上升速率(T_s T_p)	最大 3°C/秒。	最大 3°C/秒。
预热-温度 Min (T_s 最低温度(T_s 时间(t_s 分钟到 t_s 马克斯)	150°C200°C60 到 120 秒	100°C150°C60 到 120 秒
维持在临界温度 T 以上的时间 L - 温度(T_L -时间(t_L)	217°C60 到 150 秒	183°C60 到 150 秒
峰值温度(T_p)	260° C	见表 8.2
实际峰值温度(t_p)	30 到 40 秒	20 到 40 秒
缓降率	6°C/秒。	6°C/秒。
$T = 25^\circ\text{C}$ 到峰值温度, T_p 的时间	8 分钟 Max。	6 分钟 Max。

表 8.1 回流剖面参数值



微信搜一搜

Q GenBotter



FT2232H 双高速 USB 多用途 UART/FIFO IC 数据表版本 2.6

文档没有。 : FT_000061 过关号: FTDI # 77

SnPb 共晶和无铅(非绿色材料)		
包厚度	体积 mm3 < 350	体积 mm3 > = 350
< 2.5 毫米	235 +5/-0 摄氏度	220 +5/-0 摄氏度
≥2.5 毫米	220 +5/-0 摄氏度	220 +5/-0 摄氏度
无铅(绿色材料)= 260 +5/-0℃		

表 8.2 包装回流最高温度



微信搜一搜

Q GenBotter



FT2232H 双高速 USB 多用途 UART/FIFO IC 数据表版本 2.6

文档没有。: FT_000061 过关号: FTDI # 77

9 联系信息

总部-格拉斯哥，英国

未来科技设备国际有限公司 1 单元，海景广场
2,Centurion Business Park 格拉斯哥 G41 1HH
联合王国
电话:+44 (0)141 429 2777
传真:+44 (0)1414292758

电子邮件(销售)电子邮件
(支援)电子邮件(一般查询)
sales1@ftdichip.com
support1@ftdichip.com
admin1@ftdichip.com

分公司- Tigard，俄勒冈，美国

未来科技设备国际有限公司(美国)7130 SW Fir 环路
Tigard 或 97223 - 8160
美国
电话:+1 (503)547 0988
传真:+1 (503)547 0987

电子邮件(销售)us.sales@ftdichip.com 电子邮件(支
持)us.support@ftdichip.com 电子邮件(一般查
询)us.admin@ftdichip.com

分公司-台湾台北

未来科技设备国际有限公司(台湾)内湖路 1 段 516 号 2 楼
台北 114
台湾, 中华民国。
电话:+886 (0)2 8797 1330
传真:+886 (0)2 8751 9737

电子邮件(销售)电子邮件
(支援)电子邮件(一般查询)
tw.sales1@ftdichip.com
tw.support1@ftdichip.com
tw.admin1@ftdichip.com

分公司-中国上海

未来科技设备国际有限公司(中国)淮海西路 666 号 1103
室
上海,200052 年
中国
电话:+86 21 62351596
传真:+86 21 62351595

电子邮件(销售)电子邮件
(支援)电子邮件(一般查询)
cn.sales@ftdichip.com
cn.support@ftdichip.com
cn.admin@ftdichip.com

网站

<http://ftdichip.com>

经销商及销售代表

请访问 FTDI 网站的销售网络页面，了解我们在贵国的经销商和销售代表的详细信息。

系统及设备制造商及设计人员有责任确保其系统及纳入其系统的任何未来科技设备国际有限公司(FTDI)设备符合所有适用的安全、法规及系统级性能要求。本文件中所有与应用有关的信息(包括应用说明、建议 FTDI 设备和其他材料)仅供参考。本公司已确保资料准确无误，但此等资料须经客户确认，本公司不就系统设计及本公司提供的任何申请协助承担任何责任。在生命支持和/或安全应用中使用 FTDI 设备的风险完全由用户承担，用户同意保护、保障和使 FTDI 免受因使用该等设备而产生的任何和所有损害、索赔、诉讼或费用。本文件如有更改，恕不另行通知。本文件的出版不暗示使用专利或其他知识产权的自由。未经版权所有人事先书面同意，本文件中包含的全部或部分信息，或本文件中描述的产品，都不能以任何材料或电子形式改编或复制。未来科技设备国际有限公司，1 单元，海景广场 2,Centurion 商务园区，格拉斯哥 G41 1HH，英国苏格兰注册公司编号:SC136640



微信搜一搜

GenBotter



FT2232H 双高速 USB 多用途 UART/FIFO IC 数据表版本 2.6

文档没有。: FT_000061 过关号: FTDI # 77

附录 A -参考文献

文档的引用

- ["接口 FT2232H 高速设备到 I2C 总线](#)
- [AN_109 - "高速 FTCI2C DLL 编程指南"](#)
- ["高速 FTCJTAG DLL 的编程指南](#)
- ["高速 FTCSPI DLL 编程指南](#)
- [接口 FT2232H 高速设备到 SPI 总线](#)
- [AN135 - MPSSE 基础](#)
- [命令处理器的 MPSSE 和 MCU 主机总线模拟模式 TN_104， "调试客户失败的驱动程序安装 TN_100 USB 供应商 ID/产品 ID 指南](#)
- [TN_166 FTDI 示例 IC 占用](#)
- [位模式用于 FT2232](#)
- [FT_PROG EEPROM 编程工具](#)

首字母缩写词和缩写词

条款	描述
清洁发展机制	负责设备模型
互补金属氧化物半导体	互补金属氧化物半导体
防静电	静电放电
EHCI	可扩展主机控制器接口
eepm	电可擦可编程只读存储器
先进先出	先进先出
FPGA	现场可编程门阵列
HBM	人体模型
集成电路	集成电路
我 ² C	国际集成电路
JTAG	联合测试行动小组
LDO	低辍学
领导	发光二极管
LQFP	低轮廓四方扁平包装
毫米	机模式



微信搜一搜

Q GenBotter



微信搜一搜

Q GenBotter



FT2232H 双高速 USB 多用途 UART/FIFO IC 数据表版本 2.6

文档没有。: FT_000061 过关号: FTDI # 77

单片机	微控制器单元
MPSSE	多协议同步串行引擎
OHCI	开放主机控制器接口
骑士	可编程逻辑器件
QFN	扁平无铅
SPI	串行外围接口
USB	通用串行总线
UART	通用异步接收机/发射机
UHCI	通用主机控制器接口
UTMI	通用收发机宏单元接口
VCP	虚拟 COM 端口
VQFN	非常薄的无铅方形扁平包装



附录 B -图表一览表

名单表

表 3.1 64 -销 QFN FT2232H 销配置和 LQFP 包.....9

表 3.2 64 -销 QFN 电力和地面和 LQFP 包.....10

表 3.3 常见函数针 64 -销 QFN 和 LQFP 包.....10

表 3.4 eepm 界面组 64 -销 QFN 和 LQFP 包.....11

表 3.5 B 通道和通道配置 RS232 销描述.....11

表 3.6 通道 FT245 风格配置同步 FIFO 销描述.....12

表 3.7 通道 A 和通道 B FT245 风格异步 FIFO 配置引脚说明 13

表 3.8 B 通道和通道配置同步或异步 Bit-Bang 销描述.....14

表 3.9 通道和通道配置 B MPSSE 销描述.....15

表 3.10 B 通道高速串行接口配置销描述.....15

表 3.11 通道 A 和通道 B cpu 风格的 FIFO 界面配置引脚说明 15

表 3.12 通道 A 和通道 B 主机总线仿真接口配置大头针描述 16

表 3.13 FT2232H 销配置 56-pin VQFN 包.....18

表 3.14 电力和地面 56-pin VQFN 包.....19

表 3.15 常见函数别针 56-pin VQFN 包.....19

表 3.16 eepm 接口组 56-pin VQFN 包.....19

表 3.17 通道 A 和通道 B RS232 配置的 FT4232H-56Q 引脚描述 20.

表 3.18 通道 FT245 风格同步 FIFO 配置的 Pin 描述 FT4232H-56Q...21

表 3.19 通道,通道 B FT245 风格配置异步 FIFO 销描述 FT4232H-56Q.....22

表 3.20 B 通道和通道配置同步或异步 Bit-Bang 销描述 FT4232H-56Q.....22

表 3.21 通道 A 和通道 B MPSSE 配置了 FT4232H-56Q 的引脚描述 23

表 3.22 通道 B 快速串行接口配置的 Pin 描述 FT4232H-56Q24

表 3.23 通道,通道 B CPU-style FIFO 接口配置为 FT4232H 销描述- 56 q.....24

表 3.24 通道,通道 B 主机总线仿真接口配置为 FT4232H-56Q 销描述.....25

表 4.1 FT245 同步 FIFO 接口信号计时.....32

表 4.2 异步 FIFO 计时(基于标准激励电平输出).....33

表 4.3 MPSSE 信号计时.....34

表 4.4 单片机主机总线仿真模式信号计时——写周期.....36

表 4.5 单片机主机总线仿真模式信号计时——读周期.....37

表 4.6 快 Opto-Isolated 串行接口信号计时.....39

表 4.7 CPU-Style FIFO 接口操作选择.....40

表 4.8 CPU-Style FIFO 接口操作读状态描述.....41

表 4.9 CPU-Style FIFO 时机。.....接口操作信号 41

表 4.10 同步 Bit-Bang 模式时间界面示例计时.....43

表 4.11 配置使用.....eepm 和应用软件 46



表 5.1 绝对最大额定参数.....47

表 5.2 操作电压和电流(PHY 除外).....48

表 5.3 I / O 销特点 VCCIO = + 3.3 v (USB PHY 别针除外).....48

表 5.4 PHY 操作电压和电流.....49

表 5.5 PHY...I / O 销特征 49

表 5.6 ESD 宽容.....49

表 5.7 热特性.....49

表 6.1 OSCI.....输入特征 54

表 7.1 默认配置空白/不 eepm.....56

表 8.2 炉温参数值.....60

表 8.3 包回流温度峰值.....61

数据列表

图 2.1 FT2232H 框图.....4

图 3.1 FT2232H 示意图.....象征 8

图 3.2 FT2232H-56Q 示意图.....象征 17

图 4.1 RS232 配置.....28

图 4.2 双 RS422 配置.....29

图 4.3 双 RS485 配置.....30.

图 4.4 FT245 同步 FIFO 接口信号波形.....31

图 4.5 FT245 异步 FIFO 接口读取信号波形.....33

图 4.6 FT245 异步 FIFO 接口写信号波形.....33

图 4.7 MPSSE 信号波形.....34

图 4.8 自适应时钟互连.....35

图 4.9:自适应时钟波形.....35

图 4.10 单片机主机总线仿真模式信号波形——写周期.....36

图 4.11 单片机主机总线仿真模式信号波形——读周期.....37

图 4.12 单片机主机仿真示例使用 CANBus 控制器.....38

图 4.13 快 Opto-Isolated 串行接口信号波形.....38

图 4.14 快 Opto-Isolated 串口输出数据.....39

图 4.15 快 Opto-Isolated 串行接口输入数据.....39

图 4.16 快 Opto-Isolated.....串行接口示例 40

图 4.17 CPU-Style FIFO 接口操作信号波形,.....41

图 4.18 CPU-Style FIFO 接口示例.....42

图 4.19 同步 Bit-Bang 模式时间界面例子.....43

图 4.20 Bit-bang 模式数据流说明图.....44

图 4.21 双 LED UART 配置.....44

图 4.22 单领导 UART 配置.....45

图 4.23 使用四物#.....45

图 6.1 总线驱动配置示例 1.....50

图 6.2 总线驱动配置示例 2.....51



微信搜一搜

Q GenBotter



FT2232H 双高速 USB 多用途 UART/FIFO IC 数据表版本 2.6

文档没有。: FT_000061 过关号: FTDI # 77

图 6.3 自供电配置示例 1.....52

图 6.4 自供电配置示例 2.....53

图 6.5 推荐 FT2232H 晶体振荡器配置。.....54

图 7.1 eepm 接口.....55

图 8.1 64 年销 QFN 包细节.....57

图 8.2 64 年销 LQFP 包细节.....58

图 8.3 56-pin VQFN 包细节 FT2232H-56Q.....59

图 8.4 FT2232H 焊料回流概要.....60



附录 C -修订历史

文件标题:文件编号:间隙
不。产品页面:

FT2232H 双高速 USB 到多用途 UART/FIFO IC FT_000061
FTDI #
77
<http://www.ftdichip.com/FTPProducts.htm>

文档反馈:
[发送反馈](#)

修订	变化	日期
1.0	最初版本	2008-11-04
1.10	QFN 包更新	2008-11-20
2.01	对第 8 页表 3.6 和 3.7 作了更正。更改了 wrstrb#和 rdstrb#的描述	2009-02-01
2.02	补充说明，HBE 模式仅在 60MHz 下工作，对 tray qfn160 的修正改为 260，对 3.4.2 的修正改为下降改为上升	2009-03-01
2.03	修正 TxLED 和 RxLED 引脚连接 修正后的信号见图 4.16。 修正后的信号名称见图 2.1 添加对 AN_108、AN_109、AN_110 的引用，AN_111 AN_113。	2009-05-19
2.04	在 4.1 节中增加了延迟计时器的段落	2009-06-03
2.05	更正的数字 6.2,6.3 和 6.4 -缺失 监管者和更好的自持方式 设计在重置，如果没有连接到 USB。 校正的最大直流输入 “直流输入电压-” “所有其他输入” 引脚从 VCORE+0.5V 到 VCCIO + 0.5 v	2009-06-17
2.06	四物补充说明(4.12) 增加了 MPSSE 自适应时钟的解释 (4.6.1)。 修正的 12MHz 晶体规格。 在表 3.4 上的 TXLED RXLED 中添加了#。 更正 TX_LED 和 RX_LED 连接在图 4.1	2009-09-21
2.07	编辑过的表 3.11，引用 AN2232L-1 到 AN_108 更新和格式化的联系信息。	2010-03-12
2.08	增加 TID 编号(章节 1.3)增加 ESD 规范	2010-05-24



2.09	在整个数据表中将“WR”更正为“wr#” 编辑表 4.1 (T8 和 T13 评论) 编辑第 4.7.1 和 4.7.2 节 第 4.12 节，增加了对 Wake up 的澄清 澄清了没有支持的波特率为 7,9,10 和 11 Mbaud。	2010-09-02
2.10	更新章节 4.5,FT245 异步 FIFO 接口时序图。 4.3.2, 4.3.3，图 4.2 和 4.3。	2010-11-22
2.11	编辑第 4.7 节。从位 A18 到 A8 编辑表 3.4 引脚 29 和 30 描述增加反馈链接	2012-03-07
2.20	更新的 245 FIFO 异步计时表 4.2，图 4.5 和 4.6	2012-04-09
2.21	更新性能 FT245 同步 FIFO 模式更新表 4.1，四物号定时更新	2012-06-21
2.22	增加的热特性-新章节 5.4 更新的 FTDI 美国地址增加了注释 QFN 包的细节增加了对信号耐受 5V 的说明	2013-01-04
2.3	为新的软件包 56-pin VQFN 添加信息	2016-03-18
2.4	增加了节默认 EEPROM 配置	2016-06-03
2.5	澄清的默认配置是没有 EEPROM/balnk EEPROM	2016-07-07
2.6	更新以下图片-图 8.1、图 8.2、图 8.3;删除了表 8.1(现在是图的一部分);更新了图 8.1 下的注释;更新图 8.3 下的注释	2019-05-27



微信搜一搜



GenBotter



微信搜一搜

Q GenBotter