Carné: 19421

Sección: 20

Ing. Mecatrónica Electrónica Digital 1

### Laboratorio #9

Enlace al repositorio de GitHub: https://github.com/gar19421/Lab-08-Digital.git

### Ejercicio 1:

En este ejercicio se implementó un Flip-Flop tipo D de 1 bit con un enable que cuando estuviera en 1, este permitiría dejar pasar el valor de la entrada D a la salida Y en cada flanco de reloj. Posteriormente se implementó con este un Flip-Flop de 2 bits y posteriormente de 4 bits, con base al mismo funcionamiento de primero, tal y como se muestra en la imagen.

```
module FF_BBIT(Input wire clk, reset, enable, D, output reg Y);

always @(Doesdee Clk or posedge enable or posedge reset) begin

if (reset) Y <= 1'b0

else if(enable) Y <= D;

end

endmodule

module FF_BBIT(input wire clk, reset, enable, input wire [1:0] D, output wire [1:0] Y);

FF_BBIT FF2(clk, reset, enable, D[1], Y[1]);

FF_BBIT FF2(clk, reset, enable, D[0], Y[0]);

endmodule

module FF_4BIT(input wire clk, reset, enable, input wire [3:0] D, output wire [3:0] Y);

FF_BBIT FF2(clk, reset, enable, D[0], Y[0]);

FF_BBIT FF3(clk, reset, enable, D[0], Y[0]);

FF_BBIT FF3(clk, reset, enable, D[0], Y[0]);

FF_BBIT FF3(clk, reset, enable, D[0], Y[0]);

endmodule
```

Como se observa en el diagrama de timing, cuando la señal de enable está en 1, la señal D de cada flipflop pasa a la señal de salida en el flanco de reloj.



### **Ejercicio 2:**


En este ejercicio se implementó un flipflop tipo T, utilizando el mismo flipflop tipo D de 1 bit del ejercicio anterior. Se tiene como entradas el clock, enable y reset, y a la salida Y que es la salida del flipflop que es D', el cual es un wire interno en el fliflop. Se implementó tanto en circuitverse, como en verilog, como se observa en las siguientes imágenes.

```
Circuito Ejercicio #2

//Flip Flop Tipo d de 1 bit
module FF_D1(input wire clk, reset, enable, D, output reg Y);
always @(posedge clk or posedge enable or posedge reset) begin
if (reset) Y <= 1'be
else if(enable) Y <= D;
end
endmodule

//Flip Flop Tipo T de 1 bit
module FF_T(input wire clock, reset, enable, output wire Y);
wire d;
assign d = ~Y;
FF_D1 G1(clock, reset, enable, d, Y);
endmodule
```


Como se puede observar en el diagrama de timing, el funcionamiento es el correcto ya que la señal de salida Y es el negado de la señal D, en cada flanco de reloj y cuando el enable se vuelve cero mantiene su valor anterior.



### Ejercicio 3:

En este ejercicio, se implementó un flipflop JK con flipflop tipo D del ejercicio 1 tanto en verilog como en circuitverse, con sus entradas clock, J y K, y su salida Q la cual Si J y K son 0 entonces la salida Q mantiene su valor anterior. Si J = 1 y K = 0 entonces Q = 1. Si J = 0 y K = 1 entonces Q = 0. Si J y K son = 1 entonces la salida Q = Q' es decir se invierte.

Para implementar dicho funcionamiento se trabajó las distintas combinaciones como una FSM con el funcionamiento en específico y se colocó la tabla de estados y salidas en logic Friday para obtener las ecuaciones booleanas e implementarlas en circuitverse y trabajarlo de forma structural en verilog.




```
module FF_D(input wire clk, reset, enable, D, output reg Y);
always @(posedge clk or posedge enable or posedge reset) begin
    if (reset) Y <= 1'be;
    else if(enable) Y <= D;
    end
endmodule

module FF_JK(input wire clock, reset, enable, J, K, output wire Q);
    wire cl, c2;


FF_D Gl(clock, reset, enable, QF, Q);
and Ul(cl, ~Q, J);
and U2(c2, Q, ~K);
or U3(QF, w1, w2);
endmodule</pre>
```

Como se observa en el diagrama de timing, las combinaciones descritas anteriormente se cumplen correctamente en cada flanco de reloj y cuando enable está en cero, la salida mantiene su valor anterior.



## Ejercicio 4:

En este ejercicio se implementó un buffer triestado de 4 bits en verilog. El funcionamiento de este es que cuando la señal de entrada del enable es 1, deja pasar la señal A hacia la salida Y, sin embargo, cuando el enable es 0, la salida se encuentra en alta impedancia tal y como se observa tanto en verilog como en el diagrama de timing.



## Ejercicio 5:

En este ejercicio se implementó la tabla de verdad mostrada en la guía de laboratorio, como una memoria ROM utilizando la sentencia switch-case, probando cada una de las opciones necesarias, tanto con don't cares, como las distintas combinaciones de entradas con sus respectivas salidas según la dirección (Address) implementadas dentro de un bloque always.

```
module ROM (Input wire [6:0]Address, output reg [12:0]Y);//implementacion de rom
alway: (Address) begin

Case (Address)

7'bionomode: y = 13'bionomodeonomo ; //aso 15

7'bionomode: y = 13'bionomodeonomo ; //aso 16


7'bionomi y = 13'bionomodeonimo ; //aso 17

7'bionomi y = 13'bionomodeonimo ; //aso 17

7'bionomi y = 13'bionomodeonimo ; //aso 17

7'bionomi y = 13'bionomodeonimo ; //aso 18

7'bionomi
```



# Otras evidencias (Screenshots):

- Pruebas en consola:

CLK	Reset	Reset   Enable D   Y FLIP-FLOP DE 2 BITS							
VCD	info:	dumpfile	ej6	1_tb.vcd	CLK	Reset	Enable	D	ΙY
1	Х	x	х	х					
0	X	x	х	х	1	0	1	XX	XX
1	1	x	х	0	0	0	1	XX	XX
0	1	į x	х	0	1	1	1	XX	00
1	0	i ø	0	0	0	1	1	XX	00
0	0	i ø	0	0	1	0	0	11	00
1	0	9	1	0	0	0	0	11	00
9	0	l ø	1	0	1	0	0	10	00
1	0	1 1	0	0	0	0	0	10	00
7			- !		1	0	0	01	00
0	0	1	0	0	0	0	0	01	00
1	0	1	1	1	1	0	1	10	10
0	0	1	1	1	0	0	1	10	10
1	0	1	0	0	1	0	1	11	11
0	0	1	0	0	0	0	1	11	11
1	0	1	0	0	1	0	1	00	00
0	0	1	0	0	0	0	1	99	00

```
FLIP-FLOP DE 4 BITS
                                        Flip Flop Tipo T
CLK Reset | Enable D
                                         Clk RST | EN | Y
                  XXXX
                          XXXX
                                        VCD info: dumpfile ej02_tb.vcd opened
                          0000
                          0000
                                                            0
     a
                  1111
                          9999
                                              0
                          0000
                  1111
                  1011
                                                            0
                                              0
                  1011
                          0000
                                              0
                                                            0
     0
              0
                  1110
                          0000
     0
                  1110
                          0000
                                              0
                                                     0
                                                            0
                                                            0
                                              0
                  1010
                          1010
                                              0
     0
                  1010
                          1010
                                                            0
     0
                  0110
                          0110
                                              0
                                                            0
     0
                  0110
                          0110
                  1010
                          1010
                                              0
                  1010
                          1010
     0
                  1000
                          1000
                                        gtkwave ej02_tb.vcd ej02_tb.gtkw
gtkwave ej01_tb.vcd ej01_tb.gtkw
```

```
Flip Flop Tipo JK - Ejercicio 3
                                                                                                                                                                                                                              Buffer Triestado
      lk RST | EN J K | Q
                                                       EN J K | Q

dumpfile ej03_tb.vcd ope
x x x x | x
x x x | 6
1 1 0 | 1
1 0 1 | 0
1 0 1 | 0
1 0 1 | 0
0 1 0 | 0
0 1 0 | 0
0 0 1 | 0
0 0 1 | 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1 1
1 1 1 1
                                                                                                                                                                                                                              Enable
                                                                                                                                                                                                                              VCD info: dumpfile ej04_tb.vcd opened
                                                                                                                                                                                                                            х
                                                                                                                                                                                                                                                                                                                  XXXX
                                                                                                                                                                                                                                                                                                                                                                                                                  XXXX
                                                                                                                                                                                                                              0
                                                                                                                                                                                                                                                                                                                   0110
                                                                                                                                                                                                                                                                                                                                                                                                                    ZZZZ
                                                                                                                                                                                                                               0
                                                                                                                                                                                                                                                                                                                   1010
                                                                                                                                                                                                                                                                                                                                                                                                                  ZZZZ
                                                                                                                                                                                                                              0
                                                                                                                                                                                                                                                                                                                   1111
                                                                                                                                                                                                                                                                                                                                                                                                                  ZZZZ
                                                                                                                                                                                                                                                                                                                  0011
                                                                                                                                                                                                                                                                                                                                                                                                                  0011
                                                                                                                                                                                                                              0
                                                                                                                                                                                                                                                                                                                  0001
                                                                                                                                                                                                                                                                                                                                                                                                                  ZZZZ
                                                                                                                                                                                                                              1
                                                                                                                                                                                                                                                                                                                                                                                                                  1111
                                                                                                                                                                                                                                                                                                                  1111
                                                                                                                                                                                                                                                                                                                  0101
                                                                                                                                                                                                                                                                                                                                                                                                                0101
                                                                                                                                                                                                                                                                                                                  1001
                                                                                                                                                                                                                                                                                                                                                                                                               1001
                                                                                                                                                                                                                              gtkwave ej04 tb.vcd ej04 tb.gtkw
```

```
ADDRESS
                                0100000
  000000
000010
1111110
1111100
                                 1000000001000
 000101
000011
0001101
                                0100000001000
                                1000000001000
                                0010011
0011001
0101101
0100101
0110011
0111001
1000111
1001111
                                 1000000111000
0100000001000
100000001000
0000001
1001001
1010001
                                100000001000
010000001000
0011011000010
1011011
1111111
                                 1011011100000
1011100100000
                                0011100000010
0000000001001
0100000001000
1110111
1101001
1100001
0011111
0110111
                                 1001001100000
1011010100000
 001011
                                 0100000001000
1001101
1110011
                                0100000001000
0011100000010
  111101 | 1011100100000
tkwave ej05_tb.vcd ej05_tb.gtkw
1111101
```

#### - Testbech:

```
module testbench();

reg clk, rst, enable;
wire Y;

FF_T U1(clk, rst, enable, Y);

always // instanciacion del clock
begin
    clk <= 1;
    #1 clk <= ~clk;
    #1;
end

initial begin
    $display("\nFlip Flop Tipo T\n");
    $display("\clk RST | EN | Y ");
    $display(" \clk RST | EN | Y ");
    $monitor(" %b %b | %b | %b ", clk, rst, enable, Y);

#1 rst = 1; //Reset inicial
#4 enable = 0;
#2 enable = 1;
#5 $finish;
end</pre>
```

```
module testbench();

reg clk, rst, enable, J, K;
wire 0;

FF_JK G1(clk, rst, enable, J, K, Q);

always
begin
    clk <= 1;
    #1 clk <= **clk;
    #1;
end

initial begin
$display("\\n");
$display("\\n");
$display("\\n");
$display("\\n");
$display("Clk RST | EN J K | Q ");
$display("\\n");
$display("\\n");
$display("\\n");
$monitor(" %b %b | %b %b %b | %b ", clk, rst, enable, J, K, Q);

#1 rst = 1; //Reset inicial
#1 rst = 0; enable = 1; J = 1; K = 0; //Reset inicial
#2 J = 0; K = 1;
#2 enable = 0; J = 1; K = 0;
#2 J = 0; K = 0;
#3 ffinish.</pre>
```

```
module testbench ();
reg [6:0]ADDRESS;
wire [12:0]Y;

ROM Mem1(ADDRESS,Y);

initial begin
#1

$display("\n");
$display("\n");
$display("ADDRESS \t | Y");
$monitor("%b \t | %b ", ADDRESS, Y );
#1 ADDRESS = 7'b0000000;/caso 1
#1 ADDRESS = 7'b0000000;/caso 1
#1 ADDRESS = 7'b10000000;/caso 1
#1 ADDRESS = 7'b1111110;/caso 1
#1 ADDRESS = 7'b0000101;/caso 1
#1 ADDRESS = 7'b0000101;/caso 3
#1 ADDRESS = 7'b0000111;/caso 4
#1 ADDRESS = 7'b0010011;/caso 6
#1 ADDRESS = 7'b0010011;/caso 6
#1 ADDRESS = 7'b011001;/caso 9
#1 ADDRESS = 7'b011001;/caso 10
#1 ADDRESS = 7'b0100111;/caso 10
#1 ADDRESS = 7'b0100111;/caso 11
#1 ADDRESS = 7'b0010011;/caso 12
#1 ADDRESS = 7'b0011001;/caso 13
#1 ADDRESS = 7'b001011;/caso 14
#1 ADDRESS = 7'b1001011;/caso 13
#1 ADDRESS = 7'b1001001;/caso 13
#1 ADDRESS = 7'b1010001;/caso 15
#1 ADDRESS = 7'b1010001;/caso 16
#1 ADDRESS = 7'b1010001;/caso 16
#1 ADDRESS = 7'b1010011;/caso 16
```