Carné: 19421

Sección: 20


Laboratorio #10

Enlace al repositorio de GitHub: https://github.com/gar19421/Lab-10.git

Ejercicio 1:

En este ejercicio se realizó un fragmento del microprocesador a trabajar en el laboratorio, en este ejercicio como se puede observar se implemento el program counter utilizando el contador codificado en laboratorios previos, el fetch el cual es un flip flop de 8bits que se implemento con 8 flipflops de 1bit codificados anteriormente. Por aparte tambien se implemento una program ROM junto con una lista de memoria de 32 direcciones, todo esto se implemento en un modulo control para manejar el fragmento del microprocesador.

Como se puede observar en el diagrama de timing, en cada flanco de reloj el contador aumenta y se obtiene el valor de memoria en dicha posición y cuando se activa el load en 1 se carga el valor de memoria en la posición precargada identificada como loadPC.




Ejercicio 2:

En este fragmento del microprocesador, como se puede observar, se implemento la ALU del microprocesador, de una ALU codificada en laboratorios previos, con la diferencia que en este se realizaban las 5 instrucciones propias del ALU del proyecto. Así mismo se le agregó un control de 2 bits que correspondía al bit de cero y carry on de las operaciones del ALU identificado como C_Z. También se implemento el acumulador como un flip flop de 4 bits y un bus driver que se implemento 2 veces el cual consistía en un buffer triestado de 4 bits codificado en anteriores laboratorios. Todo esto unido en el modulo de control del fragmento del microprocesador.

```
makink Air(Layof wire (218) A. B. Input wire (218) S. output reg [118] B., output reg [118] C_2);//molicomination

reg [118] results
// permater const = 1 disc
parameter const = 1 disc
parameter const = 1 disc
parameter (211 - 1 disc)
parameter Air() = 1 disc)
parameter Air() =
```

Como se puede observar en el diagrama de timing, se muestra que mientras los enables estén en cero la salida de la data_bus se encuentra en alta impedancia al igual que Y. Por otro lado, se puede observar que respecto a la entrada del bus que representa la entrada del bus driver al ALU, dependiendo de la operación S que se realice la salida Y y R se actualiza. Así mismo la señal del C_Z es 10 cuando la salida R, Y es cero y es 01, cuando existe un overflow en la salida.



Otras evidencias (Screenshots):

- Pruebas en consola:

```
jercicio 1
                                                                                                              Ejercicio 2
CLK ResetC ResetF| EnableC EnableF Load | instr oprnd
                                                                                                               CLK Reset | Enable1 Enable2 Enable3 | Bus
/CD info: dumpfile ej01_tb.vcd opened for output.
                                                                                  0000
0000
0000
0000
0000
0000
                                                                   00000
00000
00000
00000
00000
00000
11100
11110
11111
11111
11111
11111
11111
11000
10000
1100
1100
1101
0011
0011
0011
0011
0011
0011
0011
0011
0011
0011
0011
0011
                                                                                                                                dumpfile ej02_tb.vcd opened for output.
                                                                                                                                                                                                  XXX
000
                                                                                                                                                                                     XXXX
                                                                                                                                                                                                               xxxx xx
                                                                                                                                                                                                               zzzz 10
                                                                                                                                                                                    0100
                                                                                                                                                                                                   999
                                                                                                                                                                                                                          10
                                                                                                                                                                                     0100
                                                                                                                                                                                     0100
                                                                                                                                                                                                               0000
                                                                                                                                                                                                                          10
                                                                                   0000
1101
1101
0010
0010
                                                                                                                                                                                                   000
000
000
000
010
                                                                                                                                                                                                               0000
0000
0000
0000
0000
                                                                                                                                                                                     0100
                                                                                                                                                                                     1000
                                                                                                                                                                                                                          10
                                                                                                                                                                                    1000
1000
                                                                                                                                                                                                                          10
10
10
                                                                                                                                                                                     1000
                                                                                                                                                                                                   010
                                                                                   0111
0111
                                                                                                                                                                                                                          00
                                                                                   0111
0111
                                                                                                                                                                                                                          00
                                                                                                                                                                                                   001
001
000
000
000
                                                                                                                                                                                                               0001 00
0001 00
0111 00
                                                                                  0011
0011
0001
0001
0111
                                                                                                                                                                                     0111
                                                                                                                                                                                                               0111 00
                                                                                                                                                                                     0011
                                                                                                                                                                                                                0000
                                                                                                                                                                                                                          10
                                                                                  0111
0101
0101
0101
0111
                                                                                                                                                                                                   000
100
                                                                                                                                                                                                                0000
                                                                                                                                                                                                                0000
                                                                                                                                                                                                                          10
                                                                                                                                                                                                   100
100
                                                                                                                                                                                                               0000 10
1111 01
1111 01
                                                                                                                                                                                     0011
                                                                                                                                                                                                   100
                                                                                  0011
0011
1001
                                                                                                                                                                                                                1110 01
                                                                                                              gtkwave ej02_tb.vcd ej02_tb.gtkw
```

- Testbech:

```
module testbench();

reg clack, resetf, enableC, enablef, load;//vortables para el contador
reg [lii] loadC;

sire [Big] contr;

sire [Big] control control of st clack

begin

clack ca-clack;// se restire | combin det relay

sire clack ca-clack;// se restire | combin det relay

sire

sire

fourtrol ctrl1(clack, reset, enables, enables, enables, enables, load, loadC, instr, opred);

control ctrl1(clack, reset, enables, enables
```