

## Abstract

- 측면 전하가 비트 오류의 상당 부분을 차지하고 있다
- 인코딩을 수행하여 취약한 상태 패턴을 제거한 Tail Cut 제안
- SSD 수명과 읽기 대기 시간을 80%, 25% 향상

## Introduction


- 3D 플래시 메모리를 단으로 수직 방향으로 쌓음으로써 전하 누출로 수직적으로 인접한 셀로 전하가 이동
- 측면 전하 확산을 막는 새로운 제안은 3D-TLC 메모리를 사용하여 실시
- 특히 3가지 관찰
  1. 측면 전하 확산은 데이터에 크게 의존
  2. 약한 패턴은 retention pattern에 큰 영향을 받는다.
  3. Retention error는 SSD 수명과 read 성능을 크게 낮춘다
- 측면 전하 확산을 최소화 하는 새로운 인코딩 방식인 Tail cut을 제안했다. 약한 데이터 패턴이 들어 있을 때 데이터 비트를 플립시켜 오류를 줄인다.
- Tail cut은 TLC의 확장성으로 구현 할 수 있지만, 추가 공간과 성능 저하가 발생한다. 따라서 본 논문에서는 게이트 전압을 수정하여 기존 플래시 셀을 재구성하여 구현 하였다.
- SSD 에뮬레이터 플랫폼을 사용하여 TC SSD라고 불리는 약한 패턴 인식 SSD를 구성 read latency를 25%, SSD 수명을 80% 향상 시킨다.

## Contribution

- 측면 전하 분포를 측정 한 첫 번째 논문
- 측면 전하 분포를 측정 한 첫 번째 논문
- overhead가 적고 weak pattern을 줄인 새로운 인코딩 방식인 tail-cut 제안
- TC SSD를 사용한 실험에서 read latency를 25%, life time을 80% 향상 시킨다

## Reliability

### Characterization



- write : LSB, CSB, MSB를 이용하여 3bit를 갖는 threshold voltage를 저장한다.
- 다양한 원인으로 인해 게이트가 왜곡 되면 비트 오류가 증가
- 왜곡은  $V_{th}$  게이트가 변이되고  $V_{th}$  분포가 겹치면 발생

## Inter-state Error Distribution





Figure 1:  $V_{th}$  distributions of TLC flash with its inter-state error breakdown.

- Retention error는 65%를 차지하고 있고 3D 번스가 2D보다 많이 일어났다.
- 이 현상은 LCS (Lateral Charge Spreading)에 영향을 준다.
- E state에서 2D 번스는 retention error가 거의 일어나지 않는다

## 2.2 Mechanism of LCS



## 3. Impact Analysis of LCS

- 여러 test pattern을 JEDEC standard에 따라 실험 하였다.

### 3.1 Quantitative Evaluation

- 전하 농도가 차이 날 수록 Retention error가 더 많이 발생을 예상




Figure 3: The effect of LCS on retention errors under varying test patterns.

- 이를 통해 가장 약한 패턴은 E-P7-E 또는 E-P6-E로 표현 가능






Figure 4: Variations on  $V_{th}$  shift under different test patterns.

## 3.2 Impact on Lifetime and Performance



→ weak pattern을 제거 하는것이 원리다.  
 but 왜 E-P7-E를 제거 할 것? E-P6-E를 제거 할 것보다 BER이 낮을 것일까?



(b) Number of read retries with or without weak patterns.

Figure 5: Impact of weak patterns on lifetime and performance.


→ weak pattern 이 감소하면 SSD 수명과 Read retry를 효과적으로 줄임

## 4. PATTERN-AWARE STATE ENCODING


### 4.1 Overview of Tail Cut

- EB-ER pattern을 non-E pattern으로 변경
- 이를 위해 비트 플립을 한다.
- 비트 플립 위치를 저장할 공간을 FBP (Flipped Bit Position)이라고 한다.

#### 1. Voltage state of a cell in the last WL (→ : Bitflip)



#### 2. Flipping method



(a) A naive flipping method.

(b) Our proposed flipping method.

Figure 7: Comparisons of two bit flipping approaches.




Figure 6: A high-level operational overview of TailCut.




## 4.2 Design Consideration of TailCut

Naive implementation은 용량과 performance에 큰 영향으로 저지 예문에 등재 안을 게시

### 4.2.1 Design Consideration of TailCut

#### 1. Voltage state of a cell in the last WL (→ : Bitflip)



#### 2. Flipping method




Figure 7: Comparisons of two bit flipping approaches.

### 4.2.2 Hiding the overhead of detecting the weak pattern





Figure 8: An operational illustration of the on-chip weak pattern detector.

### 4.3 Overhead Analysis for on-chip processing

TailCut을 위한 Logic이 필요하다

- ① FBP를 generate 시킨
- ② ECC Engine을 통해 encode 시킨
- ③ LSB에 bit flip을 1로 설정
- ④ XOR을 통해 비트 플립을 시킨
- ⑤

write



(a) The process of write.

(b) The process of a page read.

Figure 9: Illustration of on-chip modules for TailCut.

① FBP 레이어가 ECC 엔진을 통해 읽힌다. ② ~~이~~ 작업을 통해 복구 시킨다.   
 → Read.

#### 4.3.1 Analysis on timing overhead

1. data sensing 시간과 data transfer time에서 오는 overhead  
 ex) 데이터 전송률이 10Gbps이고 sensing 시간이 40us 일때 overhead는 26us
2. 생성된 FBP 데이터를 저장하는데 걸리는 시간  
 ex) 패시 모드를 18KB로 할 때 데이터 전송속도 10Gbps라고 하면 18us가 걸린다.
3. ECC engine의 시간은 줄어서 읽기 때문에 전반적으로 부시가 가능해진다.  
 ex) 총 44us, program time 1980us

#### 4.3.2

- FBP 데이터는 page 당 144B 필요하지만 저장된 ECC engine에 의해 인코딩되어야 한다.
- 이는 48B 크기의 세 부분으로 나누고 48비트의 코드 워드로 나누어 위해 10비트의 오류를 정정할 수 있다.
- 따라서 공간 overhead는 0.96%가 된다.
- die 안에 Three-on-chip module이 필요하지만 extra overhead가 필요하다. 하지만 부시를 위한 크기이다. (Buffer, ECC engine, FBP module)

### 5. Experimental set up






Figure 10: Comparisons of the performance and lifetime under different workloads.

- 1) Read latency가 감소하기 때문에
- 2) data retention이 증가한다.

장치 수명 증가



(b) Comparisons of normalized IOPS's for five I/O workloads.



(c) Comparisons of lifetime for four real I/O workloads.