


Modulador configurable AM/FM



P1: Sintetizador de frecuencias (DDS)

P2: Ruta de datos AM/FM configurable

P3: Filtro interpolador CIC


P4: Filtros compensadores CIC y DAC

P5: Comunicación con PC, control

P6: Completar sistema

P4

Ruta de datos del modulador AM-FM




P4_1: Filtro compensador de la respuesta en frecuencia del CIC

P4_2: Filtro compensador de la respuesta en frecuencia del DAC



P4.2

Ruta de datos: filtro compensador del CIC





P4.1

¿Por qué necesitamos un filtro compensador?




$f_{SL}=43 \text{ kHz}$ $f=18.4 \text{ kHz} \rightarrow f/f_{SL} = 0.4$ $|H(f)| = -7.25 \text{ dBs}$



P4.1


Filtro FIR Compensador del CIC



$$f_{SH}=96 \text{ MHz } f=15 \text{ kHz} \rightarrow f/f_{SH} = 0.19e-3$$
$$|H(f)| = -0.29 \text{ dBs}$$

P4.1

Filtro FIR secuencial Compensador del CIC



P4.1

Filtro FIR secuencial Compensador del CIC

Especificaciones

Número de etapas: $N=17$

Coeficientes h_{comp} simétricos

Tamaño de la entrada: $W_{\text{in}} = 16$ bits



Tamaño de la salida $W_{\text{out}} = 18$ bits

FPGA Cyclone IV EP4CE115F29C7

El ancho de banda de la señal de entrada será < 20 kHz

$f_{\text{clk}} = 96$ MHz

$f_s = 48$ kHz




P4.1

Filtro FIR: cuantificación interna

Id_data S[16,15]

Coeficiente S[Wcoef, Fcoef]



$id_data \rightarrow X = X_e 2^{-15}$ (16 bits)

Coefs $\rightarrow H = H_e 2^{-Fcoef}$ ($Wcoef$ bits)

$P_j = X_i \cdot H_j$ ($16 + Wcoef$ bits)



$$Ng = \log_2(Ge), \quad Ge = G_{lin} * 2^{Fcoef}$$

Ng : Crecimiento de la cuantificación del filtro


P4.1 Método de verificación **comp_cic_pc**

sim_comp_cic_model.m

- Configura Win, Wout, Wcoef, Num_coef
- Lanza comp_cic_model.slx
- Recoge datos
- Escribe ficheros de test

comp_cic_model.slx

Matlab



Ficheros de P4_1

.\mat\sim_comp_cic_model.m
.\mat\comp_cic_model.slx
.\src\comp_cic_reg_mux.sv, comp_cic_rom.sv, cic_rom.sv, rom_coefs_comp_cic.txt, comp_cic_mult_acc.sv, comp_cic_control.sv y comp_cic_pc.sv
.\tsb\comp_cic_reg_mux_tsb.sv, comp_cic_rom_tsb.sv, comp_cic_mut_acc_tsb.sv, comp_cic_control.sv y comp_cic_tsb.sv → Bancos de pruebas
.\tsb\comp_cic_tsb_pkg.sv → Parámetros
.\sim\iof\id_comp_cic.txt, od_comp_cic.txt → Entrada y salida banco de pruebas

comp_cic_tsb

id_comp_cic.txt

comp_cic_tsb_pkg.sv

od_comp_cic.txt

rom_coefs_comp_cic.txt

id_data

ic_rst

ic_val_data

clk

comp_cic_pc

od_data

oc_val_data

o_data_F



o_data_M

Error check

if (*_M ≠ *_F)
error_cnt = error_cnt+1


P4.1 Método de verificación **comp_cic**

sim_comp_cic_model.m

- Configura Win, Wout, Wcoef, Num_coef
- Lanza comp_cic_model.slx
- Recoge datos
- Escribe ficheros de test

comp_cic_model.slx

Matlab



Ficheros de P4_1

.\mat\sim_comp_cic_model.m
.\mat\comp_cic_model.slx
.\src\comp_cic_reg_mux.sv, comp_cic_rom.sv,
cic_rom.sv, rom_coefs_comp_cic.txt,
comp_cic_mult_acc.sv, comp_cic_control.sv y
comp_cic_pc.sv, comp_cic.sv
.\tsb\comp_cic_reg_mux_tsb.sv,
comp_cic_rom_tsb.sv,
comp_cic_mut_acc_tsb.sv, comp_cic_control.sv
y comp_cic_tsb.sv → Bancos de pruebas
.\tsb\comp_cic_tsb_pkg.sv → Parámetros
.\sim\iof\id_comp_cic.txt, od_comp_cic.txt →
Entrada y salida banco de pruebas

comp_cic_tsb

id_comp_cic.txt

comp_cic_tsb_pkg.sv

rom_coefs_comp_cic.txt

od_comp_cic.txt

id_data

ic_rst

ic_val_data

clk

comp_cic

od_data

oc_val_data

o_data_F



o_data_M


Error check

if (*_M ≠ *_F)
error_cnt = error_cnt+1

P4.1 Método de verificación **comp_cic**

sim_comp_cic_model.m

- Configura Win, Wout, Wcoef, Num_coef
- Lanza comp_cic_model.slx
- Recoge datos
- Escribe ficheros de test



comp_cic_model.slx

Matlab

id_comp_cic.txt

Datos de entrada
Señal: s_in

od_comp_cic_pc.txt

Datos de salida
Señal: salida precisión finita

comp_cic_tsb_pkg.sv

parameter =

test_case
num_data_in
num_data_out
Win
Ng
R
Wcoef
Wout
Num_coef
full_precision

rom_coefs_comp_cic.txt

Coeficientes del filtro


Podemos utilizar **full_precision** para elegir instanciar el módulo con precisión completa o recortada, de ese modo utilizamos un mismo testbench para los dos módulos

Ficheros de P4_1


.\mat\sim_comp_cic_model.m
.\mat\comp_cic_model.slx
.\src\comp_cic_reg_mux.sv, comp_cic_rom.sv,
comp_cic_mult_acc.sv, comp_cic_control.sv,
comp_cic_pc.sv y comp_cic.sv
.\tsb\comp_cic_reg_mux_tsb.sv,
comp_cic_rom_tsb.sv,
comp_cic_mut_acc_tsb.sv, comp_cic_control.sv
y comp_cic_tsb.sv → Bancos de pruebas
.\tsb\comp_cic_tsb_pkg.sv → Parámetros
.\sim\iof\id_comp_cic.txt, od_comp_cic.txt →
Entrada y salida banco de pruebas

P4.1

Simulación RTL




```
#####
# Number of input samples      97
#####
# TEST # 2
# Win = 16
# Wout = 18
# Wcoef = 18
# R = 2000
# Num Coefets = 17
# fclk = 96.00 MHz
# fo = 10.00 kHz
#####
# Number of checked samples    97
# Number of errors             0
#####
```



P4.1

Simulación a nivel de puertas





El `comp_cic_wrp` sin parametrizar. Includid los valores de cuantificación del filtro con precisión recortada. En el testbench hay que indicar la ruta en la que se encuentran los estímulos desde el directorio `/quartus/simulation/modelsim`:

```
data_in_file = $fopen("../.../sim/iof/id_comp_cic.txt", "r");  
data_out_file = $fopen("../.../sim/iof/od_comp_cic.txt", "r");
```

P4.1

Simulación a nivel de puertas

1. Compilar en Quartus el módulo comp_cic_wrp
2. Introducir el testbench Quartus > Assignments > Settings > Simulation



3. Simular: Quartus > Tools > Run Simulation Tools > Gate Level Simulation


```
#####
# Number of input samples          97
#####
# TEST # 2
# Win = 16
# Wout = 18
# Wcoef = 18
# R = 2000
# Num Coefits = 17
# fclk = 96.00 MHz
# fo = 10.00 kHz
#####
# Number of checked samples        97
# Number of errors                  0
#####
```

¡¡Atención!! Si no encuentra ModelSim debéis revisar Tools > Options > General > EDA Tool Options; incluir el path del ejecutable en el apartado ModelSim-Altera

ModelSim-Altera C:\intelFPGA\17.1\modelsim_ase\win32aloem

P4.2

Respuesta en frecuencia del DAC




Señal modulada:

$$f_c \leq 40 \text{ MHz}$$


$$\text{Con } f_{SH} = 96 \text{ MHz}$$

$$f_{c_max}/f_{SH} = 0.416$$



P4.2

Ruta de datos: filtro compensador del DAC






Señal modulada:

$$f_c \leq 40 \text{ MHz}$$

Con $f_{SH} = 96 \text{ MHz}$

$$f_{c_max}/f_{SH} = 0.416$$



P4.2

Filtro FIR Paralelo Compensador del DAC

Especificaciones

Número de etapas: $N=3$

Coeficientes simétricos

$h_{\text{comp_dac}} = [-1/16, 1-1/8, -1/16]$


Formato de entrada: $S[16,15]$

Formato de salida: $S[14,13]$

FPGA Cyclone IV EP4CE115F29C7

El ancho de banda de la señal de entrada será de 46 MHz


Realizar los **multiplicadores cableados** (representación CSD de los coeficientes)



P4.2 Método de verificación **comp_DAC**

sim_comp_DAC_model.m

- Configura Win, Wout
- Lanza comp_DAC_model.slx
- Recoge datos
- Escribe ficheros de test



Matlab

Ficheros de P4_2

.\mat\sim_comp_DAC_model.m
.\mat\comp_DAC_model.slx
.\src\comp_DAC_pc.sv y comp_DAC.sv
.\tsb\comp_DAC_tsb.sv → Banco de prueba
.\tsb\comp_DAC_tsb_pkg.sv → Parámetros
.\sim\iof\id_comp_DAC.txt, od_comp_DAC.txt
→ Entrada y salida banco de pruebas

id_comp_DAC.txt

comp_DAC_tsb_pkg.sv

od_comp_DAC.txt

id_data

od_data

ic_rst
ic_val_data
clk

comp_DAC

oc_val_data

o_data_F

CE

CE

o_data_M


Error check

if (*_M ≠ *_F)
error_cnt = error_cnt+1

comp_DAC_tsb


P4.2

Simulación RTL




```

#####
# Number of input samples      49
#####
# TEST # 4
# Win = 16
# Wout = 14
#####
# Number of checked samples    49
# Number of errors             0
#####
  
```



P4

Modulador configurable AM/FM



P1: Sintetizador de frecuencias (DDS)

P2: Ruta de datos AM/FM configurable

P3: Filtro interpolador CIC

P4: Filtros compensadores CIC y DAC

P5: Comunicación con PC, control

P6: Completar sistema