

PDS-FPGAs

PRÁCTICA P4
GRUPO X

Apellidos1, Nombre1

Apellidos2, Nombre2



UNIVERSITAT
POLITÈCNICA
DE VALÈNCIA

Índice

1	P4_1: Filtro compensador del CIC	1
1.1	Descripción del módulo <i>comp_cic</i>	2
1.2	Análisis de la cuantificación de la ruta de datos	2
1.3	Interfaz	2
1.4	Diseño de la Máquina de Estados	5
1.5	Recursos hardware	6
1.6	Frecuencia de operación	8
1.7	Verificación RTL	8
1.7.1	Caso 1:	9
1.7.2	Caso 2:	9
1.8	Verificación a nivel de puertas	9
2	Conclusiones	9
3	P4_2: Filtro compensador del DAC	9
3.1	Diseño de la estructura del filtro compensador del DAC	9
3.2	Análisis de la cuantificación de la ruta de datos	10
3.3	Interfaz	10
3.4	Recursos hardware	10
3.5	Frecuencia de operación	12
3.6	Verificación RTL	13
3.6.1	Caso 1:	13
4	Conclusiones	13
5	Ficheros entregados	13
6	ANEXO 1: Código HDL de los módulos implementados en P4_1	14
7	ANEXO 2: Código HDL del banco de pruebas <i>comp_cic_tsb</i>	15
8	ANEXO 3: Código HDL de los módulos implementados en P4_2	15
9	ANEXO 4: Código HDL del banco de pruebas <i>comp_dac_tsb</i>	15

1. P4_1: Filtro compensador del CIC

1.1. Descripción del módulo comp_cic

ENUNCIADO 29

Breve explicación del bloque implementado indicando su funcionalidad y estructura interna. Se puede añadir (de apoyo a la explicación) una figura con el diagrama de bloques interno del módulo comp_cic.

1.2. Análisis de la cuantificación de la ruta de datos

ENUNCIADO 30

Rellene la tabla indicando la cuantificación obtenida para los coeficientes, el crecimiento de la ruta de datos (Ng) y la cuantificación para obtener la salida con precisión completa. Explique cómo ha obtenido estos valores.

Tabla 1: Cuantificación interna

	PARÁMETRO	VALOR
Coeficientes	[Wcoef, Fcoef]	
Crecimiento ruta de datos	Ng	
Salida precisión completa	[Wout, Fout]	
Salida precisión recortada	[Wout, Fout]	S[18, 15]

1.3. Interfaz

ENUNCIADO 31

Incluir las tablas en las que se defina el interfaz de todos los módulos implementados, sus formatos y sus parámetros.

Tabla 2: Interfaz del módulo *comp_cic_reg_mux*

NOMBRE	TIPO	FORMATO	DESCRIPCIÓN

Tabla 3: Interfaz del módulo *comp_cic_mult_add*

NOMBRE	TIPO	FORMATO	DESCRIPCIÓN

Tabla 4: Interfaz del módulo *comp_cic_rom*

NOMBRE	TIPO	FORMATO	DESCRIPCIÓN

Tabla 5: Interfaz del módulo *comp_cic_control*

NOMBRE	TIPO	FORMATO	DESCRIPCIÓN

Tabla 6: Interfaz del módulo *comp_cic*

NOMBRE	TIPO	FORMATO	DESCRIPCIÓN

1.4. Diseño de la Máquina de Estados

ENUNCIADO 32

*Incluir una breve descripción del comportamiento de la máquina de estados diseñada en el módulo *comp_cic_control*. Dibujar el diagrama de estados de manera que incluya las señales que provocan las transiciones entre estados. Para documentar las salidas que se activan en cada estado debe incluirlas en una tabla.*




Figura 1: Digrama de estados de *comp_cic_control*

Tabla 7: Tabla de salidas de COMP_CIC_CONTROL

ESTADO	SALIDAS
INI	a=0; b=0;
EVEN	a=1; b=0;
ODD	a=0; b=1;

1.5. Recursos hardware

ENUNCIADO 33

El objetivo de esta sección es que el alumno sea capaz de identificar si los recursos obtenidos en la implementación son coherentes con los esperables para el circuito realizado. Se deberán incluir las siguientes partes:

- **Estimación de recursos:** *Un breve desglose de la estimación de recursos del dispositivo FPGA que se requieren para implementar el módulo, indicando la cantidad de recursos asignados a cada bloque de su diseño. El resultado final se mostrará en una tabla. En esta práctica solo hay que indicar el número de LEs en modo aritmético, los FFs y los multiplicadores embebidos.*
- **Resultados obtenidos:** *Una captura del resumen de recursos obtenidos con la herramienta Quartus tras la etapa de emplazamiento y rutado (Fitter), que se muestra en el report “Resource Usage Summary”.*
- **Análisis del resultado:** *Un breve análisis de si los resultados obtenidos son coherentes con la estimación de recursos realizada. El análisis se realizará en base a la comparación entre lo estimado y obtenido en Quartus. Si hay muchas discrepancias con los recursos obtenidos, indicar razonadamente las causas de dicha discrepancia.*

A continuación se muestra la tabla con el resumen de los recursos:

Tabla 8: Recursos hardware

RECURSO	NÚMERO OBTENIDO	NÚMERO ESTIMADO
FFs		
LEs-aritméticos		
Multiplicadores embebidos		

A continuación se muestra la captura realizada de los recursos obtenidos tras la etapa de emplazamiento y rutado (*Fitter*) en el “*Resource Usage Summary*”:

Resultados obtenidos:




Figura 2: Recursos del módulo...

Análisis del resultado:

1.6. Frecuencia de operación

ENUNCIADO 34

El objetivo de esta sección es que el alumno sea capaz de identificar el camino crítico del módulo: el que condiciona su frecuencia máxima de funcionamiento.

- Obtenga la frecuencia máxima de operación del módulo implementado en el dispositivo usando la herramienta TimeQuest Timing Analyzer de Quartus e indique dónde se encuentra el camino crítico del circuito. En la tabla aparece un ejemplo de cómo debe indicar el camino crítico: siempre debe indicar desde qué registro se inicia y en qué registro finaliza.
- Realice un breve análisis de si es coherente que el camino crítico sea el obtenido por la herramienta TimeQuest o si cree que debería estar en otra parte del circuito.

Para realizar el análisis debe tener en cuenta que el camino crítico es el camino entre dos registros con mayor retardo y los retardos en el dispositivo FPGA los producen la lógica combinacional (LUTs) y el rutado. Si un camino tiene más lógica combinacional (más profundidad de lógica: la señal pasa por más LUTs en cascada) generará más retardo debido a la lógica. Si al emplazarse los recursos de un camino concreto (registros y lógica) más separados dentro del chip, esto producirá más retardo por rutado.

Tabla 9: Frecuencia de reloj y camino crítico del comp_cic

f_{clk} (MHz)	CAMINO CRÍTICO

Análisis del resultado:

El camino crítico obtenido es coherente por estas razones ...

1.7. Verificación RTL

ENUNCIADO 35

Resultados de la verificación al excitar el módulo comp_cic con diferentes entradas para demostrar su completo funcionamiento. Solo se incluirá:

- La lista de las pruebas realizadas que debe coincidir con los casos de test incluidos en el script de simulación de Matlab.
- Las capturas de las formas de onda y el resumen mostrado en la consola de Modelsim, para un máximo de 2 casos, mostrando claramente el comportamiento

del circuito y que no existen errores al compararlo con el modelo de Simulink.

El módulo ha funcionado correctamente. Su funcionamiento se ha verificado con las siguientes pruebas:

- 1.
- 2.

A continuación, se describen dos de los escenarios de test enumerados anteriormente:

1.7.1. Caso 1:

1.7.2. Caso 2:

1.8. Verificación a nivel de puertas

ENUNCIADO 36

*Resultados de la verificación **a nivel de puertas** al excitar el módulo comp_cic con el caso más desfavorable. Incluir la descripción de la prueba realizada y la captura de las formas de onda. Se deberá mostrar claramente el comportamiento del circuito y que no existen errores al compararlo con el modelo de Simulink.*

2. Conclusiones

ENUNCIADO 37

Conclusiones de la práctica P4_1. Valore el grado de cumplimiento de los objetivos de la práctica. Haga un breve análisis de si los resultados obtenidos de área y frecuencia máxima son coherentes.

3. P4_2: Filtro compensador del DAC

3.1. Diseño de la estructura del filtro compensador del DAC

ENUNCIADO 38

Incluya un dibujo de la estructura del filtro paralelo a implementar, de manera que aproveche la simetría de los coeficientes y realice los multiplicadores cableados. Marque claramente los puntos en los que segmentará para obtener la máxima velocidad del circuito.

3.2. Análisis de la cuantificación de la ruta de datos

ENUNCIADO 39

Indique, sobre el dibujo de la estructura del filtro, la cuantificación a la salida de cada operador incluido en el filtro.

3.3. Interfaz

ENUNCIADO 40

Incluir la tabla para definir el interfaz del módulo comp_dac implementado, sus formatos y sus parámetros.

Tabla 10: Interfaz del módulo comp_dac

NOMBRE	TIPO	FORMATO	DESCRIPCIÓN

3.4. Recursos hardware

ENUNCIADO 41

El objetivo de esta sección es que el alumno sea capaz de identificar si los recursos obtenidos en la implementación son coherentes con los esperables para el circuito realizado. Se deberán incluir las siguientes partes:

- **Estimación de recursos:** Un breve desglose de la estimación de recursos del dispositivo FPGA que se requieren para implementar el módulo, indicando la cantidad de recursos asignados a cada bloque de su diseño. El resultado final se mostrará en una tabla. En esta práctica solo hay que indicar el número de LEs en modo

aritmético y los FFs.

- **Resultados obtenidos:** Una captura del resumen de recursos obtenidos con la herramienta Quartus tras la etapa de emplazamiento y rutado (Fitter), que se muestra en el report “Resource Usage Summary”.
- **Análisis del resultado:** Un breve análisis de si los resultados obtenidos son coherentes con la estimación de recursos realizada. El análisis se realizará en base a la comparación entre lo estimado y obtenido en Quartus. Si hay muchas discrepancias con los recursos obtenidos, indicar razonadamente las causas de dicha discrepancia.

Los recursos hardware necesarios para implementar el bloque CIC son los siguientes:

- **FFs:**
- **LEs aritméticos:**

A continuación se muestra la tabla con el resumen de los recursos:

Tabla 11: Recursos hardware

RECURSO	NÚMERO OBTENIDO	NÚMERO ESTIMADO
FFs		
LEs-aritméticos		

A continuación se muestra la captura realizada de los recursos obtenidos tras la etapa de emplazamiento y rutado (Fitter) en el “ Resource Usage Summary”:

Fitter Resource Usage Summary

<<Filter>>

	Resource	Usage
1	▼ Total logic elements	428 / 114,480 (< 1 %)
1	-- Combinational with no register	53
2	-- Register only	172
3	-- Combinational with a register	203
2		
3	▼ Logic element usage by number of LUT inputs	
1	-- 4 input functions	197
2	-- 3 input functions	40
3	-- <=2 input functions	19
4	-- Register only	172
4		
5	▼ Logic elements by mode	
1	-- normal mode	219
2	-- arithmetic mode	37
6		
7	▼ Total registers*	375 / 117,053 (< 1 %)
1	-- Dedicated logic registers	375 / 114,480 (< 1 %)
2	-- I/O registers	0 / 2,573 (0 %)
8		
9	Total LABs: partially or completely used	48 / 7,155 (< 1 %)
10	Virtual pins	0

	Resource	Usage
11	▼ I/O pins	38 / 529 (7 %)
1	-- Clock pins	1 / 7 (14 %)
2	-- Dedicated input pins	0 / 9 (0 %)
12		
13	M9Ks	0 / 432 (0 %)
14	Total block memory bits	0 / 3,981,312 (0 %)
15	Total block memory implementation bits	0 / 3,981,312 (0 %)
16	Embedded Multiplier 9-bit elements	2 / 532 (< 1 %)
17	PLLs	0 / 4 (0 %)
18	▼ Global signals	1
1	-- Global clocks	1 / 20 (5 %)
19	JTAGs	0 / 1 (0 %)
20	CRC blocks	0 / 1 (0 %)
21	ASMI blocks	0 / 1 (0 %)
22	Oscillator blocks	0 / 1 (0 %)
23	Impedance control blocks	0 / 4 (0 %)
24	Average interconnect usage (total/H/V)	0.1% / 0.1% / 0.1%
25	Peak interconnect usage (total/H/V)	3.4% / 3.5% / 3.3%
26	Maximum fan-out	377
27	Highest non-global fan-out	273
28	Total fan-out	2296

* Register count does not include registers inside RAM blocks or DSP blocks.

3.5. Frecuencia de operación

ENUNCIADO 42

El objetivo de esta sección es que el alumno sea capaz de identificar el camino crítico del módulo: el que condiciona su frecuencia máxima de funcionamiento.

- Obtenga la frecuencia máxima de operación del módulo implementado en el dispositivo usando la herramienta TimeQuest Timing Analyzer de Quartus e indique dónde se encuentra el camino crítico del circuito. En la tabla aparece un ejemplo de cómo debe indicar el camino crítico: siempre debe indicar desde qué registro se inicia y en qué registro finaliza.
- Realice un breve análisis de si es coherente que el camino crítico sea el obtenido por la herramienta TimeQuest o si cree que debería estar en otra parte del circuito.

Para realizar el análisis debe tener en cuenta que el camino crítico es el camino entre dos registros con mayor retardo y los retardos en el dispositivo FPGA los producen la lógica combinacional (LUTs) y el rutado. Si un camino tiene más lógica combinacional (más profundidad de lógica: la señal pasa por más LUTs en cascada) generará más retardo debido a la lógica. Si al emplazarse los recursos de un camino concreto (registros y lógica) más separados dentro del chip, esto producirá más retardo por rutado.

Tabla 12: Frecuencia de reloj y camino crítico del comp_dac

f_{clk} (MHz)	CAMINO CRÍTICO

Análisis del resultado:

El camino crítico obtenido es coherente por estas razones ...

3.6. Verificación RTL

ENUNCIADO 43

Resultados de la verificación (RTL) al excitar el módulo comp_dac con el estímulo más desfavorable, mostrando claramente el comportamiento del circuito y que no existen errores al compararlo con el modelo de Simulink.

El módulo ha funcionado correctamente. Su funcionamiento se ha verificado con la siguiente prueba:

1.

A continuación, se describe el escenario de test:

3.6.1. Caso 1:

4. Conclusiones

ENUNCIADO 44

Conclusiones de la práctica P4_2. Valore el grado de cumplimiento de los objetivos de la práctica. Haga un breve análisis de si los resultados obtenidos de área y frecuencia máxima son coherentes. Destaque los problemas encontrados durante el desarrollo de la práctica y cómo los ha resuelto.

5. Ficheros entregados

ENUNCIADO 45

Lea el documento *desarrollo y entrega de prácticas* e indique cómo se han nombrado los ficheros que se indican en la tabla.

Los autores de la memoria confirman que han entregado los siguientes ficheros, siguiendo las pautas indicadas:

FICHERO	NOMBRE
Memoria de prácticas	Memoria_P4_Gx.pdf
Entrega de los ficheros de prácticas	Proy_sim_P4_Gx.zip
Proyecto Modelsim P4_1	
Fichero .do	*.do
Fichero .tcl	*.tcl
Proyecto Quartus P4_1	
Proyecto Modelsim P4_2	
Fichero .do	*.do
Fichero .tcl	*.tcl
Proyecto Quartus P4_2	

6. ANEXO 1: Código HDL de los módulos implementados en P4_1

ENUNCIADO 46

Incluir el código Verilog de los módulos de la práctica. El código debe seguir las pautas indicadas en el documento desarrollo y entrega de prácticas.

```
module comp_cic
#(  parameter Win=16,      // Input Wordlength
    parameter Wcoef = XX, // Coefficients Wordlength
    parameter Wout = 18,  // Output wordlength
    parameter Ng = XX,    // Filter growth
    parameter Num_coef=17) // Coefficients number
(
    input signed [Win-1:0] id_data_filter, // Input S[16 15]
    input clk,
    input ic_val_data,
    input ic_rst,
    output signed [Wout-1:0] od_data_filter, // S[18 15]
    output oc_val_data);
/* DECLARACIONES ----- */

/* DESCRIPCION ----- */

/* ASIGNACION SALIDAS ----- */

endmodule
```

7. ANEXO 2: Código HDL del banco de pruebas comp_cic_tsb

ENUNCIADO 47

Incluir el código Verilog del banco de pruebas realizado.

```
`timescale 1ns/1ps

module comp_cic_tsb();

endmodule
```

8. ANEXO 3: Código HDL de los módulos implementados en P4_2

ENUNCIADO 48

Incluir el código Verilog de los módulos de la práctica. El código debe seguir las pautas indicadas en el documento [desarrollo y entrega de prácticas](#).

```
module comp_dac
#(parameter Win=16, // Module input wordlength
parameter Wout = 14)// Module output wordlength

(input signed [Win-1:0] id_data, // S[Win, Win-1]
input ic_val_data,
input clk,
output signed [Wout-1:0] od_data, // S[Wout, Wout-1]
output oc_val_data);

/* DECLARACIONES ----- */

/* DESCRIPCION ----- */

/* ASIGNACION SALIDAS ----- */

endmodule
```

9. ANEXO 4: Código HDL del banco de pruebas comp_dac_tsb

ENUNCIADO 49

Incluir el código Verilog del banco de pruebas realizado.

```
`timescale 1ns/1ps
```



```
module comp_dac_tsb();
```

```
endmodule
```