

PDS-FPGAs

PRÁCTICA P2
GRUPO X

Apellidos1, Nombre1

Apellidos2, Nombre2



UNIVERSITAT
POLITÈCNICA
DE VALÈNCIA

Índice

1	Descripción del módulo	1
2	Interfaz	1
3	Recursos hardware	2
4	Frecuencia de operación	3
5	Verificación	4
5.1	Caso 1:	4
5.2	Caso 2	4
6	Conclusiones	5
7	Ficheros entregados	5
8	ANEXO 1: Código HDL del módulo dp_mod	5
9	ANEXO 2: Código HDL del banco de pruebas dp_mod_tsb	6

1. Descripción del módulo

ENUNCIADO 10
Breve explicación del bloque implementado indicando su funcionalidad y estructura interna. Se puede añadir (de apoyo a la explicación) una figura con el diagrama de bloques interno del modulo.

2. Interfaz

ENUNCIADO 11
Incluir las tablas en las que se definan el interfaz, sus formatos y sus parámetros.

Tabla 1: Interfaz del módulo DP_mod

NOMBRE	TIPO	FORMATO	DESCRIPCIÓN

3. Recursos hardware

ENUNCIADO 12

El objetivo de esta sección es que el alumno sea capaz de identificar si los recursos obtenidos en la implementación son coherentes con los esperables para el circuito realizado. Se deberán incluir las siguientes partes:

- **Estimación de recursos:** Un breve desglose de la estimación de recursos del dispositivo FPGA que se requieren para implementar el módulo, indicando la cantidad de recursos asignados a cada bloque de su diseño. El resultado final se mostrará en una tabla. En esta práctica solo hay que indicar el número de LEs configurados en modo normal, LEs en modo aritmético, los multiplicadores de 18x18 bits, los FFs y memorias M9K.
- **Resultados obtenidos:** Una captura del resumen de recursos obtenidos con la herramienta Quartus tras la etapa de emplazamiento y rutado (Fitter), que se muestra en el report “Resource Usage Summary”.
- **Análisis del resultado:** Un breve análisis de si los resultados obtenidos son coherentes con la estimación de recursos realizada. El análisis se realizará en base a la comparación entre lo estimado y obtenido en Quartus. Si hay muchas discrepancias con los recursos obtenidos, indicar razonadamente las causas de dicha discrepancia.

Estimación de recursos:

Los recursos hardware necesarios para implementar el bloque DP_mod son los siguientes:

- **FFs:**
- **LEs normales:**
- **LEs aritméticos:**
- **Mults 18x18:**
- **M9Ks:**

A continuación se muestra la tabla con el resumen de los recursos:

Tabla 2: Recursos hardware

RECURSO	NÚMERO OBTENIDO
FFs	
LEs-normal	
LEs-aritméticos	
Mults 18x18	
M9Ks	

Resultados obtenidos:

Análisis del resultado:

4. Frecuencia de operación

ENUNCIADO 13

El objetivo de esta sección es que el alumno sea capaz de identificar el camino crítico del módulo: el que condiciona su frecuencia máxima de funcionamiento.

- *Obtenga la frecuencia máxima de operación del módulo implementado en el dispositivo usando la herramienta TimeQuest Timing Analyzer de Quartus e indique dónde se encuentra el camino crítico del circuito. En la tabla aparece un ejemplo de cómo debe indicar el camino crítico: siempre debe indicar desde qué registro se inicia y en qué registro finaliza.*
- *Realice un breve análisis de si es coherente que el camino crítico sea el obtenido por la herramienta TimeQuest o si cree que debería estar en otra parte del circuito.*

Para realizar el análisis debe tener en cuenta que el camino crítico es el camino entre dos registros con mayor retardo y los retardos en el dispositivo FPGA los producen la

lógica combinacional (LUTs) y el rutado. Si un camino tiene más lógica combinacional (más profundidad de lógica: la señal pasa por más LUTs en cascada) generará más retardo debido a la lógica. Si al emplazarse los recursos de un camino concreto (registros y lógica) más separados dentro del chip, esto producirá más retardo por rutado.

Tabla 3: Frecuencia de reloj y camino crítico

f_{clk} (MHz)	CAMINO CRÍTICO

Análisis del resultado:
El camino crítico obtenido es coherente por estas razones ...

5. Verificación

ENUNCIADO 14
Resultados de la verificación al excitarlo con diferentes entradas para demostrar su completo funcionamiento. Solo se incluirá:

- *La lista de las pruebas realizadas, que debe coincidir con los casos de test que se hayan configurado en el script de simulación de Matlab.*
- *Las capturas de las formas de onda y el resumen (mostrado en la consola de Modelsim) de la simulación realizada de un máximo de 2 casos, mostrando claramente el comportamiento del circuito y que no existen errores al compararlo con el modelo de Simulink.*

El módulo ha funcionado correctamente. Su funcionamiento se ha verificado con las siguientes pruebas:

- 1.
- 2.
- 3.

A continuación, se describen dos de los escenarios de test enumerados anteriormente:

- 5.1. Caso 1:
- 5.2. Caso 2

6. Conclusiones

ENUNCIADO 15

Conclusiones de la práctica. Valore el grado de cumplimiento de los objetivos de la práctica y el grado de coherencia entre los valores estimados de área y los obtenidos, así como de la frecuencia máxima de funcionamiento.

7. Ficheros entregados

ENUNCIADO 16

Lea el documento *desarrollo y entrega de prácticas* e indique cómo se han nombrado los ficheros que se indican en la tabla. En esta práctica esta tabla está por completar, para que sirva de referencia para las siguientes prácticas.

Los autores de la memoria confirman que han entregado los ficheros siguientes, siguiendo las pautas indicadas:

FICHERO	NOMBRE
Memoria de prácticas	Memoria_P2_Gx.pdf
Entrega de los ficheros de prácticas	Proy_sim_P2_Gx.zip
Proyecto Modelsim	
Fichero .do	dp_mod_tsb.do
Fichero .tcl	dp_mod_tsb.tcl
Proyecto Quartus	

8. ANEXO 1: Código HDL del módulo dp_mod

ENUNCIADO 17

Incluir un esquema de la división en bloques realizada y el código Verilog de los módulos de la práctica. El código debe ser legible, ordenado, bien tabulado y comentado. El código debe seguir las pautas indicadas en el documento *desarrollo y entrega de prácticas*.

```
module dp_mod
(
  input signed [15:0] id_data,    // S[16,15]
  input  [23:0] id_frec_por,      // U[24,24]
  input  [15:0] id_im_am,         // U[16,15]
```

```

input [15:0] id_im_fm,      // U[16,16]
input ic_fm_am,            // Control modo fm/am
input ic_rst,              // rst sincrono activo a 1
input ic_val_data,
input clk,
output signed [15:0] od_data, // S[16,15]
output oc_val_data
);

/* DECLARACIONES ----- */

/* DESCRIPCION ----- */

/* ASIGNACION SALIDAS ----- */

endmodule

```

9. ANEXO 2: Código HDL del banco de pruebas dp_mod_tsb

ENUNCIADO 18

Incluir el código Verilog del banco de pruebas realizado.

```

`timescale 1ns/1ps

module dp_mod_tsb();

endmodule

```