

# 计算机组成和体系结构**实验** I/O接口设计










# 外围设备

#### 计算机中除CPU和内存以外的所有设备





# 接口技术


- 输入/输出(I/O): 计算机与外界的信息交换。
- 计算机与外界的信息交换是通过I/O设备进行。
- 一种I/O设备与计算机就需要一个连接电路: I/O接口 通信的桥梁
  - 设备识别: 处理器如何寻址外部设备
  - 设备通信:处理器如何与外设交换信息,进行状态、控制信号、数据交换。
- 接口控制方式:
  - 查询方式: 处理器在传送数据之前查询是否允许传送数据.
  - 中断方式
  - DMA方式

接口中有3类寄存器:

数据端口、状态端口、控制端口

# I/O接口结构

- 标准I/O结构:接口为专有设备,不同于普通存储器。
- 存储器映像I/O接口:将I/O接口的地址空间 映像到存储器的部分地址空间




处理器不需要提供专门的接口控制总线,可采用与访问存储器一样的方式访问I/O接口。

# 存储器映像 I/O 寻址方式


#### 特点

- I/O接口与存储器共用同一个地址空间;
- 每一个I/O设备占用存储器空间的一个地址;
- CPU利用Iw、sw等指令对I/O设备的管理;
- CPU利用存储器读写信号对I/O设备进行读写控制。





# 存储器映像I/O寻址 具体方案

• 高位地址参与译码的方法 产生存储器读写信号和I/O接口读写信号



### NEXYS4 DDR





## CPU查询方式I/O输入输出

20100000

ac100080

8c110080

32320002

1240fffd

8c130088

8c14008c

0293a820

8c110080

32320001

1240fffd

ac150084

08000002

23 endmodule

增加两个I/O设备: 16位开关输入、3个七段数码管(Ied[11:0])加法结果输出

- 按下BTNR: 开关已拨好, 可<u>输入新数据</u>, status[1]=1
- 按下BTNL: led已准备好, 可输出新数据, status [0]=1

【注】实际上,这种设备是不需要查询状态就可以直接输入输出。



#### 数据端口:

- 2个输入数据端口、 1个输出数据端口。
- **状态端口**: **1**-准备好

```
switchLEDsstatus[1]status[0]
```

#### 两个16进制数相加的测试汇编代码:


```
main:
    addi $s0, $0, 0
         $s0, 0x80($0)
    SW
chkSwitch:
         $s1, 0x80($0)
    lw
    andi $s2, $s1, 0x2
         $s2, $0, chkSwitch
         $s3, 0x88($0)
    lw
         $s4, 0x8C($0)
    add
         $s5, $s4, $s3
chkLED:
         $s1, 0x80($0)
    lw
    andi $s2, $s1, 0x1
         $s2, $0, chkLED
    beg
         $s5, 0x84($0)
    SW
         chkSwitch
```

```
【注】还需要扩展andi指令
```

```
timescale lns / lps
                            仿真代码
    module testbench();
        logic CLK100MHZ, BTNC; //reset
        logic BTNL, BTNR:
        logic [15:0] SW:
        logic [7:0] AN;
        logic [6:0] A2G;
        // instantiate device to be tested
        Top T (CLK100MHZ, BTNC, BTNL, BTNR, SW, AN, A2G);
        // initialize test
        initial begin
            #0: BTNC <= 1:
           #2; BTNC <= 0;
           #2; BTNL <= 1; BTNR <= 1;
           #2; SW<=16' b00000100 00001000; //4+8
18
19
        // generate clock to sequence tests
        always begin
            CLK100MHZ <= 1: # 5: CLK100MHZ <= 0: # 5: end
```

```
读入状态端口
检测switch状态位[1]
            No
     =1?
读入switch低8位数据
读入switch高8位数据
    计算求和
  读入状态端口
 检测LED状态位[0]
            No
     =1?
输出和到LED数据端口
```


# 增加I/O接口的MIPS单周期处理器



```
input logic BTNC,
                                      //reset
              input logic BTNL,
                                      //SW input data
              input logic BTNR,
                                      //七段数码管显示
              input logic [15:0] SW, //a:SW[15:8], b:SW[7:0]
              output logic [7:0] AN,
              output logic [6:0] A2G);
        logic [31:0] pc, instr;
        iMemory imem(.a(pc[7:2]),
10
                    .rd(instr)); // output
11
12
        logic Write; //写信号:可能是memWrite,也可能是ioWrite
13
        logic [31:0] dataAdr, writeData, readData;
14
                                                               导入方式:
15
       MIPS mips (.clk (CLK100MHZ),
16
                                                        Add Sources
                 .reset(BTNC),
17
                                       // output
                                                        This guides you through the process
18
                 . pc (pc),
                 .instr(instr),
19
                 .memwrite(Write),
                                       // output
                                                         Add or create constraints
20
                 .aluout(dataAdr),
                                       // output
21
                                                        Add or create design sources
                 .writedata(writeData), // output
                 .readdata(readData)):
23
                                                           Add or create simulation sources
       dMemoryDecoder dmd(.clk(CLK100MHZ),
25
                          .writeEN(Write),
26
                          .addr(dataAdr[7:0]),
27
                          .writeData(writeData),
28
                          . readData(readData), //output
29
           这样写
                          .reset(BTNC),
30
                          .btnL(BTNL),
31
           不宜错
                          .btnR(BTNR),
32
                          .switch(SW),
33
                          . an (AN),
                                              //output
34
                          .a2g(A2G));
                                              //output
   endmodule
```

module Top (input logic CLK100MHZ,


# 代码整体结构



## I/O接口

```
module <a>IO</a> (input logic
                                  clk,
                                                                                      //led显示已经准备好,可以输出新数据
                                                                       31
              input logic
                                                                       32
                                                                                      if (buttonL) begin
                                  reset,
                                                                                          status[0] \leftarrow 1;
                                                                       33
              input logic
                                  pRead,
                                          与CPU相连
                                  pWrite,
                                                                                          1ed
                                                                                                   \leq 1ed1;
                                                                       34
              input logic
                                                                       35
                                                                                      end
              input logic [1:0]
                                 addr,
 5
                                                                       36
              input logic [11:0] pWriteData,
 6
                                                                                      // 向数据输出端口输出(1ed)
                                                                       37
              output logic [31:0] pReadData,
                                                                                      if(pWrite & (addr==2'b01)) begin
                                                                       38
              //上面与CPU相连,下面与外设相连
 8
                                                                       39
                                                                                          led1
                                                                                                   <= pWriteData;</pre>
                                  buttonL,//led输出
 9
              input logic
                                                                                          status[0] \leftarrow 0;
                                                                       40
                                 buttonR, //Switch输入
              input logic
10
                                                                       41
                                                                                      end
              input logic [15:0] switch, //直接显示
11
                                                                       42
              output logic [11:0] led);
12
                                                                                   end //if
                                                                       43
                                                                                                          Switch端口高 [7:0] 0x8C (1000 11 00)。
13
                                                                               end //always ff
                              与外设之间的连线
                                                                       44
                                                                                                          Switch端口低 [7:0] 0x88 (1000 10 00)。
        logic [1:0] status:
14
                                                                       45
                                                                                                             led端口 [11:0] | 0x84 (1000 01 00)。
        logic [15:0] switch1;
15
                                                                               // 读数据
                                                                       46
        logic [11:0] led1;
16
                                                                               always comb
                                                                                                            状态端口 [1:0]
                                                                       47
                                                                                                                            0x80 (1000 00 00)<sub>2</sub>
        always ff @(posedge clk) begin
18
                                                                       48
                                                                                   if (pRead)
           if (reset) begin
                                                                                      // 11:数据输入端口(高).
                                                                                                               10:数据输入端口(低)
19
                                                                       49 □
               status <= 2' b00:
                                                                                      // 01:数据输出端口(1ed), 00:状态端口
20
                                                                       50 🖨
                       <= 12' h<mark>00</mark>;
               1ed1
21
                                                                       51
                                                                                      case (addr)
               switch1 \le 16'h00:
                                                                                          2' b11:
                                                                                                  pReadData = {24'b0, switch1[15:8]};
                                                                       52
                                                                                          2' b10:
                                                                                                  pReadData = {24' b0, switch1[7:0]};
23
                                                                       53
           end
                                                                                                  pReadData = \{24'b0, 6'b0, status\};
                                                                       54
                                                                                          2' b00:
24
           else begin
                                                                                          default: pReadData = 32'b0;
               //开关位置已经拨好,可以输入新数据
                                                                       55
25
26
               if(buttonR) begin
                                                                       56
                                                                                      endcase
                                                                       57
                   status[1] <= 1;
                                                                                   else
27
                                                                                      pReadData = 32'b0;
                                                                       58
                   switch1 <= switch;</pre>
28
                                                                                                                                      11 / 15
                                                                       59 : endmodule
29
               end
```


# 增加 andi、ori、bne 指令



# 主译码器真值表

指	令	Opcode	RegWrite	RegDst	ALUSrc	Branch	MemWrite	MemtoReg	Jump	ALUOp	ImmExt	Branch Bne
R⋛	类型	000000	1	1	0	0	0	0	0	<b>0</b> 10	0	0
I	lw	100011	1	0	1	0	0	1	0	000	0	0
S	sw	101011	0	Х	1	0	1	Х	0	000	0	0
b	eq	000100	0	Х	0	1	0	Х	0	001	0	0
а	ddi	001000	1	0	1	0	0	0	0	000	0	0
	j	000010	0	Х	Х	Х	0	Х	1	XXX	0	0
b	ne	000101	0	0	0	0	0	0	0	001	0	1
(	ori	001101	1	0	1	0	0	0	0	<u>011</u>	1	0
а	ndi	001100	1	0	1	0	0	0	0	<u>100</u>	1	0

1	# Test the MIPS-Ext process
2	# <mark>andi</mark> , ori, bne
3	# if successful, it should
4	main: addi \$2, \$0, 5
5	ori \$4, \$2, 7
6	andi \$5, \$2, 4
7	bne \$5, \$0, end
8	addi \$4, \$0, <mark>1</mark>
9	end: sw \$4, 84(\$0)



# 测试汇编指令 + 仿真代码

```
# Test the MIPS-Ext processor
# andi, ori, bne
# if successful, it should write the value 7 to address 84
        addi $2, $0, 5
                            # initialize $2 = 5
main:
        ori $4, $2, 7
                            # 101 \text{ or } 111 = 111 \text{ ($4)}
        andi $5, $2, 4
                            # 101  and 100 = 100  ($5)
        bne $5, $0, end
                            # should be taken
        addi $4, $0, 1
                            # shouldn't happen $4 = 1
        sw $4, 84($0)
                             # write mem[84] = 7
end:
```

## memfileExt.txt 20020005 测试机器代码 34440007 30450004 14a00001 20040001 ac040054

```
module testbench():
         logic
                      clk:
          logic
                      reset:
         logic [31:0] writedata, dataadr;
          logic
                      memwrite;
          // instantiate device to be tested
          top dut(clk, reset, writedata, dataadr, memwrite);
          // initialize test
10
          initial begin
             reset <= 1; # 22; reset <= 0;
13
            end
          // generate clock to sense 真代码
14
15
          always
16
17
            begin
             clk <= 1: # 5: clk <= 0: # 5:
18
19
    0
            end
20
          // check that 7 gets written to address 84
21
22
          always@(negedge clk)
23
            begin
              if (memwrite) begin
24
25 :
               if (dataadr === 84 & writedata === 7) begin
                 $display("Simulation succeeded");
26
27
                 $stop;
               end else if (dataadr !== 80) begin
28
29 | 0
                 $display("Simulation failed");
30
                 $stop;
31 : 0
               end
32
    \circ
              end
                                              14 / 15
            end
    ○→endmodule
```

## 效果图

单击**中间按钮**(系统清零),再单击**左按钮**(LED输出),则**清零**; 单击**右侧按钮**(开关输入),再单击**左按钮**(LED输出),显示**相加**结果。

