
数字逻辑与部件设计

13. 数字系统设计









数字系统


- 由许多基本的逻辑功能部件有机连接起来完成某种任务的数字电子系统。可大可小、可简可繁
- 交互式、以离散形式表示的具有**存储、传输、处理**信息能力的逻辑子系统集合物。 一台数字计算机是一个最完整的数字系统。

有本质区别

数字系统	数字逻辑功能部件
有控制部件	无控制部件
自上而下设计过程	自下而上设计过程

总线 Bus

多个信息源分时传送数据流到多个目的地的传输通路。




如果一组导线只连接一个信息源和一个负载,就不能称为总线。

- 总线: 计算机各种功能部件之间传送信息的公共通信干线。
- 单向总线、双向总线
- 数据总线、地址总线和控制总线。

数据通路 datapath

各个子系统通过数据总线联结形成的**数据传送路径**。



控制器 Controller

- 整个数字系统的中心环节。
- 其控制程序:可直接由硬件实现(与一般时序电路并无区别),也可固化的控制软件。

- ◆ 不必过分追求状态最简:控制器成本只占总成本很小一部分, 而其性能对整个系统的工作有举足轻重的影响。
- ◆ 有时,增加一些多余状态,会使系统工作更加直观,便于监视和故障检查。
- ◆ 为了使控制状态单纯而明确,可采用"一对一"法设置触发器,即一个状态设一个触发器,避免状态分配的麻烦。





解放战争三大战役: 西柏坡发出**408**封电报

"我们这个指挥部可能 是世界上最小的指挥部, 一不发人, 二不发枪, 二不发粮, 只是天天发 电报, 就把国民党打败 了。"

周恩来

控制器的设计





micro computer

三种微体系结构: 单周期、多周期、流水线

在性能、成本、复杂度之间折中

① 单周期


在一个时钟周期内执行完一条完整指令(CPI=1)。 时钟周期以最长的指令(如Load指令)所花的时间为准。 控制简单,但速度慢、成本高。 **已不**用

② 多周期

用多个时钟周期执行一条指令。

③ 流水线

多条指令重叠执行。显著提高吞吐量。




复杂指令集计算机

CISC vs RISC


精简指令集计算机

Reduced Instruction Set Computer

- Complex Instruction Set Computer
- 采用复杂的指令系统
- 指令数量多, 功能复杂
- 指令长度可变, 指令格式多样
- 寻址方式多



- 采用简化的指令系统
- 指令集只包含常用的指令
- 提供大量通用寄存器, 少访问内存
- 只有Load和Store指令才能访问内存












冯·诺伊曼模型

哈佛模型






"三大件"




Load word Iw 指令






机器指令: 0x8C10_0000

Store word sw 指令



机器指令: 0xAC10_0002


STEP 1: 从指令存储器中取出指令



```
clk
PC' PC
2
A ROM
A RD
4 x 32位
指令存储器
imem
```

```
// 指令只读寄存器
    module iROM
        input logic [1:0] addr,
       output logic [31:0] readData);
 5
              位宽 字宽
        logic [31:0] ROM [3:0]; // 4x32bit
        // initialize memory
        initial
        begin
           ROM[0] = 32' h8C10_0000; // lw $16, O($0)
           ROM[1] = 32' hAC10_0002; // sw $16, 2($0)
14 :
        end
15
        assign readData = ROM[addr];
17 ! endmodule
                                                  15 / 24
```


STEP 2: 从寄存器文件中读出源操作数 rs




```
100011 op (6) rs (5) rt (5) mm (16)
```


```
1 : // 寄存器文件
    module registerFile(
        input logic
                            clk, we,
              logic [4:0] writeAddr3,
        input
              logic [31:0] writeData3,
              logic [4:0] readAddr1,
        input logic [4:0] readAddr2,
                                           两读
        output logic [31:0] readData1,
        output logic [31:0] readData2);
10
              位宽
                        字宽
11
        logic [31:0] rf [31:0]; //32个32位寄存器
12
13
14
        // register 0 hardwired to 0.
        assign readData1 = (readAddr1==0) ? 0 : rf[readAddr1];
15
        assign readData2 = (readAddr2==0) ? 0 : rf[readAddr2];
        always ff @(posedge clk)
            if (we) rf[writeAddr3] <= writeData3;</pre>
19
                                                 16 / 24
  : endmodule
```


STEP 3: 符号扩展立即数





STEP 4: 计算存储器地址





100011

op (6)

25

rs (5) rt (5)

21


15



STEP 6: 确定PC的下一个指令地址

assign y = a + b;

endmodule



Imm (16)

regWrite

op (6)

ALUcontrol

101011

rt (5)

memWrite

16 15


21 20

rs (5)

STEP 1: 从指令存储器中取出指令

STEP 2: 从寄存器文件中读出源操作数

STEP 3: 符号扩展立即数



STEP 4: 计算存储器地址

STEP 5: 向数据存储器写入数据

STEP 6: 确定PC的下一个指令地址

imm(16)


0

数据路径 + 控制单元

```
module datapath (
        input logic
                           clk, reset,
        // from iROM
        input logic [31:0] instr,
        // from dRAM
        input logic [31:0] readData,
 6
        // from controller 控制信号
        input logic
                            regWrite,
        input logic [2:0] aluControl,
9
        // to iROM
10
        output logic [31:0] pc,
        // to dRAM
12
        output logic [31:0] aluOut,
13
        output logic [31:0] writeData);
14
15
        logic [31:0] pcnext, srca, srcb;
16
17
        PC register pcReg(clk, reset, pcnext, pc);
18
                    pcAdd(pc, 32'b1, pcnext);
        adder
19
        registerFile rf(clk,
                                      regWrite,
20
                        instr[20:16], readData,
                        instr[25:21], instr[20:16],
23
                                      writeData):
                        srca,
        SignExt
                    se(instr[15:0], srcb);
24
                    alu(.a(srca), .b(srcb),
        ALU
                        . ALUcontrol (aluControl),
26
                        .result(aluOut)):
28 | endmodule
```


```
module controller (input logic [5:0] op, // 操作码
                                                                     output logic
                                                                                        regWrite, // to registerFile
                                                                                        memWrite, // to dRAM
                                                                     output logic
                                                                     output logic [2:0] aluControl); // to ALU
                                                       always comb
                                                           case (op)
                                                               6' b100011: begin regWrite = 1;
                                                                                                 memWrite = 0;
                                                               6' b101011: begin regWrite = 0;
                                                                                                 memWrite = 1;
                                                               default: begin regWrite = 1'bx; memWrite = 1'bx; end
                                                            endcase
                                                       assign aluControl = 3'b010; // ADD
                                                  ! endmodule
                                                                  regWrite
                                                                                       ALUcontrol
                                                                                                              memWrite
                                                              clk
                                               [31:26]
          clk
                                                                                                           clk
                                                                    we
                                                [25:21]
pcnext
                                      instr
                           ROM
                                                                                                              数 we
                                                                                                ALUout
                                  RD
                                                             A1
                                                                     RD1
                                                  <sup>7</sup> 5
                                          32
                                                                                                              据存储
                                                [20:16]
                          4 x 32位
                                                             A2
                                                                     RD2
         pcReg
                         指令存储器
                                                 <sup>′</sup> 5
                                                                                    srcB
                                                                                               writeData
                            imem
                                                [20:16]
                                                             A3
                                                   <sup>′</sup> 5
                                                                                                            dmem
                                                             WD3
                                                                  rf
                                                                                                              readData
                                               [15:0]
                                                               se
                        pcAdd
                                                                                                       21 / 24
```

CPU



2 :	module CPU (input logic clk, reset,	13 ¦	controller c(instr[31:26], // input 操作码
3	input logic [31:0] instr,	14 ¦	regWrite, memWrite, aluControl);
4	input logic [31:0] readData,	15	datapath dp(clk, reset,
5 ;	output logic [31:0] pc,	16	instr, // from iROM
6 ¦	output logic memWrite,	17	readData, // from dRAM
7 ;	output logic [31:0] aluOut,	18	regWrite, aluControl, //from 控制单元
8 !	output logic [31:0] writeData);	19	pc, // to iROM
9 10	logic regWrite;	20	aluOut, writeData); //to dRAM
11 :	logic [2:0] aluControl;	i	endmodule endmodule

micro Computer



```
1 // 只能运行2条指令的计算机 7 CPU C2(clk, reset, instr, readData, 2 module Computer (input logic clk, reset); 8 pc, memWrite, ALUout, writeData); 3 logic memWrite; 9 iROM imem(pc, instr); 4 logic [31:0] pc, instr, readData; 10 dRAM dmem(clk, memWrite, ALUout, writeData; 11 writeData, readData); 12 endmodule
```

仿真结果

