

实验4

组合逻辑电路的行为级建模

在功能和算法层次上描述电路



行为级建模

- 用于描述一个电路输入、输出的行为（逻辑功能），而不是怎样去实现硬件电路。
- 一般使用 **always** 结构

1为真；0、x、z 为假

- 过程赋值语句

- **case** 语句

- **if** 语句

- **for** 语句

if (条件表达式) 为真时执行的语句;

if (条件表达式) 为真时执行的语句;

else 为假时执行的语句;

if (条件表达式1) 为真时执行的语句1;

else if (条件表达式2) 为真时执行的语句2;

.....

else默认执行的语句;

隐含优先级


always_comb

if (En==1) y = 1;


else y = 0;

并行

```
1 module Demo(  
2   input wire a, b, c,  
3   output wire y);  
4  
5   wire s; // 内部连线  
6   // assign为并行语句,  
7   // 书写先后次序无关  
8   assign s = a & b;  
9   assign y = s | c;  
10 endmodule
```



```
1 module Demo2(  
2   input wire a, b, c,  
3   output wire y);  
4  
5   wire s; // 内部连线  
6   // assign为并行语句,  
7   // 书写先后次序无关  
8   assign y = s | c;  
9   assign s = a & b;  
10 endmodule
```



实现的原理图一样

always 块


```
1 module Test(  
2     output logic [0:0] LED  
3 );  
4  
5     always @(*)  
6     begin  
7         LED[0] = 0; // 灭  
8         LED[0] = 1; // 亮  
9     end  
10 endmodule
```

- LED[0] 不断地重复：灭、亮？

- 综合后，LED[0] 永远地亮，第7行将被完全忽略！

过程赋值语句 vs 连续赋值语句


```
1 module and_block_assign(  
2     input a, b, c,  
3     output reg y);  
4  
5     always @(*)  
6     begin  
7         y = a;  
8         y = y & b;  
9         y = y & c;  
10    end  
11 endmodule
```



正确的代码和电路

```
1 module and_continue_assign(  
2     input a, b, c,  
3     output y );  
4  
5     assign y = a;  
6     assign y = y & b;  
7     assign y = y & c;  
8 endmodule
```

不正确的代码和电路



✖ Synthesis (3 critical warnings)

> [Synth 8-6859] multi-driven net on pin y_OBUF with 1st driver pin 'a_IBUF_inst/O' [and_continue_assign.sv:1]

组合电路代码中常见的错误

1) 变量在多个always块中赋值

```
1 module Multi_always(    );
2     reg y;
3     reg a, b, clear;
4
5     always @ *
6         if(clear) y = 1'b0;
7
8     always @ *
9         y = a & b;
10
```

y第2次赋值,
多驱动错误



```
1 module Multi_always(    );
2     reg y;
3     reg a, b, clear;
4
5     always @ *
6         if(clear)
7             y = 1'b0;
8         else
9             y = a & b;
```



组合电路代码中常见的错误

2) 不完整的分支、不完整的输出赋值

解决方案1: 书写完整

```
4      always @ *  
5          if(a > b)  
6              begin  
7                  gt = 1'b1;  
8                  eq = 1'b0;  
9              end  
10         else if(a == b)  
11             begin  
12                 gt = 1'b0;  
13                 eq = 1'b1;  
14             end  
15         else  
16             begin  
17                 gt = 1'b0;  
18                 eq = 1'b0;  
19             end
```

列出所有情况

```
5      always @ *  
6          case (s)  
7              2'b00: y = 1'b1;  
8              2'b01: y = 1'b0;  
9              2'b10: y = 1'b1;  
10             2'b11: y = 1'b0;  
11         endcase
```

列出所有情况

```
5      always @ *  
6          case (s)  
7              2'b00: y = 1'b1;  
8              2'b10: y = 1'b1;  
9              default: y = 1'b0; //1'bx  
10         endcase
```

用 default 补全

组合电路代码中常见的错误

2) 不完整的分支、不完整的输出赋值

变量如果没有赋值则保持原有的值，综合时将产生意外的存储器

解决方案2： 在always起始部分为每个变量赋初值

```
5  always @ *
6      begin
7          gt = 1'b0;
8          eq = 1'b0;
9          if (a > b)
10             gt = 1'b1;
11          else if(a == b)
12             eq = 1'b1;
13      end
```

赋初值

```
5  always @ *
6      begin
7          y = 1'b0; // 赋初值
8          case (s)
9              2'b00: y = 1'b1;
10             2'b10: y = 1'b1;
11          endcase
12      end
```


变量未初始化

如果去掉for语句，
则没有给变量赋初值，
则产生错误信息！

```
1 // 8-bit binary-to-BCD converter: 移位加3算法
2 module Bin2BCD8bit(
3     input logic [7:0] b,
4     output logic [9:0] p );
5
6     // 中间变量
7     logic [17:0] z;
8     integer i;
9
10    always_comb
11    begin
12        // for(i=0; i<=17; i=i+1) z[i] = 0;
13        z[10:3] = b; //左移3位
14
15        repeat(5) //重复5次
16        begin
17            // 如果个位大于4, 则加3
18            if(z[11:8] > 4) z[11:8]
19            // 如果十位大于4, 则加3
20            if(z[15:12] > 4) z[15:12]
21            // 左移1位
22            z[17:1] = z[16:0];
23        end
24        p = z[17:8];
25    end
26 endmodule
```

