



实验8+. 有限状态机 入门

FSM



有限状态机 Finite State Machine

- 电路设计**经典方法**，尤其适于设计控制模块，易于FPGA实现。
- 用于：对有限内部状态相互转换的系统进行建模。
- 常为同步时序，在时钟信号的触发下完成各状态之间的转换，并产生相应的输出。
- 由组合逻辑(状态译码、产生输出信号) + 时序逻辑(存储状态)构成。



FSM设计要点

- 状态机有3部分：
 - ① 当前状态 PS
 - ② 下一状态 NS
 - ③ 输出逻辑 OL
- Verilog有4种描述方式：
 - 三段式：①、②、③各用一个 always / assign 描述；
 - 两段式：① + ②、③ 或 ②、① + ③ 各用一个always；
 - 一段式：① + ② + ③ 只用一个always。
- 多余状态要明确定义，或者用case语句中的default。
- 初始状态：电路复位后所处的状态。实用的状态机都应有复位信号。

旋转的警灯

二段式描述

```
1 // 单色警灯：红灯旋转亮
2 module rotatingLED( input logic clk,
3                     input logic reset,
4                     output logic RedLED1,
5                     output logic RedLED2 );
6     parameter S0 = 0, S1 = 1, S2 = 2;
7     logic [1:0] state;
```

```
9     always_ff @(posedge clk)
10         if (!reset) state <= S0;
11         else case (state)
12             S0 : state <= S1;
13             S1 : state <= S2;
14             S2 : state <= S1;
15         default: state <= S0;
16     endcase
```

① 当前状态

② 下一状态

```
18     always_comb
19         case (state)
20             S0 : begin RedLED1 = 1'b0; RedLED2 = 1'b0; end // 全灭
21             S1 : begin RedLED1 = 1'b1; RedLED2 = 1'b0; end // 红1亮
22             S2 : begin RedLED1 = 1'b0; RedLED2 = 1'b1; end // 红2亮
23         default: begin RedLED1 = 1'b0; RedLED2 = 1'b0; end // 全灭
24     endcase
```

```
25 endmodule
```



旋转的警灯

```

1 // 单色警灯：红灯旋转亮
2 module rotatingLED( input logic clk,
3                     input logic reset,
4                     output logic RedLED1,
5                     output logic RedLED2 );
6     parameter S0 = 0, S1 = 1, S2 = 2;
7     logic [1:0] state;

```

```

9     always_ff @(posedge clk)
10         if (!reset) state <= S0;
11         else case (state)
12             S0 : state <= S1;
13             S1 : state <= S2;
14             S2 : state <= S1;
15             default: state <= S0;
16         endcase

```

```

18     always_comb
19         case (state)
20             S0 : begin RedLED1 = 1'b0; RedLED2 = 1'b0; end // 全灭
21             S1 : begin RedLED1 = 1'b1; RedLED2 = 1'b0; end // 红1亮
22             S2 : begin RedLED1 = 1'b0; RedLED2 = 1'b1; end // 红2亮
23             default: begin RedLED1 = 1'b0; RedLED2 = 1'b0; end // 全灭
24         endcase
25 endmodule

```

① 当前状态

② 下一状态

③ 输出逻辑

```

1 module Clk6Hz(input logic clk100MHz,
2               output logic clk6Hz );
3
4     logic [23:0] count;
5
6     always @(posedge clk100MHz)
7         count <= count + 1;
8
9     assign clk6Hz = count[23];
10 endmodule

```

```

1 module rotatingLED_Top(
2     input logic CLK100MHZ,
3     input logic BTNC,
4     output logic LED17_R,
5     output logic LED16_R );
6
7     logic clk6Hz;
8
9     Clk6Hz C6(CLK100MHZ, clk6Hz);
10
11     rotatingLED A1(.clk(clk6Hz),
12                   .reset(!BTNC),
13                   .RedLED1(LED17_R),
14                   .RedLED2(LED16_R) );
15 endmodule

```

Top文件

旋转的警灯

```

1 // 单色警灯：红灯旋转亮
2 module rotatingLED( input logic clk,
3                     input logic reset,
4                     output logic RedLED1,
5                     output logic RedLED2 );
6     parameter S0 = 0, S1 = 1, S2 = 2;
7     logic [1:0] state;

```

```

9     always_ff @(posedge clk)
10         if (!reset) state <= S0;
11         else case (state)
12             S0 : state <= S1;
13             S1 : state <= S2;
14             S2 : state <= S1;
15         default: state <= S0;
16     endcase

```

```

18     always_comb
19         case (state)
20             S0 : begin RedLED1 = 1'b0; RedLED2 = 1'b0; end // 全灭
21             S1 : begin RedLED1 = 1'b1; RedLED2 = 1'b0; end // 红1亮
22             S2 : begin RedLED1 = 1'b0; RedLED2 = 1'b1; end // 红2亮
23         default: begin RedLED1 = 1'b0; RedLED2 = 1'b0; end // 全灭
24     endcase

```

```

25 endmodule

```

