数字逻辑与部件设计

实验8+. 有限状态机入门








有限状态机 Finite State Machine

- 电路设计经典方法,尤其适于设计控制模块,易于FPGA实现。
- 用于:对**有限内部状态相互转换的系统**进行建模。
- 常为同步时序, 在时钟信号的触发下完成各状态之间的转换, 并产生相应的输出。
- 由组合逻辑(状态译码、产生输出信号) + 时序逻辑(存储状态)构成。



FSM设计要点

- 状态机有3部分:
 - ① 当前状态 PS
 - ② **下一状态** NS
 - ③ 输出逻辑 OL
- Verilog有4种描述方式:
 - 三段式: ①、②、③各用一个 always / assign 描述;
 - 两段式: ① + ② 、③ 或②、① + ③ 各用一个always;
 - 一段式: <u>1 + 2 + 3</u> 只用一个always。
- 多余状态要明确定义,或者用case语句中的default。
- 初始状态: 电路复位后所处的状态。实用的状态机都应有复位信号。

rotatingLED

endmodule

旋转的警灯

```
// 单色警灯: 红灯旋转亮
    module rotatingLED (input logic clk,
                       input logic reset,
                      output logic RedLED1,
                                                        二段式描述
                      output logic RedLED2);
        parameter S0 = 0, S1 = 1, S2 = 2;
        logic [1:0] state;
 8
        always_ff @(posedge clk)
 9
                                                              当前状态
            if (!reset) state <= S0;
10
            else case (state)
11
                    S0 : state <= S1;
                    S1 : state <= S2;
13
                    S2 : state <= S1:
14
                 default: state <= S0:</pre>
15
                 endcase
16
17
18
        always comb
                                                              输出逻辑
            case (state)
19
               SO: begin RedLED1 = 1'b0; RedLED2 = 1'b0; end // \pounds \mathcal{K}
20
               S1 : begin RedLED1 = 1'b1; RedLED2 = 1'b0; end // 红1亮
21
               S2: begin RedLED1 = 1'b0; RedLED2 = 1'b1; end // 红2亮
            default: begin RedLED1 = 1'b0; RedLED2 = 1'b0; end // 全灭
23
24
            endcase
```



rotatingLED

旋转的警灯

```
// 单色警灯: 红灯旋转亮
    module rotatingLED (input logic clk,
                       input logic reset,
                      output logic RedLED1,
 5
                      output logic RedLED2);
        parameter S0 = 0, S1 = 1, S2 = 2;
        logic [1:0] state;
 8
        always ff @(posedge clk)
 9
                                                              当前状态
           if (!reset) state <= S0:
10
           else case (state)
11
                    S0 : state <= S1:
                    S1 : state <= S2:
13
                    S2 : state <= S1:
14
                default: state <= S0:
15
                endcase
16
17
        always comb
18
                                                             输出逻辑
           case (state)
19
               SO: begin RedLED1 = 1'b0; RedLED2 = 1'b0; end // 全灭
20
               S1: begin RedLED1 = 1'b1: RedLED2 = 1'b0: end // 红1亮
               S2: begin RedLED1 = 1'b0; RedLED2 = 1'b1; end // 红2亮
           default: begin RedLED1 = 1'b0; RedLED2 = 1'b0; end // 全灭
23
24
           endcase
    endmodule
```

```
module rotatingLED_Top(
        input logic CLK100MHZ,
                                     Top文件
3 ¦
        input logic BTNC,
4
        output logic LED17_R,
5
        output logic LED16 R );
 6
        logic clk6Hz;
8
9
        C1k6Hz C6 (CLK100MHZ, c1k6Hz);
10
        rotatingLED A1(.clk(clk6Hz),
11
                       .reset(!BTNC),
12
13
                       . RedLED1 (LED17 R),
                       .RedLED2(LED16 R));
14
15 : endmodule
```

rotatingLED

endmodule

旋转的警灯

```
1: // 单色警灯: 红灯旋转亮

                                                                                                                               B
     module rotatingLED (input logic clk,
                                                                                     clk100MHz
                                                                                                        clk6Hz
                                                                                                                                          RedLED1
                          input logic reset,
                                                              CLK100MHZ
                                                                                                                                                              LED17 R
                                                                                                                                          RedLED2
                                                                                                                          reset
                         output logic RedLED1,
                                                                                                Clk6Hz
                                                                                                                                                              LED16_R
                         output logic RedLED2);
 5
                                                                                                                                rotatingLED
                                                                                              reset0 i
         parameter S0 = 0, S1 = 1, S2 = 2;
                                                                  BTNC
         logic [1:0] state;
                                                                                             RTL_INV
 8
         always_ff @(posedge clk)
 9
                                                                      当前状态
             if (!reset) state <= S0:
10
             else case (state)
11
                       S0 : state <= S1:
                                                                                                                                                   RedLED1
                       S1 : state <= S2;
13
                                                                                                                                                              RedLED1
                                                                                                                                                   A[2:0] O
                       S2 : state <= S1:
14
                                                                                                                                                   RTL_ROM
                                                                                                                                   state reg[2:0]
                   default: state <= S0:
15
                                                                                                              state_i
                                                                                                                                                   RedLED2_i
                                                                                                                                                              RedLED2
                   endcase
16
                                                                                                                                                   A[2:0] O
                                                                                                             RTL ROM
                                                                                                                                                   RTL_ROM
17
                                                                                                                               RTL_REG_SYNC
18
         always comb
                                                                      输出逻辑
                                                                                                     S=1'b0
             case (state)
19
                                                                                                    S=default I1
                 SO: begin RedLED1 = 1'b0; RedLED2 = 1'b0; end // 全灭
20
                                                                                                             RTL_MUX
                 S1: begin RedLED1 = 1'b1; RedLED2 = 1'b0; end // 红1亮
21
                 S2: begin RedLED1 = 1'b0; RedLED2 = 1'b1; end // 红2亮
                                                                                                                           rotatingLED
             default: begin RedLED1 = 1'b0; RedLED2 = 1'b0; end // 全灭
23
24
             endcase
```