# VHDL: Máquinas de estado

Microarquitecturas y Softcores






#### Definición

Una máquina de estados finita (FSM) es un modelo usado para diseñar circuitos lógicos secuenciales.


#### Características

- No puede estar en más de un estado por vez.
- El estado en el que se encuentra se denomina estado actual.
- El cambio de un estado a otro se denomina transición, y se dispara con el reloj del circuito
- Son muy útiles en el diseño de protocolos de comunicación.
- Existen dos tipos de máquinas de estado: Moore y Mealy



#### • Estructura de una máquina de Mealy

Las salidas dependen del estado y de las entradas.




- Codificación de estados
  - Existen diferentes tipos de codificación de estados
    - Binaria
    - One Hot
    - Gray
    - etc
  - La codificación de estados puede hacerse manualmente o de manera automática
    - En el mismo código de VHDL se pueden establecer atributos que indican que tipo de codificación se quiere
    - Se puede indicar a la herramienta de síntesis como codificar los estados.

#### • Posibles codificaciones para 8 estados

	ENCODING						
STATE	BINARY	ONE-HOT	Two-Hot				
	STYLE	STYLE	STYLE				
STATE1	000	00000001	00011				
STATE2	001	00000010	00101				
STATE3	010	00000100	01001				
STATE4	011	00001000	10001				
STATE5	100	00010000	00110				
STATE6	101	00100000	01010				
STATE7	110	01000000	10010				
STATE8	111	10000000	01100				
FLIP-FLOPS	THREE FLIP-	EIGHT FLIP-	FIVE FLIP-				
NUMBER	FLOPS	FLOPS	FLOPS				


 Diseño e implementación de un detector de la secuencia "101" utilizando flip-flops D

Paso 1: Construir el diagrama de estados



 Diseño e implementación de un detector de la secuencia "101" utilizando flip-flops D

Paso 2: Construir la tabla de estados



 Diseño e implementación de un detector de la secuencia "101" utilizando flip-flops D

Paso 3: Codificar los estados

$$A = 00$$

$$B = 01$$

$$C = 10$$





\* Nota: cada estado estará representado por 2 bits Q<sub>1</sub> Q<sub>0</sub>

 Diseño e implementación de un detector de la secuencia "101" utilizando flip-flops D

Paso 4: Incluir la codificación en la tabla y calcular las funciones de excitación y de salida

#### Cálculo de la función de excitación del flip-flop 0






 Diseño e implementación de un detector de la secuencia "101" utilizando flip-flops D

Paso 4: Incluir la codificación en la tabla y calcular las funciones de excitación y de salida

#### Cálculo de la función de excitación del flip-flop 1

		Entradas					
			0		1		
tual	0 0		0	0 / 0		0	1 / 0
Estado actual	0 1		1	0/0		0	1 / 0
Esta	10		0	0/0		0	1 / 1





 $D_1 = not(E)$  and  $Q_0$ 

 Diseño e implementación de un detector de la secuencia "101" utilizando flip-flops D

Paso 4: Incluir la codificación en la tabla y calcular las funciones de excitación y de salida

#### Cálculo de la función de salida






Y = E and  $Q_1$ 

 Diseño e implementación de un detector de la secuencia "101" utilizando flip-flops D


Paso 5: Dibujar el circuito



Repetimos el ejercicio pero esta vez describimos en VHDL el diagrama de estados en lugar de realizar el diseño a nivel compuertas

Diseñaremos una máquina de Mealy y otra de Moore

• Diseño de una máquina de Mealy: Detector de "101"



• Diseño de una máquina de Mealy: Detector de "101"

Consiste en 3 pasos:

- Definición de los estados
- Descripción de los registros de estado
- Descripción de los bloques combinacionales de próximo estado y de salida

• Diseño de una máquina de Mealy: Detector de "101"

Paso 1: Definición de los estados

```
architecture det_arq of detector is

type tipo_estado is (A, B, C);
signal estado_actual, estado_siguiente: tipo_estado;

begin
...
end;
```

• Diseño de una máquina de Mealy: Detector de "101"

Paso 2: Descripción de los registros de estado

```
registros: process(clk, rst)

begin

if rst = '1' then

estado_actual <= A;

elsif rising_edge(clk) then


estado_actual <= estado_siguiente;
end if;

end process;
```

• Diseño de una máquina de Mealy: Detector de "101"

# Paso 3: Descripción de los bloques combinacionales de próximo estado y de salida


transiciones: process(estado\_actual, secuencia)
begin
 case estado\_actual is
 when A =>
 if secuencia = '1' then
 estado\_siguiente <= B;
 det\_flag <= '0';
 else
 estado\_siguiente <= A;
 det\_flag <= '0';
 end if;



• Diseño de una máquina de Mealy: Detector de "101"

. . .


```
when B =>
if secuencia = '1' then
    estado_siguiente <= B;
    det_flag <= '0';
else
    estado_siguiente <= C;
    det_flag <= '0';
end if;</pre>
```



• Diseño de una máquina de Mealy: Detector de "101"

```
• • •
```

```
when C =>
  if secuencia = '1' then
      estado_siguiente <= B;
      det_flag <= '1';
  else
      estado_siguiente <= A;
      det_flag <= '0';
  end if;
  end case;
  end process;
end;</pre>
```



#### • Reporte de síntesis (ISE)

```
HDL Synthesis
______
Performing bidirectional port resolution...
Synthesizing Unit <detector>.
   Related source file is "/home/nalvare/VHDL sources/Maquinas de estado/Ejemplo basico/pru1.vhdl".
   Found finite state machine <FSM_O> for signal <estado_actual>.
   States
   | Transitions | 6
   | Inputs
   | Outputs | 3
                   | clk
   | Clock
                                          (rising edge)
   | Reset
                  l rst
                                           (positive)
   | Reset type | asynchronous
   | Reset State
                  | a
   | Power Up State
   | Encoding | automatic
   | Implementation | LUT
   Summary:
        inferred 1 Finite State Machine(s).
Unit <detector> synthesized.
```

• Reporte de síntesis (ISE)

```
* Advanced HDL Synthesis *


Analyzing FSM <FSM_0> for best encoding.

Optimizing FSM <estado_actual/FSM> on signal <estado_actual[1:2]> with user encoding.


State | Encoding

------
a | 00
b | 01
c | 10
```


• Esquemático (ISE - RTL Schematic)




• Esquemático (ISE - RTL Schematic)




• Esquemático (ISE - Technology Schematic)



• Diseño de una máquina de Mealy: Simulación (ISim)



• Diseño de una máquina de Moore: Detector de "101"



• Diseño de una máquina de Moore: Detector de "101"

Consiste en 3 pasos:

- Definición de los estados
- Descripción de los registros de estado
- Descripción de los bloques combinacionales de próximo estado y de salida

• Diseño de una máquina de Moore: Detector de "101"

#### Paso 1: Definición de los estados

```
architecture det_arq of detector is

type tipo_estado is (A, B1, B2, C);
signal estado_actual, estado_siguiente: tipo_estado;
begin
...
end;
```

• Diseño de una máquina de Moore: Detector de "101"


Paso 2: Descripción de los registros de estado

```
registros: process(clk, rst)
begin
  if rst = '1' then
      estado_actual <= A;
  elsif rising_edge(clk) then
      estado_actual <= estado_siguiente;
  end if;
end process;</pre>
```

• Diseño de una máquina de Moore: Detector de "101"

# Paso 3: Descripción de los bloques combinacionales de próximo estado y de salida


```
transiciones: process(estado_actual, secuencia)
begin
case estado actual is
when A =>
if secuencia = '1' then
estado_siguiente <= B1;
else
estado_siguiente <= A;
end if;
...
```



• Diseño de una máquina de Moore: Detector de "101"

• • •

```
when B1 =>
  if secuencia = '1' then
      estado_siguiente <= B1;
  else
      estado_siguiente <= C;
  end if;
  when B2 =>
  if secuencia = '1' then
      estado_siguiente <= B1;
  else
      estado_siguiente <= C;
  end if;
...</pre>
```



• Diseño de una máquina de Moore: Detector de "101"

```
. . .
```

```
when C =>
    if secuencia = '1' then
        estado_siguiente <= B2;
    else
        estado_siguiente <= A;
    end if;
    end case;
    end process;

det_flag <= '1' when estado_actual = B2 else '0';

end; -- fin de la arquitectura</pre>
```

Reporte de síntesis de la máquina de Moore (ISE)

```
HDL Synthesis
______
Performing bidirectional port resolution...
Synthesizing Unit <detector>.
   Related source file is "/home/nalvare/VHDL sources/Maquinas de estado/Ejemplo Basico Moore/pru moore.vhd".
   Found finite state machine <FSM O> for signal <estado actual>.
   l States
   | Transitions | 8
   | Inputs
| Outputs
                  | clk
   | Clock
                                            (rising edge)
                   | rst
   l Reset
                                             (positive)
   | Reset type | asynchronous
   | Reset State | a
| Power Up State | a
   | Encoding | automatic
   | Implementation | LUT
   Summary:
        inferred 1 Finite State Machine(s).
Unit <detector> synthesized.
```

• Reporte de síntesis de la máquina de Moore (ISE)


```
* Advanced HDL Synthesis *

Analyzing FSM <FSM_O> for best encoding.


Optimizing FSM <estado_actual/FSM> on signal <estado_actual[1:2]> with sequential encoding.

State | Encoding
------
a | 00
b1 | 01
b2 | 11
c | 10
```

• Esquemático de la máquina de Moore (ISE - RTL Schem)



• Esquemático de la máquina de Moore (ISE - Tech Schem)



• Diseño de una máquina de Moore: Simulación (ISim)

