
Creando y Agregando IP Custom

Zynq Vivado 2018.1

- >Crear y Empaquetar IP
 - Crear IP
 - Empaquetar IP
- Resumen


Reusando tu IP

- **➢IP** de muchas fuentes pueden ser empaquetadas y disponibles en Vivado
- ▶Todos las IP disponibles en el catálogo de IP de Vivadopuede ser usada para crear diseños
- Cualquier diagrama de IP Integrator puede ser rápidamente empaquetado como una IP compleja única



Crear y Empaquetar IP


- ➤El asistente Create and Package IP permite:
 - Crear una plantilla para un nuevo periférico
 - Empaquetar el proyecto actual
 - Sólo si el proyecto está abierto
 - Empaquetar un proyecto existente
- El packager permite incluir la IP en el catálogo de IP para distribución
- Usa el formato IP-XACT
- Incluye un conjunto de archivos completo
 - Código fuente, Restricciones, Test Benches (archivos de simulación), documentación.



- >Crear y Empaquetar IP
 - Crear IP
 - Empaquetar IP
- Resumen

Crear IP personalizada

- **▶** Asistente Create and Package IP
- ▶Genera plantilla HDL para
 - Slave/Master
 - AXI Lite/Full/Stream
- Opcionalmente genera
 - Software Driver
 - Sólo para AXI Lite e interfaz Full slave
 - Test Software Application
 - Ejemplo AXI4 BFM



Crear IP personalizada

- **▶** Agregar IP al repositorio
- **Editar IP**
- **>**Verificar
 - BFM Simulation Example Design
 - JTAG



Generar plantilla para AXI Lite

- Implementación HDL de una interfaz
 - 32 bit de ancho de datos
- ➤El usuario especifica la cantidad de registros requeridos (minimum 4)
- Leer/Escribir hacia/desde los registros implementados
- La lógica de usuario puede ser conectada fácilmente
- La lógica de usuario puede ser un diseño jerárquico

```
case ( axi awaddr[ADDR LSB+OPT MEM ADDR BITS:ADDR LSB] )
 2 h0:
    for ( byte_index = 0; byte_index <= (C_S_AXI_DATA_WIDTH/8)-1; byte_ind</pre>
      if ( S AXI WSTRB[byte index] == 1 ) begin
        // Respective byte enables are asserted as per write strobes
        // Slave register 0
        slv reg0[(byte index*8) +: 8] <= S AXI WDATA[(byte index*8) +: 8];</pre>
      end
 2 'h1:
    for ( byte index = 0; byte index <= (C S AXI DATA WIDTH/8)-1; byte ind
      if ( S AXI WSTRB[byte index] == 1 ) begin
        // Respective byte enables are asserted as per write strobes
        // Slave register 1
        slv reg1[(byte index*8) +: 8] <= S AXI WDATA[(byte index*8) +: 8];</pre>
      end
 2 h2:
    for ( byte_index = 0; byte_index <= (C_S_AXI_DATA_WIDTH/8)-1; byte ind</pre>
      if ( S AXI WSTRB[byte index] == 1 ) begin
        // Respective byte enables are asserted as per write strobes
        // Slave register 2
        slv reg2[(byte index*8) +: 8] <= S AXI WDATA[(byte index*8) +: 8];</pre>
      end
 2 h3:
    for ( byte_index = 0; byte_index <= (C_S_AXI_DATA_WIDTH/8)-1; byte_index</pre>
      if ( S AXI WSTRB[byte index] == 1 ) begin
        // Respective byte enables are asserted as per write strobes
        // Slave register 3
        slv reg3[(byte index*8) +: 8] <= S AXI WDATA[(byte index*8) +: 8];</pre>
      end
```

HDL AXI Lite

Conectar la lógica de usuario a los registros, o modificar el diseño

```
if (slv req wren)
                    Address
 begin
   case ( axi awaddr ADDR LSB+OPT MEM ADDR BITS:ADDR LSB] )
      2 'h0;
        for (byte index = 0; byte index <= (C S AXI DATA WIDTH/8)-1; byte index = byte index+1)
          if ( S AXI WSTRB[byte index] == 1 ) begin
            // Respective byte enables are asserted as per write strobes
            // Slave register O
Register
            slv_reg0 (byte_index*8) +: 8] <= S_AXI_WDATA (byte_index*8) +: 8];
          ena
                                                       Data
     2 h1:
        for (byte index = 0; byte index <= (C S AXI DATA WIDTH/8)-1; byte index = byte index+1)
         if ( S AXI WSTRB[byte index] == 1 ) begin
            // Respective byte enables are asserted as per write strobes
            // Slave register 1
            slv reg1[(byte index*8) +: 8] <= S AXI WDATA[(byte index*8) +: 8];
          end
```

Plantilla Generada para AXI Full

- >HDL AXI Full Interface
 - Interfaz de datos de 32 bits
- Soporte para transacciones en ráfaga implementado
 - Specifica el tamaño del espacio de memoria
 - Hasta 1024 Bytes
- Código de ejemplo para implementar un bloque de memoria
 - La lógica de usuario puede conectarse o reemplazarse en esta sección

```
case (S AXI AWBURST)
 2'b00: // fixed burst
  // The write address for all the beats in the transaction are fixed
   begin
      axi awaddr <= axi awaddr;
     //for awsize = 4 bytes (010)
    end
  2'b01: //incremental burst
  // The write address for all the beats in the transaction are increments by a
    begin
      axi awaddr [C S AXI ADDR WIDTH - 1:ADDR LSB] <= axi awaddr [C S AXI ADDR WI
     //awaddr aligned to 4 byte boundary
      axi awaddr[ADDR LSB-1:0] <= {ADDR LSB{1'b0}};
     //for awsize = 4 bytes (010)
    end
  2'b10: //Wrapping burst
  // The write address wraps when the address reaches wrap boundary
   if (aw wrap en)
     begin
        axi awaddr <= (axi awaddr - aw wrap size);
      end
    else
     begin
        axi awaddr [C S AXI ADDR WIDTH - 1:ADDR LSB] <= axi awaddr [C S AXI ADDR
        axi awaddr[ADDR_LSB-1:0] <= {ADDR_LSB{1'b0}};</pre>
      end
  default: //reserved (incremental burst for example)
    begin
      axi awaddr <= axi awaddr[C S AXI ADDR WIDTH - 1:ADDR LSB] + 1;
     //for awsize = 4 bytes (010)
```


Archivos creados

- >component.xml
 - Descripción IP XACT
- **>**bd
 - Archivo tcl Block Diagram
- **drivers**
 - SDK y archivos de software (c code)
 - Funcionalidad de Lectura/Escritura registro/memoria
 - Código simple SelfTest()
- **>**hdl
 - Verilog/VHDL
- xgui
 - GUI tcl file

```
XStatus LED_IP_Reg_SelfTest(void * baseaddr_p)
   xil printf("***********************\n\r");
   xil printf("* User Peripheral Self Test\n\r");
   xil printf("**********************\n\n\r");
    * Write to user logic slave module register(s) and read back
     */
   xil printf("User logic slave module test...\n\r");
    for (write loop index = 0 ; write loop index < 4; write loop index++)</pre>
      LED IP mWriteReg (baseaddr, write loop index*4, (write loop index+1
     READ WRITE MUL FACTOR);
    for (read_loop_index = 0 ; read_loop_index < 4; read loop index++)</pre>
     if ( LED IP mReadReg (baseaddr, read loop index*4) != (read loop in
     +1) *READ WRITE MUL FACTOR) {
       xil printf ("Error reading register value at address %x\n", (int)
       baseaddr + read loop index*4);
       return XST FAILURE;
```

Editar la IP


- Se abrirá un nuevo proyecto Vivado
- Archivos de plantilla han sido generados y son agregados al proyecto
- La IP puede ser ahora editada
 - Modificar los archivos de plantilla existentes, agregar archivos fuente de usuario
- **▶**Se abrirá el IP Packager
 - El último paso es empaquetar la IP



- >Crear y Empaquetar IP
 - Crear IP
 - Empaquetar IP
- Resumen

Empaquetar la IP (Package)

- Empaquetar el proyecto actual
 - Debe estar abierto!
 - Empaquetar el HDL generado
- Empaquetar un directorio (otro proyecto/ archivo fuente)
 - Opción para empaquetar como un library core
 - El core puede ser referenciado por otra IP
 - El Core no está disponible standalone (No será visible en el catálogo IP)
- Crear un nuevo periférico AXI4
 - También necesitará ser empaquetado
 - Los pasos de empaquetado son similares en los tres casos.



IP-XACT

- Formato XML para describir una IP usando meta-data
 - Puertos
 - Interfaces
 - Parámetros configurables
 - Archivos, documentación




- ▶IP-XACT sólo describe información de alto nivel acerca de la IP, no descripciones de bajo nivel, por lo tanto no reemplaza ni el HDL ni el Software.
- > Habilita conexión automática, configuración e integración
- > Habilita integración de IPs de terceras partes
 - (Y exportar la propia IP)

IP Packager


- ➤ Automáticamente analiza el proyecto y los archivos para determinar los parámetros
- >Reumen inicial
- Identifica
 - Archivos
 - Fuentes HDL, Testbenches, Documentación,
 - Parametros
 - Configurable
 - Puertos
 - Interfaces
 - Compatibilidad
- **▶**Crea GUI Layout for IPI

IP Packager

- Modificar configuración
 - Propiedades
 - Compatibilidad
 - Archivos
 - Parámetros personalizados
 - Puertos
 - Interfaces
 - Dirección y Memoria
 - IP y seguridad
- Los proyectos pueden ser actualizados por ej. se pueden agregar archivos fuente
 - Los cambios serán reflejados en el packager
- Review and package




Personalizando la IP para Reusarla en IP Packager



Repositorio IP

- El catálogo IP de Vivado puede ser extendido agregando repositorios IP adicionales.
- ➤Todos los IP son mostrados de la misma manera (IP de terceras partes, su propio IP, e IP de Xilinx)
- Packager crea el archivo .xml para la IP
- Specifica el directorio del repositorio de IP
 - Puede ser hecho automátcamente desde el packager
 - Acceso desde la configuración del proyecto, o desde el catálogo IP
 - Muestra la IP que ha sido encontrada
- Muestra la IP en el repositorio para uso en IPI



- Crear y Empaquetar IP
 - Crear IP
 - Empaquetar IP
- **>**Resumen

- Custom IP can be imported using IP Packager
- Puede ser incluida en el repositorio de IP para ser reusada entre proyectos
- El asistente Create and Package soporta la creación y el empaquetado de IP compatible con AXI Lite, Full, y Stream
 - Maneja el protocolo en la interfaz
 - Provee plantillas para agregar funcionalidades HDL
 - Empaqueta dentro del catáogo de IP