

# VHDL: Máquinas de estado

Microarquitecturas y Softcores



Laboratorio de  
**Sistemas Embebidos**



# Máquinas de estado (FSM)

- **Definición**

Una máquina de estados finita (FSM) es un modelo usado para diseñar circuitos lógicos secuenciales.


- **Características**

- No puede estar en más de un estado por vez.
- El estado en el que se encuentra se denomina estado actual.
- El cambio de un estado a otro se denomina transición, y se dispara con el reloj del circuito
- Son muy útiles en el diseño de protocolos de comunicación.
- Existen dos tipos de máquinas de estado: Moore y Mealy

# Máquinas de estado (FSM)

- Estructura de una máquina de Moore


Las salidas dependen sólo del estado.



# Máquinas de estado (FSM)

- Estructura de una máquina de Mealy

Las salidas dependen del estado y de las entradas.



# Máquinas de estado (FSM)

- **Codificación de estados**

- **Existen diferentes tipos de codificación de estados**
  - Binaria
  - One Hot
  - Gray
  - etc
- **La codificación de estados puede hacerse manualmente o de manera automática**
  - En el mismo código de VHDL se pueden establecer atributos que indican que tipo de codificación se quiere
  - Se puede indicar a la herramienta de síntesis como codificar los estados.

# Máquinas de estado (FSM)

- Posibles codificaciones para 8 estados


|                      | ENCODING             |                      |                     |
|----------------------|----------------------|----------------------|---------------------|
| STATE                | BINARY<br>STYLE      | ONE-HOT<br>STYLE     | TWO-HOT<br>STYLE    |
| STATE1               | 000                  | 00000001             | 00011               |
| STATE2               | 001                  | 00000010             | 00101               |
| STATE3               | 010                  | 00000100             | 01001               |
| STATE4               | 011                  | 00001000             | 10001               |
| STATE5               | 100                  | 00010000             | 00110               |
| STATE6               | 101                  | 00100000             | 01010               |
| STATE7               | 110                  | 01000000             | 10010               |
| STATE8               | 111                  | 10000000             | 01100               |
| FLIP-FLOPS<br>NUMBER | THREE FLIP-<br>FLOPS | EIGHT FLIP-<br>FLOPS | FIVE FLIP-<br>FLOPS |

# Máquinas de estado (FSM)

- Diseño e implementación de un detector de la secuencia “101” utilizando flip-flops D

**Paso 1:** Construir el diagrama de estados

Estados



Transición del estado A al B  
Entrada 1 / Salida 0

# Máquinas de estado (FSM)

- Diseño e implementación de un detector de la secuencia “101” utilizando flip-flops D

**Paso 2:** Construir la tabla de estados

|               |   | Entradas                  |     |
|---------------|---|---------------------------|-----|
|               |   | 0                         | 1   |
| Estado actual | A | A/0                       | B/0 |
|               | B | C/0                       | B/0 |
|               | C | A/0                       | B/1 |
|               |   | Estado siguiente / Salida |     |



# Máquinas de estado (FSM)

- Diseño e implementación de un detector de la secuencia “101” utilizando flip-flops D

**Paso 3:** Codificar los estados

A = 00

B = 01

C = 10



*\* Nota: cada estado estará representado por 2 bits  $Q_1$   $Q_0$*

# Máquinas de estado (FSM)

- Diseño e implementación de un detector de la secuencia “101” utilizando flip-flops D

**Paso 4:** Incluir la codificación en la tabla y calcular las funciones de excitación y de salida

## Cálculo de la función de excitación del flip-flop 0

|               |     | Entradas |         |
|---------------|-----|----------|---------|
|               |     | 0        | 1       |
| Estado actual | 0 0 | 0 0 / 0  | 0 1 / 0 |
|               | 0 1 | 1 0 / 0  | 0 1 / 0 |
|               | 1 0 | 0 0 / 0  | 0 1 / 1 |

|   |   | D <sub>0</sub>                |   |   |   |
|---|---|-------------------------------|---|---|---|
|   |   | Q <sub>1</sub> Q <sub>0</sub> |   |   |   |
| E | 0 | 0                             | 0 | X | 0 |
|   | 1 | 1                             | 1 | X | 1 |

$$D_0 = E$$

# Máquinas de estado (FSM)

- Diseño e implementación de un detector de la secuencia “101” utilizando flip-flops D

**Paso 4:** Incluir la codificación en la tabla y calcular las funciones de excitación y de salida

## Cálculo de la función de excitación del flip-flop 1

|               |     | Entradas |         |
|---------------|-----|----------|---------|
|               |     | 0        | 1       |
| Estado actual | 0 0 | 0 0 / 0  | 0 1 / 0 |
|               | 0 1 | 1 0 / 0  | 0 1 / 0 |
|               | 1 0 | 0 0 / 0  | 0 1 / 1 |

|   |   | D <sub>1</sub>                |   |   |   |
|---|---|-------------------------------|---|---|---|
|   |   | Q <sub>1</sub> Q <sub>0</sub> |   |   |   |
| E | 0 | 0                             | 1 | X | 0 |
|   | 1 | 0                             | 0 | X | 0 |

$$D_1 = \text{not}(E) \text{ and } Q_0$$

# Máquinas de estado (FSM)

- Diseño e implementación de un detector de la secuencia “101” utilizando flip-flops D

**Paso 4:** Incluir la codificación en la tabla y calcular las funciones de excitación y de salida

## Cálculo de la función de salida

|               |     | Entradas |         |
|---------------|-----|----------|---------|
|               |     | 0        | 1       |
| Estado actual | 0 0 | 0 0 / 0  | 0 1 / 0 |
|               | 0 1 | 1 0 / 0  | 0 1 / 0 |
|               | 1 0 | 0 0 / 0  | 0 1 / 1 |


|   |   | Y         |    |    |    |
|---|---|-----------|----|----|----|
|   |   | $Q_1 Q_0$ |    |    |    |
| E |   | 00        | 01 | 11 | 10 |
|   | 0 | 0         | 0  | X  | 0  |
|   | 1 | 0         | 0  | X  | 1  |

$$Y = E \text{ and } Q_1$$

# Máquinas de estado (FSM)

- Diseño e implementación de un detector de la secuencia “101” utilizando flip-flops D

**Paso 5:** Dibujar el circuito




# Máquinas de estado (FSM)

**Repetimos el ejercicio pero esta vez describimos en VHDL el diagrama de estados en lugar de realizar el diseño a nivel compuertas**

**Diseñaremos una máquina de Mealy y otra de Moore**

# Máquinas de estado (FSM)

- Diseño de una máquina de Mealy: Detector de “101”



# Máquinas de estado (FSM)

- **Diseño de una máquina de Mealy: Detector de “101”**

Consiste en 3 pasos:

- Definición de los estados
- Descripción de los registros de estado
- Descripción de los bloques combinacionales de próximo estado y de salida




# Máquinas de estado (FSM)

- Diseño de una máquina de Mealy: Detector de “101”

## Paso 1: Definición de los estados

```
architecture det_arq of detector is
  type tipo_estado is (A, B, C);
  signal estado_actual, estado_siguiente: tipo_estado;
begin
  ...
end;
```



# Máquinas de estado (FSM)

- **Diseño de una máquina de Mealy: Detector de “101”**

## **Paso 2: Descripción de los registros de estado**

```
registros: process(clk, rst)
begin
    if rst = '1' then
        estado_actual <= A;
    elsif rising_edge(clk) then
        estado_actual <= estado_siguiente;
    end if;
end process;
```

# Máquinas de estado (FSM)

- Diseño de una máquina de Mealy: Detector de “101”

## Paso 3: Descripción de los bloques combinacionales de próximo estado y de salida

transiciones: **process**(estado\_actual, secuencia)

**begin**

**case** estado\_actual **is**

**when** A =>

**if** secuencia = '1' **then**

estado\_siguiente <= B;

det\_flag <= '0';


**else**

estado\_siguiente <= A;

det\_flag <= '0';

**end if;**

...



# Máquinas de estado (FSM)

- Diseño de una máquina de Mealy: Detector de “101”

...

**when B =>**

**if** secuencia = '1' **then**

estado\_siguiete <= B;

det\_flag <= '0';


**else**

estado\_siguiete <= C;

det\_flag <= '0';

**end if;**

...



# Máquinas de estado (FSM)

- Diseño de una máquina de Mealy: Detector de “101”

...

**when C =>**

**if** secuencia = '1' **then**

estado\_siguiente <= B;

det\_flag <= '1';

**else**

estado\_siguiente <= A;


det\_flag <= '0';

**end if;**

**end case;**

**end process;**

**end;**



# Máquinas de estado (FSM)

- Reporte de síntesis (ISE)

```
=====
*                               HDL Synthesis                               *
=====

Performing bidirectional port resolution...

Synthesizing Unit <detector>.
  Related source file is "/home/nalvare/VHDL_sources/Maquinas_de_estado/Ejemplo_basico/prul.vhdl".
  Found finite state machine <FSM_0> for signal <estado_actual>.
  -----
  | States           | 3 |
  | Transitions      | 6 |
  | Inputs           | 1 |
  | Outputs          | 3 |
  | Clock            | clk                (rising_edge) |
  | Reset            | rst                (positive)      |
  | Reset type       | asynchronous       |
  | Reset State      | a                  |
  | Power Up State   | a                  |
  | Encoding         | automatic          |
  | Implementation   | LUT                 |
  -----

Summary:
  inferred 1 Finite State Machine(s).
Unit <detector> synthesized.
```

# Máquinas de estado (FSM)

- Reporte de síntesis (ISE)


```
=====
*                               Advanced HDL Synthesis                               *
=====

Analyzing FSM <FSM_0> for best encoding.
Optimizing FSM <estado_actual/FSM> on signal <estado_actual[1:2]> with user encoding.
-----
State | Encoding
-----
a     | 00
b     | 01
c     | 10
-----

=====
```

# Máquinas de estado (FSM)


- Esquemático (ISE - RTL Schematic)






# Máquinas de estado (FSM)

- Esquemático (ISE - RTL Schematic)




# Máquinas de estado (FSM)

- Esquemático (ISE - Technology Schematic)




# Máquinas de estado (FSM)

- Diseño de una máquina de Mealy: Simulación (ISim)



# Máquinas de estado (FSM)

- Diseño de una máquina de Moore: Detector de “101”



# Máquinas de estado (FSM)

- **Diseño de una máquina de Moore: Detector de “101”**

Consiste en 3 pasos:


- Definición de los estados
- Descripción de los registros de estado
- Descripción de los bloques combinacionales de próximo estado y de salida

# Máquinas de estado (FSM)

- Diseño de una máquina de Moore: Detector de “101”

## Paso 1: Definición de los estados

```
architecture det_arq of detector is
  type tipo_estado is (A, B1, B2, C);
  signal estado_actual, estado_siguiete: tipo_estado;
begin
  ...
end;
```



# Máquinas de estado (FSM)

- **Diseño de una máquina de Moore: Detector de “101”**

## **Paso 2: Descripción de los registros de estado**

```
registros: process(clk, rst)
begin
    if rst = '1' then
        estado_actual <= A;
    elsif rising_edge(clk) then
        estado_actual <= estado_siguiete;
    end if;
end process;
```

# Máquinas de estado (FSM)

- Diseño de una máquina de Moore: Detector de “101”

## Paso 3: Descripción de los bloques combinacionales de próximo estado y de salida

transiciones: **process**(estado\_actual, secuencia)

**begin**

**case** estado\_actual **is**

**when** A =>

**if** secuencia = '1' **then**


estado\_siguiete <= B1;

**else**

estado\_siguiete <= A;

**end if;**

...





# Máquinas de estado (FSM)

- Diseño de una máquina de Moore: Detector de “101”

...

**when B1 =>**

if secuencia = '1' then  
estado\_siguiente <= B1;

else

estado\_siguiente <= C;

end if;

**when B2 =>**


if secuencia = '1' then  
estado\_siguiente <= B1;

else

estado\_siguiente <= C;

end if;

...



# Máquinas de estado (FSM)

- Diseño de una máquina de Moore: Detector de “101”

...

**when C =>**

if secuencia = '1' then  
estado\_siguiente <= B2;

else

estado\_siguiente <= A;


end if;

end case;

end process;

det\_flag <= '1' when estado\_actual = B2 else '0';

end; -- fin de la arquitectura



# Máquinas de estado (FSM)

- Reporte de síntesis de la máquina de Moore (ISE)

```
=====
*                               HDL Synthesis                               *
=====

Performing bidirectional port resolution...

Synthesizing Unit <detector>.
  Related source file is "/home/nalvare/VHDL_sources/Maquinas_de_estado/Ejemplo_Basico_Moore/pru_moore.vhd".
  Found finite state machine <FSM_0> for signal <estado_actual>.
-----
| States           | 4 |
| Transitions      | 8 |
| Inputs           | 1 |
| Outputs          | 1 |
| Clock            | clk           | (rising_edge) |
| Reset            | rst           | (positive)    |
| Reset type       | asynchronous   |
| Reset State      | a              |
| Power Up State   | a              |
| Encoding         | automatic      |
| Implementation   | LUT            |
-----

Summary:
  inferred 1 Finite State Machine(s).
Unit <detector> synthesized.
```

# Máquinas de estado (FSM)


- Reporte de síntesis de la máquina de Moore (ISE)

```
=====
*                               Advanced HDL Synthesis                               *
=====

Analyzing FSM <FSM_0> for best encoding.
Optimizing FSM <estado_actual/FSM> on signal <estado_actual[1:2]> with sequential encoding.
-----
State | Encoding
-----
a      | 00
b1     | 01
b2     | 11
c      | 10
-----
```


# Máquinas de estado (FSM)

- **Esquemático de la máquina de Moore (ISE - RTL Schem)**



# Máquinas de estado (FSM)

- Esquemático de la máquina de Moore (ISE - Tech Schem)



# Máquinas de estado (FSM)

- Diseño de una máquina de Moore: Simulación (ISim)

