## Процессор МУР128 (машина учебная регистровая, 128-разрядная)

Гаврилов В.С.

17 декабря 2017 г.

## Оглавление

Осн	овы архитектуры	3
1.1	Регистры	3
1.2		3
Спи	сок команд	4
2.1	Целочисленные команды	4
	2.1.1 Команды пересылки	4
	2.1.2 Арифметические команды	5
		6
2.2		7
		7
		7
2.3	Команды передачи управления	8
Код	ировка команд	11
3.1		11
3.2		
		 14
	• •	15
3.3		16
0.0	·	16
		16
3.4		16
	1.1 1.2 Спи 2.1 2.2 2.3 Код 3.1 3.2	1.2       Режимы адресации         Список команд         2.1       Целочисленные команды         2.1.1       Команды пересылки         2.1.2       Арифметические команды         2.1.3       Поразрядные операции         2.2       Вещественные команды         2.2.1       Команды пересылки         2.2.2       Арифметические команды         3.3       Команды пересылки         3.2       Целочисленные команды         3.2.1       Команды пересылки         3.2.2       Арифметические команды         3.3.1       Команды пересылки         3.3.2       Арифметические команды         3.3.1       Команды пересылки         3.3.2       Арифметические команды

# Список таблиц

2.1.1 Целочисленные команды пересылки	. 4
2.1.1 Целочисленные команды пересылки	. 5
2.1.2 Целочисленные арифметические команды	
2.1.2 Целочисленные арифметические команды	
2.1.3 Команды поразрядных операций	
2.2.1 Вещественные команды пересылки	
2.2.2 Вещественные арифметические команды	. 7
2.2.2 Вещественные арифметические команды	
2.3.1 Команды передачи управления	. 8
2.3.1 Команды передачи управления	. 9
2.3.1 Команды передачи управления	. 10
2.3.2 Обозначения условий для условной передачи управления	. 10
3.1.1 Коды целочисленных регистров	12
3.1.1 Коды целочисленных регистров	
3.1.2 Коды вещественных регистров	. 12
3.1.2 Коды вещественных регистров	. 12
3.1.2 Коды вещественных регистров	. 12 . 13 . 13
3.1.2 Коды вещественных регистров	. 12 . 13 . 13 . 13
3.1.2 Коды вещественных регистров	. 12 . 13 . 13 . 13
3.1.2 Коды вещественных регистров          3.1.2 Коды вещественных регистров          3.1.3 Коды условий          3.1.4 Коды в поле SF          3.1.5 Коды в поле Т          3.2.1 Кодирование целочисленных команд пересылки	. 12 . 13 . 13 . 13 . 13
3.1.2 Коды вещественных регистров	. 12 . 13 . 13 . 13 . 13 . 14
3.1.2 Коды вещественных регистров         3.1.2 Коды вещественных регистров         3.1.3 Коды условий         3.1.4 Коды в поле SF         3.1.5 Коды в поле Т         3.2.1 Кодирование целочисленных команд пересылки         3.2.2 Кодирование целочисленных арифметических команд	12 13 13 13 13 14 14 15

## Глава 1. Основы архитектуры

#### 1.1. Регистры

Процессор МУР128 имеет следующие регистры: 32 целочисленных регистра общего назначения (r0-r31) по 128 разрядов в каждом; 32 вещественных регистра (f0-f31), тоже по 128 разрядов в каждом; и 128-разрядный указатель команд ір. Регистры общего назначения можно использовать для целых чисел и для указателей. Вещественные регистры предназначены для хранения вещественных чисел. Формат хранения данных в вещественных регистрах — формат четырёхкратной точности. Имеется также указатель стека sp и указатель кадра стека, bp. Первый из них идентичен r31, а второй идентичен r30. Специального регистра флагов нет.

## 1.2. Режимы адресации

Находящийся в памяти операнд можно адресовать с помощью следующей формы:

Address = BP + IX\*SF

Здесь BP-128-разрядный базовый указатель, IX-128-разрядный индексный регистр, SF- масшта-бирующий множитель.

Базовый указатель, BP, может быть регистром общего назначения, в том числе указателем стека (sp) и указателем кадра стека (bp).

Индексный регистр, IX, может быть одним из регистров r0-r30.

Масштабирующий множитель, SF, может принимать значения 1, 2, 4, 8, 10, 16.

Переходы и вызовы могут использовать как смещение относительно указателя команд, так и абсолютный адрес. В каждом из этих случаев адрес перехода может указываться как в регистре общего назначения, так и непосредственно заданной 15-разрядной константой, расширяемой знаком до 128 разрядов. При использовании в качестве адреса перехода смещения относительно указателя команд, адрес перехода вычисляется так:

Address = IP + 4 \* Offset

поскольку размер любой команды процессора МУР128 равен 4 байтам.

## Глава 2. Список команд

## 2.1. Целочисленные команды

Целочисленные команды можно разделить на три больших группы: команды пересылки, арифметические команды, и поразрядные операции. В следующих трёх разделах перечисляются все эти команды и описывается их поведение.

#### 2.1.1. Команды пересылки

К целочисленным командам пересылки относятся следующие команды:

Таблица 2.1.1. Целочисленные команды пересылки

Команда	Пояснение
mov reg1, reg2	Записать в целочисленный регистр reg1 содержимое целочисленного регистра
	reg2.
movu reg, imm15	Записать в целочисленный регистр reg непосредственно заданную константу
	imm15, расширив её нулём до 128 разрядов.
movs reg, imm15	Записать в целочисленный регистр reg непосредственно заданную константу
	imm15, расширив её знаком до 128 разрядов.
mov reg, [mem128]	Загрузить в целочисленный регистр reg содержимое 128-разрядной ячейки па-
	мяти mem128.
mov8u reg, [mem8]	Загрузить в целочисленный регистр reg содержимое 8-разрядной ячейки памяти
	mem8, расширив его перед этим нулём до 128 разрядов.
mov16u reg, [mem16]	Загрузить в целочисленный регистр reg содержимое 16-разрядной ячейки памя-
	ти mem16, расширив его перед этим нулём до 128 разрядов.
mov32u reg, [mem32]	Загрузить в целочисленный регистр reg содержимое 32-разрядной ячейки памя-
	ти mem32, расширив его перед этим нулём до 128 разрядов.
mov64u reg, [mem64]	Загрузить в целочисленный регистр reg содержимое 64-разрядной ячейки памя-
	ти mem64, расширив его перед этим нулём до 128 разрядов.
mov8s reg, [mem8]	Загрузить в целочисленный регистр reg содержимое 8-разрядной ячейки памяти
	mem8, расширив его перед этим знаком до 128 разрядов.
mov16s reg, [mem16]	Загрузить в целочисленный регистр reg содержимое 16-разрядной ячейки памя-
	ти mem16, расширив его перед этим знаком до 128 разрядов.
mov32s reg, [mem32]	Загрузить в целочисленный регистр reg содержимое 32-разрядной ячейки памя-
	ти mem32, расширив его перед этим знаком до 128 разрядов.
mov64s reg, [mem64]	Загрузить в целочисленный регистр reg содержимое 64-разрядной ячейки памя-
	ти mem64, расширив его перед этим знаком до 128 разрядов.
mov [mem128], reg	Сохранить содержимое целочисленного регистра reg в 128-разрядной ячейке па-
	мяти mem128.
mov8 [mem8], reg	Сохранить младшие 8 разрядов целочисленного регистра reg в 8-разрядной ячей-
	ке памяти mem8.
mov16 [mem16], reg	Сохранить младшие 16 разрядов целочисленного регистра reg в 16-разрядной
	ячейке памяти mem16.
mov32 [mem32], reg	Сохранить младшие 32 разряда целочисленного регистра reg в 32-разрядной
	ячейке памяти mem32.
mov64 [mem64], reg	Сохранить младшие 64 разряда целочисленного регистра reg в 64-разрядной
	ячейке памяти mem64.

Таблица 2.1.1. Целочисленные команды пересылки

Команда	Пояснение
push <i>ri-</i> r <i>j</i>	Сохранить в стеке содержимое регистров с $ri$ по $rj$ (должно быть $i\leqslant j$ ). А именно, делается следующее: for(n = i; n <= j; n++){ sp $-=$ 16; *sp $\leftarrow$ rn; }
pop r <i>i-</i> r <i>j</i>	Восстановить из стека содержимое регистров с $ri$ по $rj$ (должно быть $i\leqslant j$ ). А именно, делается следующее: for(n = i; n <= j; n++){

## 2.1.2. Арифметические команды

К арифметическим командам относятся команды целочисленных сложения, вычитания, умножения, деления, и вычисления остатка, а также команды сравнения.

В следующей таблице перечислены все целочисленные арифметические команды.

Таблица 2.1.2. Целочисленные арифметические команды

Команда	Пояснение
addi reg1, reg2, reg3	$reg1 \leftarrow reg2 + reg3$
addi reg1, reg2, imm10	$\texttt{reg1} \leftarrow \texttt{reg2} + \texttt{imm10}$
subi reg1, reg2, reg3	$reg1 \leftarrow reg2 - reg3$
subi reg1, reg2, imm10	${\tt reg1} \leftarrow {\tt reg2-imm10}$
muliu reg1, reg2, reg3	Записать в reg1 младшие 128 разрядов результата беззнакового произве-
	дения reg2 и reg3.
muliu reg1, reg2, imm10	Записать в reg1 младшие 128 разрядов результата беззнакового произве-
	дения reg2 и imm10.
mulis reg1, reg2, reg3	Записать в reg1 младшие 128 разрядов результата знакового произведе-
	ния reg2 и reg3.
mulis reg1, reg2, imm10	Записать в reg1 младшие 128 разрядов результата знакового произведе-
	ния reg2 и imm10.
diviu reg1, reg2, reg3	Записать в reg1 частное при беззнаковом делении reg2 на reg3.
diviu reg1, reg2, imm10	Записать в reg1 частное при беззнаковом делении reg2 на imm10.
divis reg1, reg2, reg3	Записать в reg1 частное при знаковом делении reg2 на reg3.
divis reg1, reg2, imm10	Записать в reg1 частное при беззнаковом делении reg2 на imm10.
modiu reg1, reg2, reg3	Записать в reg1 остаток от беззнакового деления reg2 на reg3.
modiu reg1, reg2, imm10	Записать в reg1 остаток от беззнакового деления reg2 на imm10.
modis reg1, reg2, reg3	Записать в reg1 остаток от знакового деления reg2 на reg3.
modis reg1, reg2, imm10	Записать в reg1 остаток от знакового деления reg2 на imm10.
divmodiu reg1, reg2, reg3, reg4	Записать в reg1 частное при беззнаковом делении reg3 на reg4, а в reg2
	— остаток от деления.
divmodis reg1, reg2, reg3, reg4	Записать в reg1 частное при знаковом делении reg3 на reg4, а в reg2 —
	остаток от деления.
	Беззнаково сравнить reg2 и reg3. Далее так:
cmpiu reg1, reg2, reg3	$ exttt{reg1} \leftarrow egin{cases} -1, \  ext{ecли reg2} <  ext{reg3}; \ 0, \  ext{ecли reg2} =  ext{reg3}; \ +1, \  ext{ecли reg2} >  ext{reg3}. \end{cases}$
0512 1082, 1080	$ exttt{reg1} \leftarrow iggl\{ 0,  ext{ если }  ext{reg2} =  ext{reg3};$
	$igl(+1,\; если\; reg2 > reg3.$
	·

Таблица 2.1.2. Целочисленные арифметические команды

Команда	Пояснение
cmpis reg1, reg2, reg3	$ ext{Знаково сравнить reg2 и reg3.}$ Далее так: $ ext{reg1} \leftarrow \begin{cases} -1, \text{ если reg2} < \text{reg3}; \\ 0, \text{ если reg2} = \text{reg3}; \\ +1, \text{ если reg2} > \text{reg3}. \end{cases}$
cmpiu reg1, reg2, imm10	Беззнаково сравнить reg2 и imm10. Далее так:
cmpis reg1, reg2, imm10	3наково сравнить reg $2$ и imm $10$ . Далее так:

В данном разделе и в последующих imm10-10-разрядная знаковая константа.

#### 2.1.3. Поразрядные операции

В приводимой ниже таблице сведены все команды вычисления поразрядных операций:

Таблица 2.1.3. Команды поразрядных операций

Команда	Пояснение
and reg1, reg2, reg3	${\tt reg1} \leftarrow {\tt reg2}  \&  {\tt reg3}$
and reg1, reg2, imm10	$\texttt{reg1} \leftarrow \texttt{reg2}  \&  \texttt{imm10}$
or reg1, reg2, reg3	$reg1 \leftarrow reg2 \mid reg3$
or reg1, reg2, imm10	$\mathtt{reg1} \leftarrow \mathtt{reg2}     \mathtt{imm10}$
xor reg1, reg2, reg3	reg1 ← reg2^reg3
xor reg1, reg2, imm10	$reg1 \leftarrow reg2 ^ imm10$
andn reg1, reg2, reg3	$reg1 \leftarrow reg2 \& reg3$
andn reg1, reg2, imm10	$\texttt{reg1} \leftarrow \texttt{reg2}  \&  \texttt{~imm10}$
orn reg1, reg2, reg3	$reg1 \leftarrow reg2 \mid \text{reg3}$
orn reg1, reg2, imm10	$reg1 \leftarrow reg2 \mid ~imm10$
xorn reg1, reg2, reg3	reg1 ← reg2 ^ reg3
xorn reg1, reg2, imm10	$reg1 \leftarrow reg2 ^ imm10$
lshift reg1, reg2, reg3	$reg1 \leftarrow reg2 \ll reg3$
lshift reg1, reg2, imm10	reg1 ← reg2 ≪ ~imm10
rshift reg1, reg2, reg3	${ m reg1}\leftarrow{ m reg2}\gg{ m reg3}$ (сдвиг вправо беззнакового числа, при этом слева
	вдвигаются нули)
rshift reg1, reg2, imm10	${ m reg1} \leftarrow { m reg2} \gg  ilde{\ }$ іmm10 (сдвиг вправо беззнакового числа, при этом
	слева вдвигаются нули)
rshifts reg1, reg2, reg3	${ m reg1} \leftarrow { m reg2} \gg { m reg3}$ (сдвиг вправо знакового числа, при этом слева
	остаётся неизменным знаковый разряд)
rshifts reg1, reg2, imm10	${ m reg1} \leftarrow { m reg2} \gg { m imm10}$ (сдвиг вправо знакового числа, при этом слева
	остаётся неизменным знаковый разряд)
not reg1, reg2	reg1 ← ~reg2
not reg1, imm15	reg1 ← ~imm15

В данном разделе и в последующих imm15-15-разрядная знаковая константа.

## 2.2. Вещественные команды

Вещественные команды можно разделить на две больших группы: команды пересылки и арифметические команды. В следующих двух разделах перечисляются все эти команды и описывается их поведение.

#### 2.2.1. Команды пересылки

К целочисленным командам пересылки относятся следующие команды:

Таблица 2.2.1. Вещественные команды пересылки

Команда	Пояснение
mov reg1, reg2	Записать в вещественный регистр reg1 содержимое вещественного регистра reg2.
mov reg, [mem128]	Загрузить в вещественный регистр reg содержимое 128—разрядной ячейки памяти mem128.
mov32f reg, [mem32]	Загрузить в вещественный регистр reg содержимое 32-разрядной ячейки памяти mem32.
mov64f reg, [mem64]	Загрузить в вещественный регистр reg содержимое 64-разрядной ячейки памяти mem64.
mov80f reg, [mem80]	Загрузить в вещественный регистр reg содержимое 80-разрядной ячейки памяти mem80.
mov32f [mem32], reg	Сохранить содержимое вещественного регистра reg в 32-разрядной ячейке памяти mem32 (происходит преобразование из четырёхкратной точности к одинарной).
mov64f [mem64], reg	Сохранить содержимое вещественного регистра reg в 64-разрядной ячейке памяти mem64 (происходит преобразование из четырёхкратной точности к двойной точности).
mov80f [mem64], reg	Сохранить содержимое вещественного регистра reg в 80-разрядной ячейке памяти mem80 (происходит преобразование из четырёхкратной точности к расширенной точности).
push f <i>i</i> -f <i>j</i>	Сохранить в стеке содержимое регистров с $fi$ по $fj$ (должно быть $i\leqslant j$ ). А именно, делается следующее: for(n = i; n <= j; n++){ sp -= 16; *sp $\leftarrow$ fn; }
pop f <i>i-</i> f <i>j</i>	Восстановить из стека содержимое регистров с $fi$ по $fj$ (должно быть $i \leqslant j$ ). А именно, делается следующее: for(n = i; n <= j; n++){ fn $\leftarrow$ *sp; sp += 16; }

#### 2.2.2. Арифметические команды

К вещественным арифметическим командам относятся команды выполнения четырёх действий арифметики, команда сравнения, и команды округления. Все вещественные арифметические команды собраны в приводимой ниже таблице.

Таблица 2.2.2. Вещественные арифметические команды

Команда	Пояснение
addf reg1, reg2, reg3	$reg1 \leftarrow reg2 + reg3$
subf reg1, reg2, reg3	$reg1 \leftarrow reg2 - reg3$
mulf reg1, reg2, reg3	reg1 ← reg2*reg3
divf reg1, reg2, reg3	$reg1 \leftarrow reg2/reg3$

Таблица 2.2.2. Вещественные арифметические команды

Команда	Пояснение
	Сравнить содержимое вещественных регистров reg2 и reg3, а результат
	записать в целочисленный регистр reg1. А именно:
cmpf reg1, reg2, reg3	$ ext{reg1} \leftarrow egin{cases} -1, \  ext{если reg2} <  ext{reg3}; \ 0, \  ext{если reg2} =  ext{reg3}; \ +1, \  ext{если reg2} >  ext{reg3}; \ +2, \  ext{если содержимое reg2 и reg3} -  ext{несравнимо}. \end{cases}$
roundn reg1, reg2	Записать в целочисленный регистр reg1 результат округления содержимого ве-
	щественного регистра reg2 к ближайшему целому.
roundl reg1, reg2	Записать в целочисленный регистр reg1 результат округления содержимого ве-
	щественного регистра reg2 к ближайшему меньшему целому.
roundg reg1, reg2	Записать в целочисленный регистр reg1 результат округления содержимого ве-
	щественного регистра reg2 к ближайшему большему целому.
roundt reg1, reg2	Записать в целочисленный регистр reg1 результат округления содержимого ве-
	щественного регистра reg2 отбрасыванием дробной части.
frac reg1, reg2	Записать в вещественный регистр reg1 дробную часть содержимого веществен-
	ного регистра reg2.

## 2.3. Команды передачи управления

К командам передачи управления относятся команды условного и безусловного вызова подпрограммы, условного и безусловного перехода, условного и безусловного возврата, команда возбуждения программного прерывания, команда возврата из прерывания. В командах условного и безусловного перехода, а также в командах условного и безусловного вызова подпрограммы адрес перехода может быть как абсолютным, так и смещением относительно регистра указателя команд ір.

В следующей таблице приведены все команды передачи управления.

Таблица 2.3.1. Команды передачи управления

Команда	Пояснение
jmp reg	Безусловный переход по абсолютному адресу, указанному в регистре: ip $\leftarrow$ reg,
	где reg — целочисленный регистр
jmpr reg	Безусловный относительный переход: ip += 4 * reg, где reg — целочисленный
	регистр
jmpr imm20	Безусловный относительный переход: ip $+=$ 4 * imm20, где imm20 $-$ 20-
	разрядная знаковая константа.
jmp <i>cc</i> reg1, reg2	Условный переход по абсолютному адресу, указанному в регистре: если содержи-
	мое целочисленного регистра $reg1$ удовлетворяет условию $cc$ , то $ip \leftarrow reg2$ , где
	reg2 — целочисленный регистр
jmp <i>cc</i> r reg1, reg2	Условный относительный переход: если содержимое целочисленного регистра
	reg1 удовлетворяет условию $cc$ , то ip $+=$ 4 * reg2, где reg2 — целочисленный
	регистр
jmp <i>cc</i> r reg, imm15	Условный относительный переход: если содержимое целочисленного регистра reg
	удовлетворяет условию $cc$ , то ip $+=$ 4 * imm20, где imm15 $-$ 15-разрядная зна-
	ковая константа.
	Безусловный вызов подпрограммы, абсолютный адрес которой находится в це-
	лочисленном регистре reg. А именно, делается следующее:
call reg	sp -= 16;
	*sp = ip;
	$ ext{ip} \leftarrow  ext{reg};$

Таблица 2.3.1. Команды передачи управления

Команда	Пояснение
Томилда	Безусловный вызов подпрограммы, относительный адрес которой находится в
	целочисленном регистре reg. А именно, делается следующее:
callr reg	sp -= 16;
cam reg	*sp = ip;
	ip += 4 * reg; Безусловный вызов подпрограммы, относительный адрес которой задан знако-
	вой константой imm20. А именно, делается следующее:
callr imm20	sp -= 16;
	*sp = ip;
	ip += 4 * imm20;
	Условный вызов подпрограммы: если содержимое целочисленного регистра reg1
	удовлетворяет условию сс, то перейти к выполнению подпрограммы, абсолют-
	ный адрес которой указан в целочисленном регистре reg2. А именно, делается
	следующее:
call <i>cc</i> reg1, reg2	if(cc){
	sp -= 16;
	*sp = ip;
	$ip \leftarrow reg2;$
	] }   Tog2,
	Условный вызов подпрограммы: если содержимое целочисленного регистра reg1
	удовлетворяет условию сс, то перейти к выполнению подпрограммы, относитель-
	ный адрес которой указан в целочисленном регистре reg2. А именно, делается
	следующее:
call <i>cc</i> r reg1, reg2	if(cc){
	sp -= 16;
	*sp = ip;
	$p \leftarrow 4 * reg2;$
	}
	Условный вызов подпрограммы: если содержимое целочисленного регистра reg
	удовлетворяет условию сс, то перейти к выполнению подпрограммы, относи-
	тельный адрес которой указан непосредственно заданной 15-разрядной знако-
	вой константой imm15. А именно, делается следующее:
call <i>cc</i> r reg, imm15	if(cc){
	sp -= 16;
	*sp = ip;
	$ip \leftarrow 4 * imm15;$
	}
rot	Безусловный возврат из подпрограммы. А именно, делается следующее:
ret	ip ← *sp;
	sp += 16; Условный возврат из подпрограммы, т.е. возврат из подпрограммы, если со-
	держимое целочисленного регистра reg удовлетворяет условию <i>сс.</i> А именно,
	делается следующее:
ret <i>cc</i> reg	if(cc){
10000 105	ip ← *sp;
	sp += 16;
	Безусловный возврат из подпрограммы с очисткой стека от переданных аргумен-
	тов. В целочисленном регистре reg содержится размер переданных аргументов
	в байтах. А именно, делается следующее:
reta reg	ip ← *sp;
	sp += 16;
	sp += reg;
	1

Таблица 2.3.1. Команды передачи управления

Команда	Пояснение
	Безусловный возврат из подпрограммы с очисткой стека от переданных аргу-
	ментов. Непосредственно заданная беззнаковая константа imm20 равна размеру
reta imm20	переданных аргументов в байтах. А именно, делается следующее:
icta IIIIIIZU	ip ← *sp;
	sp += 16;
	sp += imm20;
	Условный возврат из подпрограммы с очисткой стека от переданных аргумен-
	тов, если содержимое целочисленного регистра $\operatorname{reg} 1$ удовлетворяет условию $\operatorname{cc}$ .
	В целочисленном регистре reg2 содержится размер переданных аргументов в
	байтах. А именно, делается следующее:
reta <i>cc</i> reg1, reg2	if(cc){
	ip ← *sp;
	sp += 16;
	sp += reg2;
	}
	Условный возврат из подпрограммы с очисткой стека от переданных аргумен-
	тов, если содержимое целочисленного регистра reg удовлетворяет условию <i>сс.</i>
	Беззнаковая целочисленная константа imm15 определяет размер переданных ар-
	гументов в байтах. А именно, делается следующее:
reta <i>cc</i> reg, imm15	if(cc){
	ip ← *sp;
	sp += 16;
	sp += imm15;
	}   Вызов подпрограммы обработки прерывания, номер которого задан в целочис-
	ленном регистре reg. А именно, делается следующее:
trap reg	push r0-r31;
liap reg	push ip;
	ip ← (reg & 0x3FF) * 16;
	Вызов подпрограммы обработки прерывания, номер которого задан беззнаковой
	целочисленной константой imm10. А именно, делается следующее:
trap imm10	push r0-r31;
	push ip;
	ip ← imm10 * 16;
	Возврат из подпрограммы обработки прерывания. А именно, делается следую-
:	щее:
reti	pop ip;
	pop r0-r31;

Здесь cc — условие, которому должно удовлетворять содержимое регистра, чтобы произошла передача управления. В приводимой ниже таблице приведены все такие условия.

Таблица 2.3.2. Обозначения условий для условной передачи управления

Обозначение	Пояснение
S	Содержимое проверяемого регистра — отрицательно.
Z	Содержимое проверяемого регистра — ноль.
p	Содержимое проверяемого регистра — положительно.
nz	Содержимое проверяемого регистра — не ноль.
ge	Содержимое проверяемого регистра — больше или равно нуля.
le	Содержимое проверяемого регистра — меньше или равно нуля.

## Глава 3. Кодировка команд

В настоящей главе описываются форматы команд и кодировка команд.

#### 3.1. Формат команд

Все команды используют один из общих шаблонов форматов, показанных ниже (самые старшие разряды — слева).

31	30	29 20	19 0
Т		OP	IMM

Рис. 3.1.1. Шаблон А. Имеется один операнд, являющийся непосредственно заданной константой.

31 30	29 20	19 15	14 0
Т	OP	R	0

Рис. 3.1.2. Шаблон В. Имеется один регистровый операнд.

31 30	29 2	0 19	15	14 0
Т	OP	R		IMM

Рис. 3.1.3. Шаблон С. Имеется один регистровый операнд и один операнд, являющийся непосредственно заданной константой.

31 30	29 20	19 15	14 10	9 0
Т	OP	R1	R2	0

Рис. 3.1.4. Шаблон D. Имеется два регистровых операнда.

31 30	29 20	19	15 14	10 9 0
Т	OP	R1	R2	IMM

Рис. 3.1.5. Шаблон Е. Имеется два регистровых операнда и один операнд, являющийся непосредственно заданной константой.

31 30	29 20	19 15	14 10	9 5	4 0	
Т	OP	R1	R2	R3	0	

Рис. 3.1.6. Шаблон F. Имеется три регистровых операнда.

31 30	29 20	19	15	14	10	9 5	4	(	)
Т	OP	R	1	R2		R3		R4	

Рис. 3.1.7. Шаблон G. Имеется четыре регистровых операнда.

31 30	29 20	19 15	14 10	9 5	4 2	1 0	
Т	OP	R	В	IX	SF	0	

Рис. 3.1.8. Шаблон М. Команда загрузки или сохранения.

В следующих таблица приведены коды регистров, коды условий, и коды в поле SF.

Таблица 3.1.1. Коды целочисленных регистров

тоды целе	J IVICTICIII			
Регистр	Код			
r0	00000			
r1	00001			
r2	00010			
r3	00011			
r4	00100			
r5	00101			
r6	00110			
r7	00111			
r8	01000			
r9	01001			
r10	01010			
r11	01011			
r12	01100			
r13	01101			
r14	01110			
r15	01111			
r16	10000			
r17	10001			
r18	10010			
r19	10011			
r20	10100			
r21	10101			
r22	10110			
r23	10111			
r24	11000			
r25	11001			
r26	11010			
r27	11011			
r28	11100			
r29	11101			
r30	11110			
r31	11111			

Таблица 3.1.2. Коды вещественных регистров Регистр Код

Регистр	rод
f0	00000
f1	00001
f2	00010
f3	00011
f4	00100
f5	00101
f6	00110
f7	00111
f8	01000
f9	01001
f10	01010
f11	01011
f12	01100
f13	01101
f14	01110
f15	01111
f16	10000

Таблица 3.1.2. Коды вещественных регистров

Регистр	Код
f17	10001
f18	10010
f19	10011
f20	10100
f21	10101
f22	10110
f23	10111
f24	11000
f25	11001
f26	11010
f27	11011
f28	11100
f29	11101
f30	11110
f31	11111

Таблица 3.1.3. Коды условий

<b>У</b> словие	Код
S	000
z	001
р	010
nz	011
ge	100
le	101

Таблица 3.1.4. Коды в поле SF

Масштабирующий множитель	Код
1	000
2	001
4	010
8	011
16	100
10	101

Коды 110 и 111 в поле SF — зарезервированы.

Поле T отвечает за тип команды, поле OP — за код операции. Возможны следующие значения поля T:

Таблица 3.1.5. Коды в поле Т

Код	Пояснения
00	целочисленная команда, но не команда пересылки
01	вещественная команда, но не команда пересылки
10	команда передачи управления
11	команда пересылки

В последующих разделах подробно описана кодирование каждой команды.

## 3.2. Целочисленные команды

#### 3.2.1. Команды пересылки

В следующей таблице описано кодирование целочисленных команд пересылки. Двоеточием разделяются поля машинной команды. В двоичном коде команды под reg, reg1, reg2, reg3, reg4, ri, rj понимаются коды

соответствующих регистровых аргументов команды, взятые из таблицы 3.1.1. Под imm10, imm15, imm20 здесь и всюду далее в двоичном коде понимается двоичное представление соответствующей константы, являющейся аргументом команды.

Таблица 3.2.1. Кодирование целочисленных команд пересылки

Команда	Двоичный код
mov reg1, reg2	11:0000000000:reg $1:$ reg $2:0000000000$ (т.е. используется шаблон D с T $= 11$ , OP $=$
	000000000, R1 = reg1, R2 = reg2)
movu reg, imm15	11:0000000001:reg:imm15 (т.е. используется шаблон C с T $= 11$ , $OP = 0000000001$ ,
	R = reg
movs reg, imm15	11:0000000010:reg:imm $15$ (т.е. используется шаблон C с T $= 11$ , $OP = 0000000010$ ,
	R = reg
mov reg, [mem128]	11:0000000011:reg:B:IX:SF:00 (т.е. используется шаблон M с T = 11, OP =
0,1	000000011, R = reg)
mov8u reg, [mem8]	11:000000100:reg:B:IX:SF:00 (т.е. используется шаблон M с T = 11, OP =
3, 10, [ , 1]	000000100, R = reg)
mov16u reg, [mem16]	11:000000101:reg:B:IX:SF:00 (т.е. используется шаблон M с T = 11, OP =
	000000101, $R = reg$ )
mov32u reg, [mem32]	11:000000110:reg:B:IX:SF:00 (т.е. используется шаблон M с T = 11, OP =
,	000000110, R = reg)
mov64u reg, [mem32]	11:0000000111:reg:B:IX:SF:00 (т.е. используется шаблон M с T = 11, OP =
3, [ , , ]	000000111, R = reg)
mov8s reg, [mem8]	11:000001000:reg:B:IX:SF:00 (т.е. используется шаблон M с T = 11, OP =
	000001000, $R = reg$
mov16u reg, [mem16]	11:000001001:reg:B:IX:SF:00 (т.е. используется шаблон M с T = 11, OP =
	000001001, R = reg)
mov32u reg, [mem32]	11:0000001010:reg:B:IX:SF:00 (т.е. используется шаблон M с T = 11, OP =
3, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,	000001010, R = reg)
mov64u reg, [mem32]	11:0000001011:reg:B:IX:SF:00 (т.е. используется шаблон M с T = 11, OP =
3, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,	000001011, R = reg)
mov [mem128], reg	11:0000001100:reg:B:IX:SF:00 (т.е. используется шаблон M с T = 11, OP =
, , , , , ,	000001100, R = reg)
mov8 [mem8], reg	11:0000001101:reg:B:IX:SF:00 (т.е. используется шаблон M с T = 11, OP =
	0000001101, R = reg)
mov16 [mem16], reg	11:0000001110:reg:B:IX:SF:00 (т.е. используется шаблон M с T $= 11$ , OP $=$
, ,	0000001110, R = reg)
mov32 [mem32], reg	11:0000001111:reg:B:IX:SF:00 (т.е. используется шаблон M с T = 11, OP =
1 1	0000001111, R = reg)
mov64 [mem64], reg	11:0000010000:reg:B:IX:SF:00 (т.е. используется шаблон M с T = 11, OP =
, ,	0000010000, R = reg)
push ri-rj	11:0000010001:ri:rj:00000000000 (т.е. используется шаблон D с T $= 11$ , OP $=$
	0000010001, R1 = ri, R2 = rj)
pop ri-rj	11:0000010010:ri:rj:0000000000 (т.е. используется шаблон D с T $=$ 11, OP $=$
	0000010010, R1 = ri, R2 = rj)
	. ,

#### 3.2.2. Арифметические команды

Ниже приведено описание кодирования целочисленных арифметических команд.

Таблица 3.2.2. Кодирование целочисленных арифметических команл

мапд	
Команда	Двоичный код
addi reg1, reg2, reg3	00:0000000000:reg $1:$ reg $2:$ reg $3:00000$ (т.е. используется шаблон F с T $=00$ , $0$ P $=$
	000000000, R1 = reg1, R2 = reg2, R3 = reg3)
addi reg1, reg2, imm10	00:000000001:reg1:reg2:imm10 (т.е. используется шаблон E с T $= 00$ , OP $=$
	000000001, R1 = reg1, R2 = reg2)

Таблица 3.2.2. Кодирование целочисленных арифметических команд

Команда	Двоичный код
subi reg1, reg2, reg3	00:000000010:reg $1:$ reg $2:$ reg $3:00000$ (т.е. используется шаблон F с T $=00$ , $0$ P $=$
	000000010, R1 = reg1, R2 = reg2, R3 = reg3)
subi reg1, reg2, imm10	00:000000011:reg1:reg2:imm10 (т.е. используется шаблон E с T $= 00$ , OP $=$
	000000011, R1 = reg1, R2 = reg2)
muliu reg1, reg2, reg3	00:000000100:reg1:reg2:reg3:00000 (т.е. используется шаблон F с T $=00$ , $0P=$
	000000100, R1 = reg1, R2 = reg2, R3 = reg3)
muliu reg1, reg2, imm10	00:000000101:reg $1:$ reg $2:$ imm $10$ (т.е. используется шаблон E с $T=00$ , $OP=$
	000000101, R1 = reg1, R2 = reg2)
mulis reg1, reg2, reg3	00:000000110:reg $1:$ reg $2:$ reg $3:00000$ (т.е. используется шаблон F с T $=00$ , $0$ P $=$
	000000110, R1 = reg1, R2 = reg2, R3 = reg3)
mulis reg1, reg2, imm10	00:0000000111:reg1:reg2:imm10 (т.е. используется шаблон E с T $= 00$ , OP $=$
	000000111, R1 = reg1, R2 = reg2)
diviu reg1, reg2, reg3	00:000001000:reg $1:$ reg $2:$ reg $3:00000$ (т.е. используется шаблон F с $T=00$ , $OP=$
	000001000, R1 = reg1, R2 = reg2, R3 = reg3)
diviu reg1, reg2, imm10	00:000001001:reg1:reg2:imm10 (т.е. используется шаблон E с T $= 00$ , OP $=$
	000001001, R1 = reg1, R2 = reg2)
divis reg1, reg2, reg3	00:0000001010:reg $1:$ reg $2:$ reg $3:00000$ (т.е. используется шаблон F с T $=00$ , $0$ P $=$
	000001010, R1 = reg1, R2 = reg2, R3 = reg3)
divis reg1, reg2, imm10	00:0000001011:reg1:reg2:imm10 (т.е. используется шаблон E с T $= 00$ , OP $=$
	0000001011, R1 = reg1, R2 = reg2)
modiu reg1, reg2, reg3	00:0000001100:reg1:reg2:reg3:00000 (т.е. используется шаблон F с T $=00$ , $0P=$
	000001100, R1 = reg1, R2 = reg2, R3 = reg3)
modiu reg1, reg2, imm10	00:0000001101:reg1:reg2:imm10 (т.е. используется шаблон E с T $= 00$ , OP $=$
	0000001101, R1 = reg1, R2 = reg2)
modis reg1, reg2, reg3	00:0000001110:reg1:reg2:reg3:00000 (т.е. используется шаблон F с T $=00$ , $0$ P $=$
	0000001110, R1 = reg1, R2 = reg2, R3 = reg3)
modis reg1, reg2, imm10	00:0000001111:reg1:reg2:imm10 (т.е. используется шаблон E с T $= 00$ , OP $=$
	0000001111, R1 = reg1, R2 = reg2)
divmodiu reg1, reg2, reg3, reg4	00:0000010000:reg1:reg2:reg3:reg4 (т.е. используется шаблон G с T $=00$ , OP $=$
	0000010000, R1 = reg1, R2 = reg2, R3 = reg3, R4 = reg4)
divmodis reg1, reg2, reg3, reg4	00:0000010001:reg1:reg2:reg3:reg4 (т.е. используется шаблон G с T $=00$ , OP $=$
	0000010001, R1 = reg1, R2 = reg2, R3 = reg3, R4 = reg4)
cmpiu reg1, reg2, reg3	00:0000010010:reg1:reg2:reg3:00000 (т.е. используется шаблон F с T $=00$ , $OP=$
	0000010010, R1 = reg1, R2 = reg2, R3 = reg3)
cmpiu reg1, reg2, imm10	00:0000010011:reg1:reg2:imm10 (т.е. используется шаблон E с T $= 00$ , OP $=$
	0000010011, R1 = reg1, R2 = reg2)
cmpis reg1, reg2, reg3	00:0000010100:reg1:reg2:reg3:00000 (т.е. используется шаблон F с T $=00$ , $OP=$
-	0000010100, R1 = reg1, R2 = reg2, R3 = reg3)
cmpis reg1, reg2, imm10	00:0000010101:reg1:reg2:imm10 (т.е. используется шаблон E с T $= 00$ , OP $=$
	0000010101, R1 = reg1, R2 = reg2)

#### 3.2.3. Поразрядные операции

В следующей таблице описано кодирование целочисленных поразрядных операций.

Таблица 3.2.3. Кодирование целочисленных команд поразрядных операций

операции	
Команда	Двоичный код
and reg1, reg2, reg3	00:0000010110:reg1:reg2:reg3:00000 (т.е. используется шаблон F с T $=00$ , $0$ P $=$
	0000010110, R1 = reg1, R2 = reg2, R3 = reg3)
and reg1, reg2, imm10	00:0000010111:reg1:reg2:imm10 (т.е. используется шаблон E с T $= 00$ , OP $=$
	0000010111, R1 = reg1, R2 = reg2)

Таблица 3.2.3. Кодирование целочисленных команд поразрядных операций

Команда	двоичный код
or reg1, reg2, reg3	00:0000011000:reg $1:$ reg $2:$ reg $3:00000$ (т.е. используется шаблон F с T $= 00$ , $0$ P $=$
	0000011000, R1 = reg1, R2 = reg2, R3 = reg3)
or reg1, reg2, imm10	00:0000011001:reg1:reg2:imm10 (т.е. используется шаблон E с T $= 00$ , OP $=$
	0000011001, R1 = reg1, R2 = reg2)
xor reg1, reg2, reg3	00:0000011010:reg $1:$ reg $2:$ reg $3:00000$ (т.е. используется шаблон F с T $=00$ , $0$ P $=$
	0000011010, R1 = reg1, R2 = reg2, R3 = reg3)
xor reg1, reg2, imm10	00:0000011011:reg1:reg2:imm10 (т.е. используется шаблон E с T $= 00$ , OP $=$
	0000011011, R1 = reg1, R2 = reg2)
andn reg1, reg2, reg3	00:0000011100:reg1:reg2:reg3:00000 (т.е. используется шаблон F с T $=00$ , $OP=$
	0000011100, R1 = reg1, R2 = reg2, R3 = reg3)
andn reg1, reg2, imm10	00:0000011101:reg1:reg2:imm10 (т.е. используется шаблон E с T $= 00$ , OP $=$
	0000011101, R1 = reg1, R2 = reg2)
orn reg1, reg2, reg3	00:0000011110:reg1:reg2:reg3:00000 (т.е. используется шаблон F с T $=00$ , $OP=$
	0000011110, R1 = reg1, R2 = reg2, R3 = reg3)
orn reg1, reg2, imm10	00:0000011111:reg $1:$ reg $2:$ imm $10$ (т.е. используется шаблон E с T $= 00$ , $0$ P $=$
	0000011111, R1 = reg1, R2 = reg2)
xorn reg1, reg2, reg3	00:0000100000:reg $1:$ reg $2:$ reg $3:00000$ (т.е. используется шаблон F с T $=00$ , $0$ P $=$
	0000100000, R1 = reg1, R2 = reg2, R3 = reg3)
xorn reg1, reg2, imm10	00:0000100001:reg1:reg2:imm10 (т.е. используется шаблон E с T $= 00$ , OP $=$
	0000100001, R1 = reg1, R2 = reg2)
lshift reg1, reg2, reg3	00:000100010:reg1:reg2:reg3:00000 (т.е. используется шаблон F с T $= 00$ , $OP = 00:000100010:reg1:reg2:reg3:00000$
	0000100010, R1 = reg1, R2 = reg2, R3 = reg3)
lshift reg1, reg2, imm10	00:000100011:reg1:reg2:imm10 (т.е. используется шаблон E с T $= 00$ , OP $=$
	0000100011, R1 = reg1, R2 = reg2)
rshift reg1, reg2, reg3	00:0001001001:reg1:reg2:reg3:00000 (т.е. используется шаблон F с T = 00, OP =
	0000100100, R1 = reg1, R2 = reg2, R3 = reg3)
rshift reg1, reg2, imm10	00:000100101:reg1:reg2:imm10 (т.е. используется шаблон E с T = 00, OP =
1:6	0000100101, R1 = reg1, R2 = reg2)
rshifts reg1, reg2, reg3	00:000100110:reg1:reg2:reg3:00000 (т.е. используется шаблон F с T = 00, OP =
1:6: 1 0: 10	0000100110, R1 = reg1, R2 = reg2, R3 = reg3)
rshifts reg1, reg2, imm10	00:0001001111:reg1:reg2:imm10 (т.е. используется шаблон E с T = 00, OP =
	0000100111, R1 = reg1, R2 = reg2)
not reg1, reg2	00:000101000:reg1:reg2: $00000000000$ (т.е. используется шаблон D с T $= 00,  OP = 00001010000$ R4 $= 00001010000$ R4 $= 000010100000000000000000000000000000$
	0000101000, R1 = reg1, R2 = reg2)
not reg, imm15	00:0000101001:reg:imm15 (т.е. используется шаблон $C$ с $T=00$ , $OP=0000101001$ ,
	R = reg

## 3.3. Вещественные команды

## 3.3.1. Команды пересылки

## 3.3.2. Арифметические команды

## 3.4. Команды передачи управления