MINISTÈRE DE L'ENSEIGNEMENT SUPÉRIEUR ET DE LA RECHERCHE SCIENTIFIQUE




Institut Supérieur des Etudes Technologiques de Nabeul



Département de Génie Electrique

Support de cours :

Systèmes Logiques (2) Logique séquentielle



Pour les Classes de 1^{er} année GE

(Tronc Commun)

Elaboré par :

Ben Amara Mahmoud	(Technologue)
& Gâaloul Kamel	(Technologue)

Année universitaire: 2015/2016

TABLE DES MATIERES

	Page
Chapitre1 : Logique séquentielle	2
1- Objectifs	2
2- Introduction	2
3- Les Bascules asynchrones	3
4- Les Bascules synchrones	8
Chapitre 2 : Les registres	14
1- Objectifs	14
2- Généralités	14
3- Registre de mémorisation	14
4- Registre à décalage	15
5- Registre mixte	17
Chapitre 3 : Les Compteurs	19
1- Objectifs	19
2- Introduction	19
3- Compteurs et décompteurs asynchrones	19
4- Compteurs et décompteurs synchrones	25
Chapitre 4 : Synthèse des compteurs	27
1- Objectifs	27
2- Introduction	
3- Exemples	30
Bibliographie et Webographie	39

Chapitre 1

LOGIQUE SEQUENTIELLE


1. OBJECTIFS

- Traiter en détails les systèmes séquentiels.
- > Comprendre les bascules.

2. INTRODUCTION


2.1 Rappel sur les circuits combinatoires

Dans un système combinatoire, les sorties ne dépendent que de l'état des entrées à un instant donné.



2.2 Les circuits séquentiels

La fonction de sortie des systèmes séquentiels dépend en plus des états des entrées (appelées entrées primaires) des états antérieurs des sorties (appelées entrées secondaires). On dit que le circuit séquentiel possède une fonction mémoire.



Les systèmes séquentiels sont classes en 2 catégories :

Circuits séquentiels asynchrones


Dans les circuits séquentiels asynchrones, les sorties changent d'états dès qu'Il y a changements des états des entrées.

Circuits séquentiels synchrones

Dans ce type de circuits les sorties changent d'états après avoir eu une autorisation d'un signal de synchronisation appelé souvent signal « Horloge » noté H ou CLK.

3. LES BASCULES ASYNCHRONES

La bascule est le circuit de mémorisation le plus répandu. Elle a aussi pour rôle d'élaborer un diviseur de fréquence par deux. Elle est un système séquentiel constitue par une ou deux entrées et deux sorties complémentaires.




La bascule est le circuit de mémorisation le plus répandu. Elle a aussi pour rôle d'élaborer un diviseur de fréquence par deux. Elle est un système séquentiel constitué par une ou deux entrées et deux sorties complémentaires.

On l'appelle ainsi « bascule bistable » car elle possède deux états stables. On distingue 4 types de bascules : **RS**, **D**, **JK**, et **T**.

3.1 Bascule RS

Symbole	Explication
$\begin{array}{c c} S & \longrightarrow & Q \\ RS & \longrightarrow & \overline{Q} \end{array}$	

	Tabl	e de vé	Equation des sorties	
Entrées R S Q _n	Sor Q _{n+1}	ties Q _{n+1}	Mode de fonctionnement	Q _{n+1}
0 0 0 0 1 0 0 1 1 0 1 0 1 1 1 1 1 1	0 1 1 1 0 0	1 0 0 0 1 1 -	Etat précèdent Etat précèdent Enclenchement Maintien à 1 Maintien a 0 Déclenchement Interdit Interdit	$\begin{array}{c ccccccccccccccccccccccccccccccccccc$




∠ NB : L'état R=S=1 est un état interdit puisqu'il nous donne le deux sorties complémentaires Q et Q au même état ce qui n'est pas logique.

3.2 Bascule D


Symbole	Explication
$\begin{array}{c c} D & \longrightarrow & Q \\ \hline D & \bigcirc & \overline{Q} \end{array}$	Un appui sur D → Mise à 1 de Q Un relâchement de D → Mise à 0 de Q

Table de vérité					Equation des sorties
	Entrées Sorties D Q _n Q _{n+1} Q _{n+1}		Mode de fonctionnement	Q _{n+1}	
	0 0	≪ n+1	4 _{n+1}	Maintien à 0 : μ ₀	P
0	1	0	1	Déclenchement : δ	Q _n 0 1
1	0	1	0	Enclenchement : ε	0 0 1
1	1	1	0	Maintien à 1 : μ ₁	1 1 1
				Q _{n+1} =D	



 \not Remarque : En mettant S=D et R=D dans l'équation de la bascule RS on aura Q_{n+1} =D Q_n +D=D $(1+Q_n)$ =D.


Ainsi on obtient une bascule **D** en rajoutant un inverseur entre **S** et **R**.




3.3 Bascule JK

Contrairement à la bascule **RS**, la condition **J=K=1**, ne donne pas lieu à une condition indéterminée, mais par contre la bascule passe à l'état opposé.

			Tabl	e de vé	Equation des sorties	
J	Entre	ées Q _n	Sor Q _{n+1}	ties Q _{n+1}	Mode de fonctionnement	Q _{n+1}
0 0	0 0 1	0 1 0	0 1 0	1 0 1	Etat précèdent Etat précèdent Maintien à 0 : μ ₀	Q _n 00 01 11 10
0 1 1 1 1	0 0 1	1 0 1 0	0 1 1 1	0 0 0	Déclenchement : δ Enclenchement : ϵ Maintien à $0 : \mu_1$	$\begin{array}{c ccccccccccccccccccccccccccccccccccc$
	1	1	0	1	Enclenchement : ε Déclenchement : δ	$Q_{n+1}=J\overline{Q}_n+\overline{K}Q_n$





3.4 Bascule T

La bascule T est obtenue en reliant les entrées J et K d'une bascule JK.

Table de vérité					Equation des sorties
Enti	_	Sor		Mode de	Q _{n+1}
	Q _n	Q _{n+1}	Q _{n+1}	fonctionnement	Q_{n}
0	1	1	0	Maintien à 0 : μ ₀ Maintien à 1 : μ ₁	0 1
1	0 1	1 0	0 1	Enclenchement : ε	1 (1) 0
	•			Déclenchement : δ	
					$Q_{n+1}=TQ_n+TQ_n=T\oplus Q_n$


 \mathbb{Z} Remarque : En remplaçant J et K par T dans l'équation de la bascule JK on aura $Q_{n+1} = TQ_n + TQ_n = T \oplus Q_n$.



3.5 Forçage des bascules

Certaines bascules sont équipées des entrées particulières :

- ♣ Entrée de remise à 1 : PRESET (RA1),
- ♣ Entrée de remise à 0 : RESET (RA0),




On applique le même résonnement pour les bascules D, T et JK.

3.5.1 Table de vérité


Entr	ées	Sort	ies	Mode de
PRESET	CLEAR	Q _{n+1}	Q _{n+1}	fonctionnement
0	0	Qn	\overline{Q}_n	Mémorisation
0	1	0	1	Forçage à 1
1	0	1	0	Forçage à 0
1	1	Ø	Ø	Interdit


4. LES BASCULES SYNCHRONES

Une bascule est synchrone quand ses sorties ne changent d'état que si un signal supplémentaire est appliquée sur une entrée, dite entrée d'horloge (notée H ou CLK).



4.1 Synchronisation sur niveau haut






- ♣ Si **H=0**: les sorties **S** et **R** sont bloquées à **1** quelques soient **R** et **S**, (les entrées sont masquées par rapport aux sorties) la sortie garde l'état précèdent.
- ♣ Si H=1 : la bascule RS fonctionne normalement les sorties obéissent aux entrées.
- ♣ Donc la bascule RS ne fonctionne normalement que si H=1 (Niveau Haut).
- Même chose pour les autres bascules.

4.2 Synchronisation sur niveau haut

Dans le niveau bas, c'est l'inverse qui se manifeste :

♣ Si H=1 : Q garde l'état précèdent.

♣ Si H=0 : Fonctionnement normal de la bascule.



- → Si H=1: les sorties S et R sont bloquées à 1 quelques soient R et S, (les entrées sont masquées par rapport aux sorties) la sortie garde l'état précèdent.
- ♣ Si H=0 : la bascule fonctionne normalement les sorties obéissent aux entrées.
- ♣ Donc la bascule RS ne fonctionne normalement que si H=0 (Niveau bas).
- ♣ La bascule synchrone est identique à celle asynchrone.
- Même chose pour les autres bascules.

∠ Remarque :


Ce type de synchronisation (sur niveau) a beaucoup d'inconvénients : la bascule est sensible aux entrées pendant toute la durée de l'état de l'horloge pour niveau haut (ou 0 pour le niveau bas). Si, pendant que H =1 (ou H=0), des parasites apparaissent sur les entrées S et R, ils peuvent entrainer des changements d'état imprévus sur la sortie Q.

Afin de minimiser au maximum la durée de cet état sensible, on s'arrange pour que la bascule reste dans son état mémoire sauf pendant un bref instant, juste au moment où l'entrée passe de 0 à 1 (ou de 1 à 0).


La bascule est dite synchronisée sur front.

4.3 Synchronisation sur front

Une variable logique **S** peut avoir deux niveaux : le niveau haut (Vrai) ou le niveau logique bas (Faux). Quand elle passe du niveau bas vers le niveau haut, elle définit le **front montant**. Dans le cas contraire, elle définit le **front descendant**.




Symbole :




4.4 Principe de fonctionnement d'une bascule JK synchronisée sur front montant

Table de fonctionnement					Symbole	
E	ntrée	S	Sor	ties	Mode de fonctionnement	
Н	J	K	Q_{n+1} Q_{n+1}			
0	Х	Х	Q_n	\overline{Q}_n	Etat précèdent	
1	х	Х	Q_n	\overline{Q}_n	Etat précèdent	J JK PQ
\downarrow	х	Х	Q_{n}	\overline{Q}_n	Etat précèdent	$\begin{array}{c c} & H \longrightarrow JK \\ \hline & & \bigcirc -\overline{\mathbb{Q}} \end{array}$
\uparrow	0	0	Q_{n}	\overline{Q}_n	Etat précèdent	K —
↑	0	1	0	1	Déclenchement : δ	
\uparrow	1	0	<u>1</u> 0		Enclenchement : ϵ	
↑	1	1	Q_n	Q_{n}	changement d'état	




4.5 Bascule JK maitre esclave

4.5.1 Synchronisation sur Front montant




Les deux bascules fonctionnent normalement si PRESET=CLEAR=1 et si H=1 la première bascule fonctionne normalement alors que la deuxième est bloquée et quand H=0 la première bascule est bloquée alors que la deuxième fonctionne normalement et le deux bascules ne fonctionnent ensemble qu'au moment de passage de H de 1 à 0 c'est-à-dire au moment du front descendant (\downarrow) .

Donc toute bascule maitre esclave dont la maitre travaille sur le niveau haut et l'esclave travaille sur le niveau bas est une bascule synchronisée sur front descendant.




4.5.2 Synchronisation sur Front montant




Les deux bascules fonctionnent normalement si PRESET=CLEAR=1 et si H=0 la première bascule fonctionne normalement alors que la deuxième est bloquée et quand H=1 la première bascule est bloquée alors que la deuxième fonctionne normalement et le deux bascules ne fonctionnent ensemble qu'au moment de passage de H de 0 à 1 c'est-à-dire au moment du front montant (↑).

Donc toute bascule maitre esclave dont la maitre travaille sur le niveau bas et l'esclave travaille sur le niveau haut est une bascule synchronisée sur front montant.




4.5.3 Exercice

Soit le montage suivant :



Compléter le chronogramme de D et Q. en déduire la fonction ainsi réalisée.



4.6 <u>Résumé</u>

Synchronisation sur niveau haut	Synchronisation sur niveau Bas	Synchronisation sur front montant	Synchronisation sur front descendant
$ \begin{array}{cccccccccccccccccccccccccccccccccccc$	J — Q H — JK — Q K — — Q	$ \begin{array}{c c} & \overline{P} \\ & \overline{Q} \\ & \overline{Q} \\ & \overline{C} \end{array} $	$ \begin{array}{c c} & \overline{P} \\ & \overline{Q} \\ & \overline{Q} \\ & \overline{Q} \end{array} $

Chapitre 2

LES REGISTRES

1. OBJECTIFS

- > Etudier les différents types de registre
- > Connaitre le principe de fonctionnement de chaque type.

2. GENERALITES

- ♣ Un registre est un ensemble de cellules mémoire de base.
- Les données peuvent être écrites/lues en même temps (parallèle) ou une après l'autre (série).
- Le nombre de bits du registre correspond au nombre de cellules mémoire (nombre de bascule D ou JK) du registre.
- On note que toutes les entrées d'horloge (H) des cellules sont reliées (ligne d'écriture).
- Les registres sont classées par :
 - ✓ Le nombre de bits.
 - ✓ Le mode de fonctionnement (unique ou multiple).


La classification des modes de fonctionnement est la suivante :

- Des registres à entrées parallèles et sorties parallèles : PIPO (Parallel IN-Parallel OUT).
- Des registres à entrées parallèles et sorties séries : PISO (Parallel IN-Serial OUT).
- ♣ Des registres à entrées séries et sorties parallèles : SIPO (Serial IN- Parallel OUT).
- Des registres à entrées séries et sorties séries : SISO (Serial IN- Serial OUT).

3. REGISTRE DE MEMORISATION (Registre parallèle)


Un registre de mémorisation (ou registre de données) est un registre dans lequel les différents étages sont indépendants les uns des autres, cependant certains signaux agissent sur l'ensemble des étages; tel que remise à 0 et remise à 1.

3.1 Registre de mémorisation 4 bits



Dans l'exemple ci-dessous, les 4 bascules sont chargées en parallèle et lues en parallèle en synchrone avec le signal d'écriture H. Ce type de registre est appelé aussi registre **PIPO.**

3.2 Schéma fonctionnel d'un registre PIPO.




4. REGISTRE A DECALAGE (Registre série)

Ce type de registre est principalement utilisé comme mémoire d'information dynamique; la fonction de décalage consiste de faire glisser l'information de chaque cellule élémentaire dans une autre cellule élémentaire adjacente.


Ce type de registre est appelé aussi registre SISO.

4.1 Schéma fonctionnel




4.2 <u>Décalage a droite</u>

La bascule du rang i doit recopier la sortie de la bascule du rang (i-1) ainsi son entrée doit être connectée à la sortie (i-1).




4.3 Décalage à gauche

L'entrée de la bascule du rang i doit recopier la sortie de la bascule du rang (i+1).



4.4 Décalage réversible

Il existe des registres à décalage réversibles, c'est à dire des registres ou le décalage s'effectue vers la droite et vers la gauche en fonction du niveau logique applique à l'entrée S : « sens de décalage ».




En fonction de la valeur de l'entrée S, on a l'opération suivante :


S	Opération
0	Décalage à gauche
1	Décalage à droite

5. REGISTRE MIXTE


On peut trouver des registres mixtes, donc on peut écrire en parallèle et lire en série (**PISO**), ou vice versa (**PISO**), ou qui offrent les deux possibilités « au choix ».




5.1.1 Logigramme en utilisant des bascules D



5.2 Registre SIPO



Logigramme en utilisant des bascules D



5.3 Exemple d'application

Deux types de registres (**PISO** et **SIPO**) sont utilisés dans les liaisons séries ; ils forment la base des modems. Par exemple, si on veut transmettre une information entre deux ordinateurs distants de quelques dizaines de mètres. Transmettre l'information en parallèle nécessite beaucoup de fils et très couteux. La solution est alors d'utiliser un registre **PISO** pour envoyer les bits sur une seule ligne. Au bout de laquelle, un registre **SIPO** reçoit ces bits et reconstitue des octets qui sont transmis à l'ordinateur de destination.

Chapitre 3

LES COMPTEURS

1. OBJECTIFS

- > Etudier les différents types de compteurs.
- ➤ Comprendre le principe de fonctionnement de chaque type.
- Maitriser les étapes de synthèse d'un compteur.

2. INTRODUCTION

Dans des nombreuses applications on est amené à faire de comptage : comptage d'impulsions dans un temps donné pour la mesure de fréquence par exemple. Dans un cas il est nécessaire de compter dans d'autre il faut décompter à partir de zéro ou d'un autre nombre donné. Un compteur, au sens large de terme, sera susceptible de fonctionner en compteur proprement dit (**up counter**) ou encore en décompteur (**down counter**) et dans lequel on pourra introduire un nombre de départ quelconque c'est-à-dire que l'on peut initialiser ou charger (load).

On peut classer les compteurs selon leur principe comme suit :

- Compteurs-décompteurs asynchrones.


L'élément de base des compteurs est une bascule à entrée d'horloge (bascule synchrone), soit de type D, T ou JK.

3. COMPTEURS ET DECOMPTEURS ASYNCHRONES:

Le terme asynchrone signifie que les évènements ne possèdent aucune relation temporelle entre eux. Les bascules formant un compteur asynchrone ne changent pas d'état en même temps, car elles ne sont pas reliées au même signal d'horloge, le déclanchement périodique uniquement sur la première bascule du compteur. Le déclanchement des bascules suivantes se fait de proche en proche de sorte que la sortie Q_n ou \overline{Q}_n sera appliquée à l'horloge H_{n+1} selon que l'on travaille sur front montant ou front descendant et selon que l'on veut obtenir un compteur ou décompteur.


Ce type de compteur étant généralement d'une réalisation simple et présente l'inconvénient de générer des aléas de fonctionnement (retard de propagation).

3.1 Les compteurs asynchrones



- ♣ On obtient donc un <u>Compteur</u> asynchrone <u>modulo 16</u>.
- ♣ On peut réaliser le même compteur en utilisant des bascules synchronisées sur front montant dont l'horloge H_i sera reliée à la sortie Q_{i-1}.

3.2 Les décompteurs asynchrones



- On obtient donc un <u>Décompteur</u> asynchrone <u>modulo 16</u>.
- ♣ On peut réaliser le même compteur en utilisant des bascules synchronisées sur front montant dont l'horloge H_i sera reliée à la sortie Q_{i-1}.


3.3 Séquence tronquée :

Le modulo est le nombre d'état distincts occupés par un compteur avant son recyclage à l'état initial. Le nombre maximal d'états possibles, ou modulo maximal, d'un compteur est égal à **2**ⁿ, ou n représente le nombre des bascules dans le compteur.

On peut construire des compteurs pour obtenir une séquence dont le nombre d'états est inférieur au **2**ⁿ. La séquence est alors appelée une séquence tronquée.

Pour obtenir une séquence tronquée, il faut forcer le recyclage du compteur avant que ce dernier n'ait occupe tous les états. On doit disposer des bascules munies des entrées de prédisposition remise à **0 RA0** (connu aussi **RESET**).

Exemple d'un compteur modulo 10 (compteur à décade)



3.4 Utilisation d'autres bascules :


On peut utiliser d'autres types de bascules pour réaliser les compteurs/décompteurs asynchrones :


3.4.1 Bascule T:

$$1 \longrightarrow T \quad Q$$


$$-\bigcirc H \quad \overline{Q} \bigcirc -$$

Ce type des bascules changent d'états à chaque impulsion d'horloge, si l'entrée T=1 donc on peut construire des compteurs/décompteurs asynchrones à base des bascules T en utilisant le montage ci-dessous.







3.4.2 Bascule D :



Ce type des bascules changent d'états à chaque impulsion d'horloge. L'enclenchement est réalisé si D=1 et le déclenchement est réalisé si l'entrée D=0 donc si on relie D à Q, on obtient un changement d'état à chaque impulsion d'horloge. On peut construire des compteurs/décompteurs asynchrones à base des bascules D en utilisant le montage ci-dessous :







3.5 Compteur intégré 7493 :

Le circuit intégré 74LS93 est un exemple de compteur asynchrone. Il est constitué d'une bascule et d'un compteur asynchrone 3 bits. Il comporte des entrées de remise à zéro branchées à une porte NAND, désignées R0(1) et R0(2). Quand ces deux entrées sont au niveau HAUT, le compteur est initialisé à 0000.

3.5.1 Diagramme logique:



3.5.2 Exemples d'utilisation du compteur 74LS93 :



3.6 Retard de propagation :

Les compteurs asynchrones sont souvent appelés compteurs à propagation parce que l'effet de l'impulsion d'horloge n'est d'abord ressenti que par la première bascule. Cet effet ne peut atteindre la bascule suivante immédiatement à cause du retard de propagation de la première bascule. Cet effet est cumulatif de telle sorte qu'une impulsion du signal d'horloge se propage à travers le compteur durant un certain temps avant d'atteindre la dernière bascule, à cause de retard de propagation.


Le retard de propagation associé aux compteurs asynchrones s est un des désavantages majeur pour ce type des compteurs car il limite la fréquence d'utilisation. Le retard de propagation pour une bascule est de l'ordre de 5 ns c'est pour cela qu'il faut utiliser des fréquences inferieures à 200 MHz.


4. COMPTEURS ET DECOMPTEURS SYNCHRONES:

Le terme synchrone fait référence à des évènements qui possèdent une relation temporelle fixe l'un par rapport à l'autre. En termes de fonctionnement d'un compteur, le mot synchrone désigne que toutes les bascules du compteur sont synchronisées sur le même signal d'horloge. Le problème de retard de propagation est ainsi résolu.

Les bascules sont associées entre elles, de telle manière pour la bascule du rang i on applique toutes les sorties des bascules qui la précède aux entrées J et K.


4.1 Les compteurs synchrones






- ♣ On obtient donc un <u>Compteur</u> synchrone <u>modulo 16</u>.
- ♣ On peut réaliser le même compteur en utilisant des bascules synchronisées sur front montant et les sorties Q_i à la place de Q_i.

4.2 Les décompteurs synchrones





- ♣ On obtient donc un <u>Décompteur</u> synchrone <u>modulo 16</u>.
- ♣ On peut réaliser le même décompteur _en utilisant des bascules synchronisées sur front montant et les sorties Q_i à la place de Q_i.

Chapitre 4

SYNTHESE DES COMPTEURS SYNCHRONES

1. OBJECTIFS.


- > Comprendre la synthèse des compteurs synchrones.
- ➤ Comprendre la synthèse des décompteurs synchrones.

2. INTRODUCTION

A chaque impulsion d'horloge, cette dernière subit une transition. Il existe quatre transitions possibles qui peuvent être respectées par une table de transitions ou par un graphe des états.

Transition	Sorties		Description	Notation
Transition	Q_n	Q _{n+1}	Description	Notation
0	0	0	Maintien à 0	μ_0
1	0	1	Enclenchement	3
2	1	0	Déclenchement	δ
3	1	1	Maintien à 1	μ_1

Table des transitions



Graphe des états

Le tableau ci-dessous donne une récapitulation des transitions pour les différentes bascules :

Transition	Notation	Bascı	ıle JK	Basc	ule RS	Bascule D	Bascule T
Transition	Notation	J	K	S	R	D	Т
0	μ_0	0	Ø	0	Ø	0	0
1	3	1	Ø	1	0	1	1
2	δ	Ø	1	0	1	0	1
3	μ_1	Ø	0	Ø	0	1	0

D'après le tableau ci-dessus on peut conclure que si on veut utiliser :

Des bascules JK

- ✓ On regroupe <u>obligatoirement</u> les enclenchements (ε) et <u>facultativement</u> les déclanchements (δ) et les maintiens à 1 (μ_1) pour les équations des **J**.
- \checkmark On regroupe <u>obligatoirement</u> les déclenchements (δ) et <u>facultativement</u> les enclenchements (ε) et les maintiens à 0 (μ_0) pour les équations des K.

Des bascules RS

- \checkmark On regroupe <u>obligatoirement</u> les enclenchements (ε) et **facultativement** les maintiens à 1 (μ_1) pour les équations des **S**.
- \checkmark On regroupe <u>obligatoirement</u> les déclenchements (δ) et <u>facultativement</u> les maintiens à 0 (μ_0) pour les équations des **R**.

Des bascules D

 \checkmark On regroupe <u>obligatoirement</u> les enclenchements (ε) et les maintiens à1 (μ_1) pour les équations des **D**.

Des bascules T

✓ On regroupe <u>obligatoirement</u> les enclenchements (ε) et les déclanchements (δ) pour les équations des **T**.

3. EXEMPLES

3.1 Exemple 1 : compteur modulo 12

On veut réaliser un compteur modulo 12 en utilisant des bascules JK, RS et T

Solution


Pour concevoir ce compteur, il faut déterminer le nombre des bascules puis les équations pour chaque entrée.

Avec 3 bascules on peut réaliser 2³=8 combinaisons et avec 4 bascules on peut réaliser 2⁴=16 combinaisons et un compteur modulo 12 nécessite donc 4 bascules puisque le nombre 2ⁿ qui est le premier plus grand ou égal à 12 est 16.

Table de vérité

Transition	Etat précèdent			Etat s	uivant			
Hansilion	Q_3	Q_2	Q ₁	Q_0	Q_3	Q_2	Q_1	Q_0
0	0	0	0	0	0	0	0	1
1	0	0	0	1	0	0	1	0
2	0	0	1	0	0	0	1	1
3	0	0	1	1	0	1	0	0
4	0	1	0	0	0	1	0	1
5	0	1	0	1	0	1	1	0
6	0	1	1	0	0	1	1	<u> </u>
7	0	1	1	1	1	0	0	0
8	1	0	0	0	1	0	0	1
9	1	0	0	1	1	0	1	0
10	1	0	1	0	1	0	1	1
11	1	0	1	1	0	0	0	0
12	0	0	0	0	0	0	0	1

On peut la présenter aussi par le tableau de KARNAUGH ci-dessous :



		Bascı	ule Q ₁	
Q_3Q_2 Q_1Q_0	 Q ₃ Q ₂ 00	_ Q ₃ Q ₂ 01	Q ₃ Q ₂ 11	Q ₃ Q ₂ 10
$\overline{Q}_1\overline{Q}_000$	μ_0	μ_0	Ø	μ_0
$\overline{Q_1}Q_001$	ξ. ε	3	Ø	8
Q ₁ Q ₀ 11	ξ	δ	Ø	δ
$Q_1\overline{Q_0}10$	μ_1	μ_1	Ø	μ_1

Bascule JK: J₁=K₁=Q₀

Bascule RS: $R_1 = \overline{Q_1}Q_0$; $S_1 = Q_1Q_0$

Bascule T: $T_1=Q_0$

		Bascı		
Q_3Q_2 Q_1Q_0	 Q ₃ Q ₂ 00	_ Q ₃ Q ₂ 01	Q ₃ Q ₂ 11	Q ₃ Q ₂ 10
$\overline{Q}_1\overline{Q}_000$	μ_0	μ_1	Ø	μ_0
$\overline{Q_1}Q_001$	μ_0	µ _{1.}	Ø	μ_0
Q ₁ Q ₀ 11	ω		Ø	μο
$Q_1\overline{Q}_010$	μ_0	μ ₁	Ø	μ_0

Bascule JK : J_2 = $Q_3Q_1Q_0$; K_2 = Q_1Q_0

Bascule T: $T_2 = Q_3Q_1Q_0$


		Bascı	Bascule Q ₃		
Q_3Q_2 Q_1Q_0	 Q₃Q₂00	_ Q ₃ Q ₂ 01	Q ₃ Q ₂ 11	Q₃ <u>~</u> 10	
$\overline{Q}_1\overline{Q}_000$	μ_0	μ_0	Ø	μ_1	
$\overline{Q_1}Q_001$	μ_0	μ_0	Ø	μ_1	
Q ₁ Q ₀ 11	Light Man	ω		$\left\langle \varphi \right\rangle$	
Q ₁ Q ₀ 10	μ_0	μ_0	Ø	μ ₁	

Bascule JK: $J_3 = Q_2Q_1Q_0$

 $K_3=Q_1Q_0$

Bascule T : $T_3 = Q_1Q_0(Q_3+Q_2)$


Réalisation à l'aide des bascules T



Remarque:

Après la synthèse du compteur synchrone, il faut vérifier si ce compteur est autocorrectif ou non c'est-à-dire que si par accident quelconque on se trouve dans une combinaison des sorties qui est hors cycle il faut vérifier que ce compteur peut revenir au cycle après quelques impulsions.

Par exemple pour le compteur précèdent :



Cycle normal du compteur Du compteur modulo 12

3.2 Exemple 2 : compteur décompteur modulo 16

On veut réaliser un compteur/décompteur modulo 16 en utilisant des bascules JK. Le changement du mode de fonctionnement est assure à l'aide d'une entrée de commande A (si A=0 : mode comptage ; si A=1 : mode décomptage)

Solution

Pour concevoir ce compteur, il faut 4 bascules on peut réaliser 2⁴=16 combinaisons. On va utiliser le théorème d'expansion de CHANNON pour n'utiliser que 4 variables

Table de vérité du comptage (A=0)

Transition	Etat précèdent				Etat suivant			
Transition	Q_3	Q_2	Q_1	Q_0	Q_3	Q_2	Q_1	Q_0
0	0	0	0	0	0	0	0	1
1	0	0	0	1	0	0	1	0
2	0	0	1	0	0	0	1	1
3	0	0	1	1	0	1	0	0
4	0	1	0	0	0	1	0	1
5	0	1	0	1	0	1	1	0
6	0	1	1	0	0	1	1	1
7	0	1	1	1	1	0	0	0
8	1	0	0	0	1	0	0	1
9	1	0	0	1	1	0	1	0
10	1	0	1	0	1	0	1	1
11	1	0	1	1	1	1	0	0
12	1	1	0	0	1	1	0	1
13	1	1	0	1	1	1	1	0
14	1	1	1	0	1	1	1	1
15	1	1	1	1	0	0	0	0

On peut la présenter aussi par le tableau de KARNAUGH ci-dessous

		Séqu	Séquences		
Q_3Q_2 Q_1Q_0	 Q ₃ Q ₂ 00	_ Q ₃ Q ₂ 01	Q ₃ Q ₂ 11	 Q₃Q₂10	
$\overline{Q}_1\overline{Q}_000$	0001	0101	1101	1001	
$\overline{Q_{\scriptscriptstyle{1}}}Q_{\scriptscriptstyle{0}}01$	0010	0110	1110	1010	
Q ₁ Q ₀ 11	0100	1000	0000	1100	
$Q_1\overline{Q}_010$	0011	0111	1111	1011	

		Bascı		
Q_1Q_0	 Q ₃ Q ₂ 00	Q ₃ Q ₂ 01	Q ₃ Q ₂ 11	
Q_1Q_000	3	3	3	3
_ Q₁Q₀01	δ	δ	δ	δ
Q ₁ Q ₀ 11	δ	δ	δ	δ
$Q_1\overline{Q_0}10$	E	3	3	ε

Bascule 0: $J_0=K_0=1$

		Bascı		
Q_3Q_2 Q_1Q_0	 Q ₃ Q ₂ 00	_ Q ₃ Q ₂ 01	Q ₃ Q ₂ 11	Q ₃ Q ₂ 10
$\overline{Q}_1\overline{Q}_000$	μ_0	μ_0	μ_0	μ_0
$\overline{Q_1}Q_001$	ε	3	3	ω
Q ₁ Q ₀ 11	S	δ	δ	δ
$Q_1\overline{Q}_010$	μ_1	μ_1	μ ₁	μ_1

Bascule 1: $J_1=K_1=Q_0$

		Bascı		
Q_3Q_2 Q_1Q_0	 Q ₃ Q ₂ 00	\overline{Q}_3Q_201	Q ₃ Q ₂ 11	Q ₃ Q ₂ 10
$\overline{Q}_1\overline{Q}_000$	μ_0	μ_1	μ_1	μ_0
$\overline{Q_1}Q_001$	μ_0	μ_1	μ_1	μ_0
Q_1Q_0 11	ω	δ	δ	$\left\langle \omega \right\rangle$
$Q_1\overline{Q}_010$	μ_0	μ_1	μ_1	μ_0

Bascule 2 : $J_2=Q_1Q_0$; $K_2=Q_1Q_0$

		Bascı	Bascule Q ₃		
Q_3Q_2 Q_1Q_0	 Q ₃ Q ₂ 00	_ Q ₃ Q ₂ 01	Q ₃ Q ₂ 11	Q ₃ Q ₂ 10	
$\overline{Q}_1\overline{Q}_000$	μ_0	μ_0	μ_1	μ_1	
$\overline{Q_1}Q_001$	μ_0	μ_0	μ_1	μ_1	
Q ₁ Q ₀ 11	μ_0	3	δ	μ_1	
Q ₁ Q ₀ 10	μ_0	μ_0	μ_1	μ_1	

Bascule 3 : J_3 = $Q_2Q_1Q_0$ K_3 = $Q_2Q_1Q_0$

Table de vérité du décomptage (A=1)

Transition	Etat précèdent			Etat suivant				
Transition	Q_3	Q_2	Q ₁	Q_0	Q_3	Q_2	Q_1	Q_0
0	0	0	0	0	1	1	1	1
1	0	0	0	1	1	1	1	0
2	0	0	1	0	1	1	0	1
3	0	0	1	1	1	1	0	0
4	0	1	0	0	1	0	1	1
5	0	1	0	1	1	0	1	0
6	0	1	1	0	1	0	0	1
7	0	1	1	1	1	0	0	0
8	1	0	0	0	0	1	1	1
9	1	0	0	1	0	1	1	0
10	1	0	1	0	0	1	0	1
11	1	0	1	1	0	1	0	0
12	1	1	0	0	0	0	1	1
13	1	1	0	1	0	0	1	0
14	1	1	1	0	0	0	0	1
15	1	1	1	1	0	0	0	0

On peut la présenter aussi par le tableau de KARNAUGH ci-dessous

		Séqu		
Q_3Q_2 Q_1Q_0	 Q ₃ Q ₂ 00	_ Q ₃ Q ₂ 01	Q ₃ Q ₂ 11	Q ₃ Q ₂ 10
$\overline{Q}_1\overline{Q}_000$	1111	0011	1011	0111
$\overline{Q_{\scriptscriptstyle{1}}}Q_{\scriptscriptstyle{0}}01$	0000	0100	1100	1000
Q ₁ Q ₀ 11	0010	0110	1110	1010
$Q_1\overline{Q}_010$	0001	0101	1101	1001

		Bascı		
Q_1Q_0	 Q ₃ Q ₂ 00	Q ₃ Q ₂ 01	Q ₃ Q ₂ 11	Q ₃ Q ₂ 10
$\overline{Q}_1\overline{Q}_000$	3	3	3	3
\overline{Q}_1Q_001	δ	δ	δ	δ
Q ₁ Q ₀ 11	δ	δ	δ	δ
$Q_1\overline{Q}_010$	ξ	3	3	ε

Bascule 0: $J_0=K_0=1$

		Bascı		
Q_3Q_2 Q_1Q_0	 Q ₃ Q ₂ 00	_ Q ₃ Q ₂ 01	Q ₃ Q ₂ 11	Q ₃ Q ₂ 10
$\overline{Q}_1\overline{Q}_000$	y	ε	3	E
$\overline{Q_1}Q_001$	μ_0	μ_0	μ_0	μ_0
Q ₁ Q ₀ 11	μ_1	μ_1	μ_1	μ_1
$Q_1 \overline{Q_0} 10$	δ	δ	δ	δ

Bascule 1:
$$J_1=K_1=\overline{Q_0}$$

		Bascı		
Q_3Q_2 Q_1Q_0	 Q ₃ Q ₂ 00	_ Q ₃ Q ₂ 01	Q ₃ Q ₂ 11	Q ₃ Q ₂ 10
$\overline{Q}_1\overline{Q}_000$	$\left\langle \omega \right\rangle$	δ	δ	$\left\langle \omega \right\rangle$
$\overline{Q_1}Q_001$	μ_0	μ_1	μ_1	μ_0
Q ₁ Q ₀ 11	μ_0	μ_1	μ_1	μ_0
$Q_1\overline{Q_0}10$	μ_0	μ_1	μ_1	μ_0

Bascule 2 :
$$J_2 = \overline{Q}_1 \overline{Q}_0$$
;
 $K_2 = \overline{Q}_1 \overline{Q}_0$

		Bascı		
Q_3Q_2 Q_1Q_0	 Q ₃ Q ₂ 00 \	_ Q ₃ Q ₂ 01	Q ₃ Q ₂ 11	(Q₃Q̄₂10
$\overline{Q}_1\overline{Q}_000$	ر ع	μ_0	μ_1	δ
$\overline{Q_1}Q_001$	μ_0	μ_0	μ_1	μ_1
Q ₁ Q ₀ 11	μ_0	μ_0	μ_1	μ_1
$Q_1\overline{Q_0}10$	μ_0	μ_0	μ_1	μ_1

Bascule 3 : $J_3 = \overline{Q_2} \overline{Q_1} \overline{Q_0}$ $K_3 = \overline{Q_2} \overline{Q_1} \overline{Q_0}$


Equations finales

Bascule 0 : $J_0 = K_0 = \overline{A} \cdot 1 + A \cdot 1 = 1$

Bascule 1: $J_1=K_1=\overline{A}Q_0+A\overline{Q_0}$

Bascule 2: $J_2=K_2=\overline{A}Q_1Q_0+A\overline{Q}_1\overline{Q}_0$

Bascule 3 : $J_2=K_2=\overline{A}Q_2Q_1Q_0+A\ \overline{Q}_2\overline{Q}_1\overline{Q}_0$



BIBLIOGRAPHIE et WEBOGRAPHIE

Bibliographie:

1 Titre : Circuits Numériques Théorie et Applications.

Auteur: Ronald J.Tocci. **Editeur**: Reynald Goulet inc.

Année : 1996.

ISBN: 2-89377-108-4.

2 Titre : Cours et Problèmes d'Electronique Numérique.

Auteur: Jean-Claude Laffont, Jean-Paul Vabre.

Editeur: Edition Marketing.

Année : 1986.

ISBN: 2-7298-8650-8.

3 Titre : Logique Combinatoire et Technologie.

Auteurs: Marcel Gindre, Denis Roux.

Editeur : BELIN. Année : 1984.

ISBN: 2-7011-0857-8.

Titre : Systèmes Numériques.

Auteurs: Jaccob Millman, Arvin Grabel.

Editeur: McGRAW-HILL.

Année: 1989.

ISBN: 2-7042-1182-5.

5 Titre : Electronique Numérique.

Auteurs: Rached Tourki.

Editeur: Centre de publication Universitaire.

Année : 2005.

ISBN: 9973-37-019-8.

6 Titre : Support de cours de Systèmes Logiques.

Auteurs: Mohamed Habib BOUJMIL.

Année: 2004/2005.

Titre: Support Pédagogique de Systèmes Logiques.

Auteurs : Fedia DOUIRI. Année : 2011/2012.

Sites Web :

http://didier.villers.free.fr/STI-2D/tronc-commun-activites.htm

 $http://pageperso.lif.univ-mrs.fr/\sim severine.fratani/enseignement/lib/exe/fetch.php?media=archi:td4-seq.pdf$

http://users.polytech.unice.fr/~fmuller/doc/ens/Peip2-SujetTP.pdf

http://ensa-mecatronique.e-monsite.com/medias/files/compteurs-cor.pdf

http://sebastien.bernard.free.fr/cours-tp-td-exo/TD-E-Logique-sequentielle-Fonction-Comptage.pdf

http://ressource.electron.free.fr/cours/Exercice_de_logique_sequentielle.pdf