

Análise dos Impactos na Memória Cache

Grégori Barizon Mutterle

Resumo

A memória cache reduz o tempo que o processador leva para buscar dados na memória principal, mas seu desempenho depende de vários parâmetros. Este trabalho apresenta um simulador de memória cache associativa por conjunto, escrito em linguagem C, e o usa para ver como esses parâmetros mudam a taxa de acerto, o tempo médio de acesso e o tráfego com a memória. Foram feitos experimentos variando o tamanho da cache, o tamanho do bloco, a associatividade, a política de substituição e a política de escrita. A taxa de acerto cresce com o tamanho da cache e para de crescer quando o conjunto de trabalho cabe na cache. Blocos pequenos e maior associatividade ajudaram o desempenho nesta carga, e as políticas LRU e Aleatória ficaram parecidas. O write-back gerou menos da metade do tráfego do write-through. O melhor projeto entre os testados junta capacidade suficiente, alta associatividade e write-back.

Palavras-chave

memória cache, taxa de acerto, associatividade, políticas de escrita, simulação.

1. PROGRAMA DE SIMULAÇÃO

O simulador foi escrito em linguagem C e simula uma memória cache associativa por conjunto. Os parâmetros vão pela linha de comando. São eles a política de escrita, o tamanho do bloco em bytes, o número de linhas, a associatividade, o tempo de acerto, a política de substituição e o tempo de acesso à memória principal. Os endereços vêm de um arquivo. Cada linha do arquivo tem um endereço de 32 bits em hexadecimal e a operação, R para leitura ou W para escrita. No final o programa imprime os parâmetros usados e as estatísticas.

A cache fica guardada em um vetor, com um elemento para cada linha. Cada linha é uma estrutura chamada LinhaCache, com três campos. O rótulo diz qual bloco está na linha e vale -1 quando a linha está vazia. O bit dirty mostra se a linha foi alterada e é usado no write-back. O campo lru guarda quando a linha foi usada pela última vez.

O endereço de 32 bits é dividido em três partes. Os bits mais baixos são o deslocamento dentro do bloco. Os bits do meio dizem o conjunto. O resto é o rótulo. O conjunto vem do resto da divisão do número do bloco pelo número de conjuntos, como no mapeamento associativo por conjunto [1]¹¹⁶.

No write-through, toda escrita vai direto para a memória principal, que fica sempre atualizada. No write-back, a escrita fica só na cache e liga o bit dirty, e o bloco só é gravado na memória quando a linha é trocada ou no fim da simulação. Na falta de escrita, o write-through não traz o bloco para a cache e o write-back traz.

Foram feitas duas políticas de substituição. A LRU guarda, a cada acesso, o instante atual no campo de tempo da linha, e na hora de trocar escolhe a linha que está há mais tempo sem

ser usada. A Aleatória sorteia uma linha do conjunto. Nas duas, se houver uma linha vazia, ela é usada antes de trocar qualquer outra.

As funções principais são a procura_linha e a escolhe_linha. A procura_linha procura o rótulo nas linhas do conjunto e diz se houve acerto ou falta. A escolhe_linha aplica a política de substituição. O laço principal lê cada endereço, calcula o conjunto e o rótulo, atualiza a cache e soma os contadores. No fim o programa calcula as taxas de acerto de leitura, de escrita e global. A taxa global é o total de acertos dividido pelo total de acessos.

O tempo médio de acesso usa a fórmula $t_s = t_1 + (1 - h) \times t_2$, onde t_1 é o tempo de acerto, t_2 é o tempo da memória principal e h é a taxa de acerto global [2]⁶⁵.

O código-fonte e o executável estão em: <https://github.com/gbmutterle/trabalho-memoria-cache>.

2. IMPACTO DO TAMANHO DA CACHE

Neste experimento variou-se o número de blocos da cache, de 8 a 2048, sempre dobrando. Manteve-se fixo o bloco de 128 bytes, a política write-through, a substituição LRU e a associatividade de 4 blocos. A Figura 1 mostra a taxa de acerto conforme o tamanho da cache, e os dados estão na Tabela 4.




Figura 1 - Taxa de acerto em função do tamanho da cache (bloco de 128 bytes, write-through, LRU, associatividade 4).

A curva sobe e depois fica estável em torno de 88% a partir de 16 KB. Como o write-through não traz o bloco na escrita e os endereços escritos nunca são lidos neste programa, toda escrita dá falta. Por isso a taxa de acerto não passa da fração de acessos que são leituras, perto de 88%. Além disso, nas leituras, quando a cache é pequena há muitas faltas porque o conjunto de trabalho não cabe nela. Conforme a cache cresce, mais blocos ficam guardados e a taxa sobe. Quando a cache já guarda todos os blocos lidos, sobram só as faltas do primeiro acesso a cada bloco, que não dependem do tamanho, e a taxa para de subir [2]⁶⁵.

3. IMPACTO DO TAMANHO DO BLOCO

Para ver o efeito do tamanho do bloco, fixou-se a cache em 8 KB, com write-through, LRU e associatividade de 2 blocos, e variou-se o bloco de 8 bytes a 4 KB. Como o tamanho total é fixo, o número de linhas cai quando o bloco aumenta. A Figura 2 mostra a taxa de acerto conforme o tamanho do bloco, com os dados na Tabela 6.




Figura 2 - Taxa de acerto em função do tamanho do bloco (cache de 8 KB, write-through, LRU, associatividade 2).

A curva cai quase o tempo todo, e as maiores taxas ficam nos blocos pequenos, perto de 85% em 8 e 16 bytes. Blocos maiores aproveitam melhor a localidade espacial, porque trazem dados vizinhos a cada falta e ajudam quando o programa acessa posições próximas [1]¹²¹. Mas, com a cache

fixa em 8 KB, blocos maiores deixam menos linhas e aumentam as faltas por conflito, e ainda trazem dados que muitas vezes nem chegam a ser usados. Como o passo de acesso deste programa é grande, o ganho da localidade espacial é pequeno e o efeito de ter menos linhas pesa mais, então a taxa cai. O melhor tamanho de bloco aqui é pequeno, de 8 a 16 bytes.

4. IMPACTO DA ASSOCIATIVIDADE

Aqui a associatividade foi de 1 a 64 blocos por conjunto, numa cache de 8 KB com blocos de 128 bytes, write-back e LRU. Como o tamanho é fixo, mais associatividade significa menos conjuntos. A Figura 3 mostra a taxa de acerto conforme a associatividade, com os dados na Tabela 8.




Figura 3 - Taxa de acerto em função da associatividade (cache de 8 KB, bloco de 128 bytes, write-back, LRU).

Em geral a taxa sobe com a associatividade, porque mais blocos por conjunto diminuem as faltas por conflito [1]¹¹⁹. A curva não é totalmente crescente. Como a cache tem tamanho fixo, mudar a associatividade também muda em que conjunto cada bloco cai. A pequena queda quando a associatividade é 8 vem dessa mudança, que junta no mesmo conjunto blocos muito usados. A partir de 16, o conjunto de trabalho passa a caber sem conflito e a taxa chega a 99,9%.

5. IMPACTO DA POLÍTICA DE SUBSTITUIÇÃO

Para comparar a LRU com a Aleatória, variou-se o número de blocos de 16 a 2048, numa cache com blocos de 128 bytes, write-through e associatividade de 4 blocos. A Figura 4 mostra as duas curvas, com os dados na Tabela 10.




Figura 4 - Taxa de acerto em função do tamanho da cache para as políticas LRU e Aleatória (bloco de 128 bytes, write-through, associatividade 4).

As duas sobem com o tamanho da cache e chegam ao mesmo valor a partir de 16 KB. Quando o conjunto de trabalho cabe na cache, quase não há troca de linha, então a política não muda o resultado. Nos tamanhos do meio as duas ficam parecidas, com uma pequena vantagem da Aleatória neste caso. Em geral a LRU costuma ser um pouco melhor por aproveitar a localidade temporal [1]¹²⁰, mas a diferença é pequena.

6. LARGURA DE BANDA DA MEMÓRIA

Para medir o tráfego com a memória principal, simularam-se caches de 8 KB e 16 KB, blocos de 64 e 128 bytes e associatividades de 2 e 4 blocos, com LRU, comparando write-through e write-back. As Tabelas 1 e 2 trazem as leituras, as escritas e o total na memória, com a média na última linha.

Tabela 1 - Tráfego com a memória principal - política write-through (LRU).

Cache	Bloco	Assoc.	Leituras na MP	Escritas na MP	Total
8 KB	64 B	2 vias	3633	6144	9777
8 KB	64 B	4 vias	2611	6144	8755
8 KB	128 B	2 vias	4639	6144	10783
8 KB	128 B	4 vias	3106	6144	9250
16 KB	64 B	2 vias	56	6144	6200
16 KB	64 B	4 vias	56	6144	6200
16 KB	128 B	2 vias	1062	6144	7206
16 KB	128 B	4 vias	40	6144	6184
Média			1900,4	6144,0	8044,4

Tabela 2 - Tráfego com a memória principal - política write-back (LRU).

Cache	Bloco	Assoc.	Leituras na MP	Escritas na MP	Total
8 KB	64 B	2 vias	5170	1026	6196
8 KB	64 B	4 vias	3126	515	3641
8 KB	128 B	2 vias	6176	1026	7202
8 KB	128 B	4 vias	3621	515	4136
16 KB	64 B	2 vias	2615	1026	3641
16 KB	64 B	4 vias	2615	515	3130
16 KB	128 B	2 vias	3621	1026	4647
16 KB	128 B	4 vias	2599	515	3114
Média			3692,9	770,5	4463,4

O write-back gera bem menos tráfego que o write-through. Na média, o write-through fez cerca de 8.000 acessos à memória e o write-back cerca de 4.500, pouco mais da metade. A diferença está nas escritas. O write-through grava na memória toda vez que há uma escrita, enquanto o write-back só grava o bloco alterado quando ele sai da cache. Por isso o write-back economiza muito a largura de banda [1]¹²⁰.

7. AVALIAÇÃO GLOBAL

Qual é o melhor projeto de cache dentre todas as configurações simuladas?

O conjunto de trabalho deste programa é pequeno, e por volta de 16 KB já levam a taxa de acerto ao máximo. A política de escrita pesa muito. Com write-through a taxa fica presa em torno de 88%, porque as escritas não acertam, e com write-back chega a 99,9% e ainda gera menos tráfego [1]¹²⁰. Uma associatividade maior também ajuda, porque tira as faltas por conflito [1]¹¹⁹, e blocos grandes pioraram o resultado nesta carga. Juntando tudo, o melhor projeto é uma cache de cerca de 16 KB, com alta associatividade, blocos pequenos e write-back.

É possível simular as demais formas de mapeamento com o seu simulador?

Sim, o mapeamento direto é o mesmo que usar associatividade 1, e o totalmente associativo é usar associatividade igual ao número de linhas [1]¹¹⁸. O simulador já faz os dois, basta passar esses valores.

Qual foi a parte mais difícil do processo de desenvolver o seu simulador de cache?

A parte mais difícil foi acertar as duas políticas de escrita e entender o que muda em cada falta. Também deu trabalho dividir o endereço em rótulo, índice e deslocamento e fazer a LRU, que precisa saber qual linha foi usada há mais tempo.

8. BIBLIOGRAFIA

[1] STALLINGS, W. Arquitetura e Organização de Computadores. 10. ed. São Paulo: Pearson Education do Brasil, 2017.

[2] TANENBAUM, A. S.; AUSTIN, T. Organização Estruturada de Computadores. 6. ed. São Paulo: Pearson Prentice Hall, 2013.

9. ANEXO A

Para cada análise há duas tabelas: uma com os parâmetros fixos e outra com os resultados do simulador.

A.1 Impacto do tamanho da cache

Tabela 3 - Parâmetros fixos - impacto do tamanho da cache.

Parâmetro	Valor
Tamanho do bloco	128 bytes
Política de escrita	write-through
Algoritmo de substituição	LRU
Associatividade	4 vias

Tabela 4 - Resultados - impacto do tamanho da cache.

Número de Blocos	Tamanho da Cache (bytes)	Taxa de Acerto	Tempo Médio (ns)	Leituras na MP	Escritas na MP
8	1024	0,4300	38,2000	23040	6144
16	2048	0,4700	35,8012	20993	6144
32	4096	0,5898	28,6129	14859	6144
64	8192	0,8193	14,8398	3106	6144
128	16384	0,8792	11,2469	40	6144
256	32768	0,8792	11,2469	40	6144
512	65536	0,8792	11,2469	40	6144
1024	131072	0,8792	11,2469	40	6144
2048	262144	0,8792	11,2469	40	6144

A.2 Impacto do tamanho do bloco

Tabela 5 - Parâmetros fixos - impacto do tamanho do bloco.

Parâmetro	Valor
Tamanho da cache	8 KB
Política de escrita	write-through

Algoritmo de substituição	LRU
Associatividade	2 vias

Tabela 6 - Resultados - impacto do tamanho do bloco.

Tamanho do Bloco (bytes)	Número de Blocos	Taxa de Acerto	Tempo Médio (ns)	Leituras na MP	Escritas na MP
8	1024	0,8483	13,0996	1621	6144
16	512	0,8483	13,0996	1621	6144
32	256	0,8184	14,8961	3154	6144
64	128	0,8090	15,4574	3633	6144
128	64	0,7894	16,6363	4639	6144
256	32	0,7497	19,0199	6673	6144
512	16	0,6799	23,2059	10245	6144
1024	8	0,6400	25,6000	12288	6144
2048	4	0,6400	25,6000	12288	6144
4096	2	0,5600	30,4000	16384	6144

A.3 Impacto da associatividade

Tabela 7 - Parâmetros fixos - impacto da associatividade.

Parâmetro	Valor
Tamanho do bloco	128 bytes
Tamanho da cache	8 KB
Política de escrita	write-back
Algoritmo de substituição	LRU

Tabela 8 - Resultados - impacto da associatividade.

Associatividade (vias)	Número de Conjuntos	Taxa de Acerto	Tempo Médio (ns)	Leituras na MP	Escritas na MP
1	64	0,7496	19,0258	12822	2048
2	32	0,8794	11,2375	6176	1026
4	16	0,9293	8,2434	3621	515
8	8	0,8993	10,0398	5154	1026
16	4	0,9991	4,0516	44	4

32	2	0,9991	4,0516	44	4
64	1	0,9991	4,0516	44	4

A.4 Impacto da política de substituição

Tabela 9 - Parâmetros fixos - impacto da política de substituição.

Parâmetro	Valor
Tamanho do bloco	128 bytes
Política de escrita	write-through
Associatividade	4 vias
Algoritmos comparados	LRU e Aleatória

Tabela 10 - Resultados - impacto da política de substituição.

Número de Blocos	Política	Taxa de Acerto	Tempo Médio (ns)	Leituras na MP	Escritas na MP
16	LRU	0,4700	35,8012	20993,0	6144
16	Aleatoria	0,4846	34,9223	20243,0	6144
32	LRU	0,5898	28,6129	14859,0	6144
32	Aleatoria	0,6683	23,9043	10841,0	6144
64	LRU	0,8193	14,8398	3106,0	6144
64	Aleatoria	0,8424	13,4559	1925,0	6144
128	LRU	0,8792	11,2469	40,0	6144
128	Aleatoria	0,8792	11,2469	40,0	6144
256	LRU	0,8792	11,2469	40,0	6144
256	Aleatoria	0,8792	11,2469	40,0	6144
512	LRU	0,8792	11,2469	40,0	6144
512	Aleatoria	0,8792	11,2469	40,0	6144
1024	LRU	0,8792	11,2469	40,0	6144
1024	Aleatoria	0,8792	11,2469	40,0	6144
2048	LRU	0,8792	11,2469	40,0	6144
2048	Aleatoria	0,8792	11,2469	40,0	6144

A.5 Largura de banda da memória

Tabela 11 - Parâmetros fixos - largura de banda da memória.

Parâmetro	Valor
Tamanhos de cache	8 KB e 16 KB
Tamanhos de bloco	64 e 128 bytes
Associatividades	2 e 4 vias
Algoritmo de substituição	LRU

Tabela 12 - Resultados - largura de banda (consolidado write-through e write-back).

Política	Cache	Bloco	Assoc.	Leituras MP	Escritas MP	Total
WT	8 KB	64 B	2 vias	3633	6144	9777
WT	8 KB	64 B	4 vias	2611	6144	8755
WT	8 KB	128 B	2 vias	4639	6144	10783
WT	8 KB	128 B	4 vias	3106	6144	9250
WT	16 KB	64 B	2 vias	56	6144	6200
WT	16 KB	64 B	4 vias	56	6144	6200
WT	16 KB	128 B	2 vias	1062	6144	7206
WT	16 KB	128 B	4 vias	40	6144	6184
WB	8 KB	64 B	2 vias	5170	1026	6196
WB	8 KB	64 B	4 vias	3126	515	3641
WB	8 KB	128 B	2 vias	6176	1026	7202
WB	8 KB	128 B	4 vias	3621	515	4136
WB	16 KB	64 B	2 vias	2615	1026	3641
WB	16 KB	64 B	4 vias	2615	515	3130
WB	16 KB	128 B	2 vias	3621	1026	4647
WB	16 KB	128 B	4 vias	2599	515	3114