

Presentación del trabajo final del curso de Circuitos Lógicos Programables

Oscilador senoidal controlado numéricamente (NCO senoidal)

Autor: Ing. Guillermo F. Caporaletti


Docente: Ing. Nicolás Álvarez



Descripción general

- 1. Un NCO senoidal implementa una señal senoidal a partir de una base de tiempo y componentes digitales.
- 2. Frente a los circuitos analógicos, uno de los objetivos de esta forma de implementación es evitar la necesidad de calibración debido a los cambios en los componentes producidos con el paso del tiempo.
- 3. Por otra parte, puede permitir un amplio rango de frecuencias sin sumar excesiva complejidad.
- 4. Además facilita el control remoto del sistema.

Diagrama básico



Fuente: Presentación de Sistemas Digitales (66.17), FIUBA.

Ecuaciones básicas

$$N$$

$$2^{N}$$

$$T_{Reloj} = \frac{1}{F_{Reloj}}$$

$$T_{0} = T_{Reloj} * 2^{N}$$

$$F_{0} = \frac{F_{Reloj}}{2^{N}}$$

Bits del contador

Cantidad de muestras por período

Período del reloj o base de tiempo del sistema [seg]

Período de la señal de salida [seg]

Frecuencia de la señal de salida [Hz]

Variando la frecuencia

- Para variar la frecuencia introducimos un parámetro I para variar el incremento del contador.
- Las ecuaciones quedan:

$$T_0 = \frac{T_{Reloj}^* 2^N}{I}$$
 Período de la señal de salida [seg]
$$F_0 = \frac{F_{Reloj}^* I}{2^N}$$
 Frecuencia de la señal de salida [Hz]

- Nótese que la frecuencia es proporcional al incremento *l*.
- El incremento / puede ser una fracción.

Resolución y rango de frecuencia


- Tomaremos en nuestro caso N = 10 (que equivale a 1024 muestras) y $F_0 = 125 \text{ MHz}$ (frecuencia de reloj de nuestro FPGA).
- Según esto, para l = 1 nuestra frecuencia sería l = 1 nuestra frecuencia sería l = 1 nuestra frecuencia mínima si tomamos l como entero.
- La frecuencia máxima depende de cuánto se pueda degradar la señal achicando la cantidad de muestras. Tomaremos un valor máximo de I_{MAX} = 17. Esto equivale a una señal senoidal con 60 muestras en nuestro caso; y una frecuencia máxima de F₀ = 2,075 MHz.

Aumentando resolución


- Agregaremos R = 20 bits para la parte fraccional de I.
- Con esto la frecuencia mínima y resolución quedará establecida en:

$$F_{MIN} = \frac{F_{Reloj}^* I_{MIN}}{2^N} = \frac{F_{Reloj}}{2^N * 2^R} = \frac{F_{Reloj}}{2^{N+R}} = 0, 1164 \ Hz$$

Implementación



Correspondencia de bits




Implementación del CFA

Constante que define el mapeo de la señal senoidal en memoria:

Constante que define el mapeo de la señal senoidal en memoria:


```
begin
    process (fase_i, reset_i)
    begin
        if reset i = '1' then
            dato <= (others => '0');
        else
            dato <= tdb_seno(to_integer(unsigned(fase_i)));
        end if;
    end process;
    seno_o <= dato(Q_BITS_TDB-1 downto Q_BITS_TDB-Q_BITS_DATO);
end architecture cfa_seno_arq;</pre>
```



Esquemático RTL del CFA


Implementación del AF

```
process (reloj i, reset i, incremento i)
begin
   if reset i = '1' then
                           -- El reset es asincrónico
       contador <= (others => '0');
   elsif rising edge (reloj i) then -- El reloj es sincrónico
       if habilitar i = '1' then -- Habilitación para contar
           contador <= contador + (ceros & unsigned (incremento i));</pre>
           -- Si contador desborda, vuelve a contar desde el inicio.
       end if;
   end if;
end process;
```




Esquemático RTL del AF

Prueba práctica



Prueba práctica: 2 MHz



¡Gracias!