MC404: Organização de Computadores e Linguagem de Montagem Lista de Instruções do processador ARM

Prof	Edson	Rorin
1 101.	Luson	DOLLI

MNE	2 Operação	Descrição
Trans	sferência de Dados	<mne>{cond}{S} Rd, <0p2></mne>
MOV	Rd := 0p2	Movimentação de registradores
MVN	Rd := (NOT) Op2	Movimentação negada
LDR	Rd := IMEDIADO	Carregamento de um imediato muito grande ou simbolo. LDR Rd, =IMEDIATO
Oper	ações Lógicas e Aritméticas	<mne>{cond}{S} Rd, Rn, <op2></op2></mne>
ADD	Rd := Rn + Op2	Adição sem Carry
ADC	Rd := Rn + Op2 + C	Adição com Carry
SUB	Rd := Rn - Op2	Subtração sem Carry
SBC	Rd := Rn - Op2 - (NOT) C	Subtração com Carry
RSB	Rd := Op2 - Rn	Subtração Reversa sem Carry
RSC	Rd := Op2 - Rn - (NOT) C	Subtração Reversa com Carry
AND	Rd := Rn AND Op2	E lógico
EOR	Rd := Rn XOR Op2	OU exclusivo lógico
ORR	Rd := Rn OR Op2	OU lógico
BIC	Rd := Rn AND (NOT)Op2	Bitwise Clear
Mult	iplicação	$\ME > \{cond\}\{S\}\ Rd, Rm, Rs \{, Rn\}$
MUL Rd := (Rm x Rs)		Multiplicação
MLA Rd := Rn + (Rm x Rs) Multiplicação con		Multiplicação com acumulação
Com	paração	<mne>{cond} Rn, <op2></op2></mne>
CMP	Rn - Op2, atualiza flags	Comparação
CMN	Rn + Op2, atualiza flags	Comparação Negativa
TST	Rn AND Op2, atualiza flags	Test (AND)
TEQ	Rn EOR Op2, atualiza flags	Test Equivalence (EOR)
Salto	s	<mne>{cond} <address></address></mne>
В	PC := <address></address>	Salta
BL	LR := PC+4, PC := <address></address>	Salta com link
ВХ	PC := Rn	Salta para contéudo do registrador
BLX	LR := PC+4, PC := Rn	Salta para conteúdo do registrador com link
Trans	sferência Entre Memória e Registradores	<mne>{cond}{size} Rd, <address></address></mne>
LDR	Rd := Mem[<address>]</address>	Load
STR	Mem[<address>] := Rd</address>	Store
Trans	sferência de Multiplos Registradores	<mne>{cond}<mode> Rn{!}, <reglist></reglist></mode></mne>
LDM	<reglist> := Mem[<address>]</address></reglist>	Load múltiplo
STM	Mem[<address>] := <reglist></reglist></address>	Store múltiplo
	-	

Operando {mode}

IA	Increment After: incrementa depois
IB	Increment Before: incrementa antes
DA	Decrement After: decrementa depois
DB	Decrement Before: decrementa antes

Apelidos para operação de pilha

	FD	STMFD/LDMFD = STMDB/LDMIA
	ED	STMED/LDMED = STMDA/LDMIB
ĺ	FA	STMFA/LDMFA = STMIB/LDMDA
ĺ	EA	STMEA/LDMEA = STMIA/LDMDB

Operando Op2

Imm	Constante de 8 bits ou constante de mais bits obtidos através do deslocamento de		
	uma constante de 8 bits.		
Rn	Valor armazenado no registrador Rn		
Rn, <deslop> <quant></quant></deslop>	Valor armazenado no registrador Rn deslocado <quant> vezes de acordo com o</quant>		
	operador de deslocamento <deslop>.</deslop>		
	<deslop></deslop>	Operador de deslocamento	
	LSL Deslocamento lógico para a esquerda		
	LSR Deslocamento lógico para a direita		
	ASR Deslocamento lógico para a direita		
	ROR Rotação de bits para direita		
	RRX Rotação de bits para direita extendido		
	<pre><quant> Quantidade de bits a ser deslocada</quant></pre>		
	#Imm Constante de 5 bits		
	Rm 5 bits menos significativos do valor armazenado em Rm		

Operando <address>

Operando	Indexação	Cálculo do endereço
[Rn, constante]{!}	Pré-indexado	Valor em Rn + constante
[Rn, {-}Rm]{!}	Pré-indexado	Valor em Rn + {-} valor em Rm
[Rn, {-}Rm <deslop> <quant>]{!}</quant></deslop>	Pré-indexado	Valor em $Rn + \{-\}$ valor em Rm deslocado <quant></quant>
		vezes de acordo com o operador de deslocamento
		<deslop></deslop>
[Rn], constante	Pós-indexado	Valor em Rn + constante
[Rn], {-}Rm	Pós-indexado	Valor em Rn + {-} valor em Rm
[Rn], {-}Rm <deslop> <quant></quant></deslop>	Pós-indexado	Valor em $Rn + \{-\}$ valor em Rm deslocado <quant></quant>
		vezes de acordo com o operador de deslocamento
		<deslop></deslop>

Sufixos {cond}

Sunxos (cond)			
Sufixo	Condição	Flags	
EQ	Igual	Z = 1	
NE	Diferente	Z = 0	
CS/HS	Carry setada/maior	C = 1	
	ou igual (sem sinal)		
CC/LO	Carry limpa/menor	C = 0	
	(sem sinal)		
MI	negativo	N = 1	
PL	positivo ou zero	N = 0	
VS	over flow	V = 1	
VC	no overflow	V = 0	
HI	maior (sem sinal)	(C = 1) e (Z = 0)	
LS	menor ou igual (sem	(C = 0) ou $(Z = 1)$	
	sinal)		
GE	maior ou igual (com	N = V	
	sinal)		
LT	menor (com sinal)	N != V	
GT	maior (com sinal)	(Z=0) e (N=V)	
LE	menor ou igual (com	(Z = 1) ou $(N != V)$	
	sinal)		
AL	sempre (padrão)	_	

${\bf Operando}~\{{\tt size}\}$

В	Byte: Carrega um byte da memória em um
	registrador ou armazena o byte menos sig-
	nificativo do registrador na memória.
SB	Signed Byte: Carrega um byte da memória
	no byte menos sigficativo do registrador e
	ajusta os bits restantes de acordo com o
	sinal do número.
Н	Half-Word: Carrega meia palavra (dois by-
	tes) da memória em um registrador ou ar-
	mazena os 2 bytes menos significativos do
	registrador na memória.
SH	Signed Half-Word: Carrega meia palavra
	(dois bytes) da memória no registrador e
	ajusta os bits restantes de acordo com o
	sinal do número.

Operando <reglist>

Lista de registradores ou faixa de registradores separados por vírgula.	
Exemplo	Registradores na lista
{R1,R2}	Lista com registradores R1 e R2
{R1-R4}	Lista com registradores R1, R2, R3 e R4
{R1-R3, R7, R11}	Lista com registradores R1, R2, R3, R7 e R11