## FINALES



- · Un procesador ARC ejecuto la instrucción assembler: 611 1.110, 12, 1.17.

  Se pide:
  - a) Excribir un micro código que implemente esto instrucción de asembler indicando en qué direcciones de la memorio de control estorá almocenado.
  - b) Pono le riginal line de mi cro código propuerto indicer los valores binarios (o re equiva-
    - Entrados y salidos de lo Vógico de contro l de saltos
    - lineos de dato de bus A
    - Todos les sits del registro de mi no instrucciones
    - CS Address Mux

Construyo el formato del registro vir:

OP (OI OP3 (FS) (Simm)3

Decodifico: 1 1 0 1 0 0 1 1 0 0 0 = 168810 ~ el código comienzo en 1688.

1688: IF [IRC137] THEN GOTO 1690.

1690: R[tempo] - SINNI3 (RCir]);

1691: REral - SRI (REISI] REtempol); GOTO 2047;

2047: KEbc] - INCAC (KEbcz): 0010 0:

Ø: R Cir → AND (R CPC), R CPCI); READ;

1 : DECODE ;

169011:

4 = 1 00 1 0 1 -> registro 1.ir = 137

AMUX = 0 - uso el registro que guardo el campo A de la MIR y mo 151

B = x } mo se use => mo rimporto qui vifo venga BHUx = x }

C = 1 0 0 0 0 1 + (egistro 1. temp 0 = 133

CMUX = 0 - una el registro que guando el compo c ou la MIR y mo ra

RD = 0 } mo les mi escribs le memorie principal
WR = 0

ALU = 1 0 1 1 -> el código en ALU pona la operación SIMMI3

cons = 0 0 0 → la signime l'ines a gécutor es la consecution

JAMP ADDR = x -> mo hay salto condicional => mo importo que mpo. vengo

- 1) (a) Explicar qué es el ciclo de fetch y con qué finalidad se realiza.
  - (b) Explicar de qué manera se determina durante la ejecución de microcódigo la próxima microinstrucción a ser ejecutada.
  - (c) Dar varios ejemplos de instrucciones de assembler cuya implementación en microcódigo requiere pasar por la microinstrucción almacenada en la posición 2047. Dar varios ejemplos de instrucciones que no requieren pasar por esa línea de microcódigo. Justificar su respuesta.

a) El ciclo de fitch es el proceso por el cual un ses timo ejeuto un progresso. Es coordi-

tremte
and store

Pead

Pead

El ci clo de fetch con lenza con la bello queda en la memoria principal (pue alle se almocena el programa) de la siquimbre in strucción a ejecutor. Al comienzo, la ROM les la micro instrucción o que les y almocena en el registro vir la instrucción o la que apunta el PC.

la signimita mi cro in strucción que les la RON es la 1 que deco de l'espéctico VIII.

Pono esto, tomo los hits 31,30,19-24 y colo co 3 tijos (1 en la posición coy 0 en los pon ciónes 0 y 1). De esto formo, es deco de quedo conformo do por 11 bits, de los cuales 8 pertenen o la información asmocinada en es regió tro VIII y 3 son hijos la RON les es decode y ejecuto la micro instrucción que la correspondo. En este punto, es cs Address Mux, la des Control Branch logic los bits 10 (en es orden) que indecen decode fracción instantanes y espor eso que se realiza de dicho acción.

Una vez que la RON legó es decode, la MIR see de la RON la micro instrucción a ejecutor y aleuacea la información correspondente para hacerlo. Cada celado de la MIR corresponde a :

- · 4, B y C: registros que serón colocados er los Buses 4, B y C respectivormente.
- · Mux 4, By c: indice ti el Mux de l Bus eu corresponde auss sulccioner (pene colocer en el Bus) el registro du scratch pad o de le celde que le corresponde et le MIR.

  si el Mux lee un 0 de le MIR, indicené at Decoder du Bus que seleccione el registro indicado per le celde correspondient et le MIR.

si el Mux les um 1 de la MIR, indicanó al Deco der de Bess que selección el registro indicado por la instrucción inicial mente leída. El registro vir almacena los celados rol (pono los formatos SETHI, Arilmético y de Memorio), rel y res (pono los formatos Aritmético y de Memorio). El registro rol senó colo-cado en el Bess como de Mux co lea 1 y los registro rel y res serón

colocados en la Buses Ay B cuando las MUXES Ay B lan 1 respectivaments.

· RD y WR · moi co si la mi cro in strucción en ejecución require lecturo y 1 ó escri tura en memorio según correspondo.