27-8-21 Ejercicio (1) ESCRIBIT UN PROGRAMA que Les una parabra de 32 bits entrepada por un periferico mapeado en La C2100308h esta comprende dos numeros entenos signados en sus 16 bits más autos y en sus 16 bits mas bayos respectivamente. El main pasa esta parapra de 32 pts auna sumo via stack para que se encarque de separar ambos numeros y devolveros también a través del STACK El programa principal suma estos pos numeros y escribe el resultado en el mismo periferico desde donde leyo el vawa original y wepo termina. El programa principal y ou ca ritino van en el mismo · cuudom · begin · 000 2048 push reg onacro. add 1/14, -4, 1/14 ST req, 1.114 · endmacro · macro pop arg ld /riy, arg add / 174, 4, 7. 174 end mocro


add 1. 115,0, 1.16

Main: c2100h, /12 1 12,2,1.52 SIL y.rs, 308h, y.rz : almaceno la dir add //ra la //rz, //m push //r1 del pensenco cau buscacinumeros POP 1. 55 . devuelue en 1º num pop 7.13 ! devuelve el 2 onum add 1.00, 10, 1-14 1.1-14 tendrá el resullado acld 1.55, 1.13, 1.14 ST % 14, % 12 ! cargo et resultado en el penferto. JMP1 % 16+4, 1. 10 pop 70 110 buscar - numeros: ld 1. (10, 1. 112 STL % 10 16, 10 10 POSh 1. (10 54 4.112, 16,4.112 STL /172, 16, 1.112 push % 1/2 Impl 1. 115+4, 1.10 . end

Ejeracio (2) Un procesador ARC esta ejecutando begin 8402 BUO-19AA9 h cte - epu · epu 10/694 papron 1.10, CTE, 1.10 2048 add /no, Papro, /rio 15025 20A / (10, [num] 2056 ST 1110, Inum] 2060 ld 1.110, 1.120, 1.10 2064 nor 1.10, 1.120, 1.10 2068 add -1. ris, 4, y.ro 2072 /mpl . dwb 1 num · end pc en 814h N 00000010100 wando er pe apunta a 814h se esta ejecutando: add 1, 170, 1.120, 1.10 a la instrucción add su coo de op en 10, el op no esta en el arc, propongo 010111 La dir sera entonces 1628 (x el decode) decode 10 0 10 111 00 microcodigo:

PORT LERINE.

1628 = OF R[JR[13]] then goto 1630 1629: R [rd] - acida (R[rsi], R[rsi]) 6000 204 1630: R [lempo] = SexTB (RED) 1631: R [rd] = add (R [sst), R [tempo]) 60TO 2047 Al momento de la sepunda micro 75 10100 10 000000 0 00000 111010 0000000 2de micro = R [rd] = add (R [rs], R [rsz]) goto 2047 WIR multiplexor de la memoria de conto 11001011100 1630 7047 CS Address Mux F 2047 Logica de control de saltos 110 CBL



Ejeracio 3) Plantear una discusión respecto de la veraziona o Factora De las significacións entre la ados esta orientada a compensar cumitaciones inherentes a la tecnología de memorcia estática"

b) La implementación de variables en la pila permite minimizar los tiempos de acceso durante la ejecución de una subisióna"

c) "La tecnología de puentes ("briapes") no es campanble con la de "bus de sistema"

Esta orientada a compensar la memoria clinámica, la wal es lenta y Debe ser refrescada periodicamente ya que su funcionamiento está basado en capacitares. La técnica de bancos emiciatados tiene el observo de enmascarar el hempo de refresco. Esto la tealita distribuyendo direcciones de memorias contiguas en bancos distintos, de modo que al acceder a una dirección los demos bancos son refrescados paralelamente. Por la tanto, al querer a ceder a una dirección curana, (la que sucede en la mayoría de los casos por el principio de locacidod), es muy probable que ésta esté en un banco que ya ha sido refrescado mientras yo realizaba el l'accuso a memoria y de esta forma, se ve enmascara do el tiempo de refresco de los capacitores.

(b) Falso. La pila se encuentra en memoria principal, por la tonto, si se le posorian los paramemos a la subeutina mediante la pila, se perderá mucho tiempo para accedera chicha información. Más rapido resultaria pasar los parámetros mediante registros. a inconvenience que se nos presenta en este caso, es que au no ser muchos vos registros accesibles para el propromador, en ocasiones donde son muchos parametros o donde muchos registros esten siendo utilizados por el resto del propromo y no sean suficientes para la canti Das De poramenos de la subritina, habrá que recumir a varizor la pilo (stack) o por átea roservado de memorio, que ambos generan que sea moi lento er programo ya que acceden a la memoria principal

© Falso. Los puentes llegan como saución al problemo de por en el bos del sistema se comunican.

Componentes de vewcipa des muy variadas, la gue puede generar un cuello de botella.

Se agrupan entonces las componentes más veuces en un puente (el northbridge), como ser la RAM, CPU, y por otro lado, las componentes en el Southbridge, como por ej tosB, o placa de audio.

O PECHA TO

Sin embargo, la CPU, los puentes y los componentes

519 ven conectodos por buses, por lo que se portiro

continuar hablando de un "Bus de sistema", solo

que con esto tecnologia la disposición de los

elementos permita una moyor eficiencia impidiendo

que componentes de velocidades muy distintos

usen el mismo Bus.