

计算机组成原理

PRINCIPLES OF COMPUTER ORGANIZATION

第13次课：4.8~4.9 半导体存储器的组成与控制

杜国栋

信息科学与工程学院计算机科学与工程系

gddu@ysu.edu.cn



燕山大学
YANSHAN UNIVERSITY



厚德·博学·求是

关于静态随机访问存储器SRAM和动态随机访问存储器DRAM，下列说法错误的是：

- A 初始加点，状态随机
- B SRAM功耗大，速度快
- C DRAM集成度高
- D SRAM必须定时刷新

 提交



课程目标

- 掌握掌握存储器的位扩展和字扩展；
- 熟悉字位同时扩展；
- 了解存储控制和存储校验线路。






存储器扩展

全部结果 > 电脑组件 > 内存 > DDR代数: DDR5 X "内存"

品牌: 所有品牌 A B C D G H J K L M Q S T W X Y

美商海盗船	SAMSUNG	Kingston	ADATA 威刚	G.Skill	Crucial 美光达	GLOWAY	SK hynix	Netac 朗科
COLORFUL	酷狗	Lenovo 联想	Asgard	tigo 金泰克	KingBank 金百达	ASUS 华硕	博帝	Micron Crucial
现代海力士	KLEVV	十铨科技 Team	HLIC	猎嘉	CUSO	Lexar 雷克沙	新乐士 (SAMNIX)	Apacer
GIGABYTE®	LMKJ	颠覆玩家	SKIC	HOSIX	MGNC	JQSK	SKHY	



厚德·博学·求是

$(M \times N \text{ 位})$
 $M \geq m, N \geq n$

$m \times n \text{ 位} \rightarrow M \times N \text{ 位}$

字 (存储单元) : 字数
位 (存储单元内的位数) : 字长

$m \times n \text{ 位} \rightarrow m \times N \text{ 位}$

$4K \times 4 \text{ bit} \rightarrow 4K \times 8 \text{ bit}$

$m \times n \text{ 位} \rightarrow M \times n \text{ 位}$

$4K \times 8 \text{ bit} \rightarrow 16K \times 8 \text{ bit}$

$m \times n \text{ 位} \rightarrow M \times N \text{ 位}$

$4K \times 4 \text{ bit} \rightarrow 16K \times 8 \text{ bit}$

$4K \times 4 \text{ bit} \rightarrow 4K \times 8 \text{ bit} \rightarrow 16K \times 8 \text{ bit}$




存储器扩展

➤ 位扩展

$m \times n$ 位 $\rightarrow m \times N$ 位
 N/n 片 ($m \times n$ 位)

2片 $4K \times 4$ 位的存储芯片 $\rightarrow 4K \times 8$ 位的存储器






存储器扩展

➤ 字扩展

$m \times n$ 位 $\rightarrow M \times n$ 位
 M/m 片 ($m \times n$ 位)



4片 $4K \times 8$ 位的存储芯片 $\rightarrow 16K \times 8$ 位的存储器

00 0000 0000 0000~00 1111 1111 1111

01 0000 0000 0000~01 1111 1111 1111

10 0000 0000 0000~10 1111 1111 1111

11 0000 0000 0000~11 1111 1111 1111



厚德·博学·求是

数据线并联，低位地址线（片内地址）并联，
高位地址线经译码器之后分时串联，片选线分别接到地址译码器的输出端




存储器扩展

➤ 字位扩展

$m \times n$ 位 $\rightarrow M \times N$ 位
 $(M/m) \times (N/n)$ 片 ($m \times n$ 位)

$4K \times 4$ bit
 $\rightarrow 4K \times 8$ bit
 $\rightarrow 16K \times 8$ bit



8片 $4K \times 4$ 位的存储芯片 $\rightarrow 16K \times 8$ 位的存储器
00 0000 0000 0000~00 1111 1111 1111
01 0000 0000 0000~01 1111 1111 1111
10 0000 0000 0000~10 1111 1111 1111
11 0000 0000 0000~11 1111 1111 1111





存储器扩展

课后题（P86-4.6）：

某机器中，已知有一个地址空间为 $0000H \sim 1FFFH$ 的 ROM 区域，现在再用 RAM 芯片 ($8K \times 4$) 形成一个 $16K \times 8$ 的 RAM 区域，起始地址为 $2000H$ ，假设 RAM 芯片有 \overline{CS} 和 \overline{WE} 信号控制端。**CPU** 地址总线为 $A_{15} \sim A_0$ ，数据总线为 $D_7 \sim D_0$ ，控制信号为 R/\overline{W} (读/写) 和 \overline{MREQ} (当存储器进行读或写操作时，该信号指示地址总线上的地址是有效的)。要求画出逻辑图。



存储器扩展

ROM 8K×8 bit 0000 0000 0000 0000~0001 1111 1111 1111


独立存储芯片

RAM 8K×8 bit 0010 0000 0000 0000~0011 1111 1111 1111

由2片8K×4 bit位扩展

RAM 8K×8 bit 0100 0000 0000 0000~0101 1111 1111 1111

由2片8K×4 bit位扩展



有一个 $512K \times 16$ 位的存储器，由 $64K \times 1$ 位的2164RAM芯片构成（芯片内是4个 128×128 结构），问：总共需要多少个RAM芯片？

作答



有一个 $512K \times 16$ 位的存储器，由 $64K \times 1$ 位的2164RAM芯片构成（芯片内是4个 128×128 结构），问：总共需要多少个RAM芯片？

答：总共需要 **(512/64) × 16 = 128 片**





存储器的设计原则

存储器通常有：RAM型 ROM型 RAM+ROM混合型

设计存储器时，要考虑以下因素：

(1) 接口协议的匹配

物理特性、功能规范、电平特性、时序逻辑等等。






(2) 存储芯片（颗粒）选择

失电后保存信息：SRAM或ROM芯片

运行期存储信息：DRAM芯片





(3) 存储器的地址分配与地址译码

芯片内部地址、芯片选择信号

(4) 芯片的布局和排线


地址线、数据线、片选、R/W控制线等。

需解决：芯片的选用、

片内地址分配与片选逻辑、

信号线的连接。





在已知内存总容量和内存颗粒规格情况下：

- 1、如何选用芯片？(技术规格、数量)
- 2、芯片地址分配与片选逻辑？
- 3、线路的连接、布局？





用2114 ($1K \times 4$) SRAM芯片组成容量为 $4K \times 8$ 的存储器。地址总线A15~A0 (低)，双向数据总线D7~D0 (低)，读/写信号线R/W。

请给出芯片内部地址分配与片选逻辑，并画出结构原理框图。





1. 计算芯片($1K \times 4b$)数量 (总容量: $4K \times 8b$)

(1) 可以先扩展位数，再扩展地址空间

$1K \times 4$	$1K \times 4$
$1K \times 4$	$1K \times 4$
$1K \times 4$	$1K \times 4$
$1K \times 4$	$1K \times 4$

2片 $1K \times 4 \longrightarrow 1K \times 8$ }
4组 $1K \times 8 \longrightarrow 4K \times 8$ } 8片($1K \times 4b$)

(2) 也可以先扩展地址空间，再扩展位数

$1K \times 4$	$1K \times 4$
$1K \times 4$	$1K \times 4$
$1K \times 4$	$1K \times 4$
$1K \times 4$	$1K \times 4$

4片 $1K \times 4 \longrightarrow 4K \times 4$ }
2组 $4K \times 4 \longrightarrow 4K \times 8$ } 8片($1K \times 4b$)





2. 地址分配与片选逻辑

存储器寻址逻辑：两级译码寻址系统

芯片选择(第1级)+芯片内寻址(第2级)



哪些地址信号作为
片选信号？



哪些地址信号作为
片内寻址信号？

存储空间分配：

4KB存储器在16位地址空间（64KB）中占据任
意连续区间。



16位地址线

A₁₅...A₁₂ A₁₁A₁₀ A₉ ... A₀

0 ... 0 0 0 0 ... 0

0 ... 0 0 0 1 ... 1

0 ... 0 0 1 0 ... 0

0 ... 0 0 1 1 ... 1

0 ... 0 1 0 0 ... 0

0 ... 0 1 0 1 ... 1

0 ... 0 1 1 0 ... 0

0 ... 0 1 1 1 ... 1

全0

片选

片内地址

每组1K寻址空间：

$$2^{10}=1K$$


片内 A₉~A₀

共4组芯片：

$$2^2=4$$

片选 A₁₁~A₁₀

64KB





地址码=片选地址(2位)+片内地址(10位)

芯片组 片内地址 片选信号 片选逻辑


1K×8	A9~A0	\overline{CS}_0	$\overline{A}_{11}\overline{A}_{10}$	0	1K×4	1K×4
1K×8	A9~A0	\overline{CS}_1	$\overline{A}_{11}A_{10}$	1	1K×4	1K×4
1K×8	A9~A0	\overline{CS}_2	$A_{11}\overline{A}_{10}$	2	1K×4	1K×4
1K×8	A9~A0	\overline{CS}_3	$A_{11}A_{10}$	3	1K×4	1K×4

高4位地址A15~A12全0，可以不使用。





3. 线路连接



总线地址：0000010101010101，试分析其寻址情况





[例2]某半导体存储器，按字节编址。其中， $0000H \sim 07FFH$ 为ROM区，选用EPROM芯片(2KB/片)； $0800H \sim 13FFH$ 为RAM区，选用RAM芯片(2KB/片和1KB/片)。地址总线A15~A0（低）。给出地址分配和片选逻辑。





[例2] 某半导体存储器，按字节编址。其中， $0000H \sim 07FFH$ 为ROM区，选用EPROM芯片(2KB/片)； $0800H \sim 13FFH$ 为RAM区，选用RAM芯片(2KB/片和1KB/片)。地址总线A15~A0（低）。给出地址分配和片选逻辑。

1. 计算容量和芯片数


ROM区： $(07FF_{16} - 0000_{16} + 1_{10}) \div 1024_{10} = 2K \cdots 1\text{片}$

RAM区： $(13FF_{16} - 0800_{16} + 1_{10}) \div 1024_{10} = 3K \cdots \text{各1片}$

2. 地址分配与片选逻辑

存储空间分配：先安排大容量芯片（放地址低端），再安排小容量芯片。
便于拟定片选逻辑。

$A_{15}A_{14}A_{13}A_{12}A_{11}A_{10}A_9 \dots A_0$
0 0 0 0 0 0 0 ... 0(0000H)
:
0 0 0 0 0 1 1 ... 1(07FFH)
0 0 0 0 1 0 0 ... 0(0800H)
:
0 0 0 0 1 1 1 ... 1(0FFFH)
0 0 0 1 0 0 0 ... 0(1000H)
0 0 0 1 0 0 1 ... 1(13FFH)



低位地址分配给芯片，高位地址形成片选逻辑：

芯片组	片内地址	片选信号	片选逻辑
2K×8	$A_{10} \sim A_0$	\overline{CS}_0	$\overline{A}_{15}\overline{A}_{14}\overline{A}_{13}\overline{A}_{12}\overline{A}_{11}$
2K×8	$A_{10} \sim A_0$	\overline{CS}_1	$\overline{A}_{15}\overline{A}_{14}\overline{A}_{13}\overline{A}_{12}A_{11}$
1K×8	$A_9 \sim A_0$	\overline{CS}_2	$\overline{A}_{15}\overline{A}_{14}\overline{A}_{13}A_{12}\overline{A}_{11}\overline{A}_{10}$



总结

- 位扩展
- 字扩展
- 字位扩展





有问题欢迎随时跟我讨论

办公地点：西校区信息馆504

邮 箱：gddu@ysu.edu.cn

