


COVER





Revision	Description	Date	Drawn	Checked
V10A	Initial	2016-10-27	xxx1zjxxx	

Schematics Index:

Schematics Block:


BUG


 NO.2, XinYe Road, GaoXinXiqu, Chengdu, Sichuan,China.	SICHUAN HUIYUAN OPTICAL COMMUNICATIONS CO.,LTD			
	Title EZFET_V10A			
	Size A3	Document 01 COVER		Rev V10A
	Date Thursday, October 27, 2016			
	Designed by xxx1zjxxx		Checked by ?	Approved by ?
Sheet 1		of 3		



- A 如果使用一个本地目标电源，那么连接 J1。如果使用调试或编程适配器供电，那么连接 J2。
- B 针对 RST/NMI 引脚的 R1 和 C1 的配置取决于器件系列。推荐配置请参阅 MSP430 系列产品用户指南。
- C TEST 引脚只在带有复用 JTAG 引脚的 MSP430 系列产品成员上提供。参见专用器件数据表以确定这个引脚是否可用。
- D 当使用只支持 4 线制 JTAG 通信模式的器件并且对器件编程和调试没有要求的时候，到 JTAG 连接器 RST 引脚的连接是可选项的。然而，当在 4 线制 JTAG 模式中使用支持 2 线制 JTAG 通信模式时，此连接是必需的。
- E 当在 4 线制 JTAG 模式中使用支持 2 线制 JTAG 通信模式时，C1 的上限不应超过 2.2nF。这适用于全部两个 TI FET 接口模块 (LPT 和 USB FET)。

图 2-1. 针对 4 线制 JTAG 通信的信号连接



				SICHUAN HUIYUAN OPTICAL COMMUNICATIONS CO., LTD			
Title				EZFET_V10A			
Size		Document		Rev			
A3		F5528		V10A			
Date		Tuesday, November 01, 2016		Sheet		2 of 3	
Designed by		xxxLzjxxx		Checked by		Approved by	

NO.2,
XinYe Road,
BaokinXilu,
Chengdu,
Sichuan, China.