

专业:

年级:

学院:

姓名:

学号:

国防科技大学 2021-2022 学年春季学期

《计算机系统》考试试卷(A)卷

考试形式: 闭卷 考试时间: 120 分钟 满分: 100 分。

题 号	一	二	三	四	总 分
得 分					
评阅人					

注意: 1、所有答题都须写在此试卷纸密封线右边, 写在其它纸上一律无效。

2、密封线左边请勿答题, 密封线外不得有姓名及相关标记。

得分

一、单选题(共 10 小题, 每小题 2 分, 共计 20 分)

1.

密封线

密

- 下列叙述中, 最能反映 RISC 特征的是 ()。
A. 寻址方式种类多 B. 运算指令操作数可来自存储器
C. 指令长度可变 D. 只有 LOAD/STORE 可以访存
- 某程序在计算机 A 上运行时间为 10s, 机器 A 的主频为 1GHz。硬件设计人员新设计一款计算机 B, 目标是使该程序在 B 上的运行时间缩短为 6s, 而采用新技术虽能使主频大幅度提高, 但在 B 上运行该程序所需的时钟周期数却增加为 A 的 1.2 倍。为了达到设计目标, 机器 B 的主频至少是 ()。
A. 500MHz B. 1.2GHz C. 1.67GHz D. 2GHz
- RISC-V 指令集拥有六类指令: R 型运算指令、I 型立即数指令、S 型存储指令、B 型分支指令、U 型加载指令、J 型跳转指令。若分别采用单周期控制方式、5 级流水线控制方式实现具有 RISC-V 指令集的处理器的 CPU, 两种方式所实现的 CPU 数据通路中各主要功能单元的操作时间是: 指令存储器、数据存储器: 3ns; ALU、加法器: 2ns; 寄存器堆: 1ns。如果忽略数据通路中多路选择器、控制单元、PC、扩展单元、流水站寄存器和传输线路等延迟。则所实现的单周期 CPU 和 5 级流水线 CPU 的时钟周期分别应是 ()。
A. 10ns、3ns B. 9ns、2ns C. 6ns、1ns D. 10ns、1ns

4. 指令中地址码给出操作数有效地址的寻址方式是（ ）。
- A. 立即寻址 B. 基址寻址 C. 直接寻址 D. 相对寻址
5. 通常计算机为支持子程序嵌套或者递归调用，存放返回地址的部件是（ ）。
- A. 程序计数器 B. 通用寄存器 C. 累加器 D. 堆栈
6. 某计算机存储器按字节编址，主存块大小为 16 字节，Cache 有 16 个行(第 0~15 行),若采用直接映射方式,则主存第 1022 号地址可能放入 Cache 的行号是()。
- A. 0 B. 2 C. 14 D. 15
7. 某计算机系统的 DRAM 存储器访问时间为：发送地址 1 个时钟，每次访存的初始化需要 16 个时钟，每发送 1 个数据字需要 1 个时钟。如果主存块大小为 4 个字，DRAM 存储器采用四体交叉存储，单体存取宽度为 1 个字，CPU 与 DRAM 之间支持突发传输数据。则该系统 Cache 一次失靶损失的时钟数至少是（ ）。
- A. 18 B. 21 C. 69 D. 72
8. 假定一个磁盘转速为 7200RPM，平均寻道时间为 5ms。如果忽略磁盘读写时间，该磁盘的平均存取时间是（ ）。
- A. 5ms B. 8.33ms C. 9.17ms D. 13.33ms
9. 计算机系统发生异常事件或者外设完成 I/O 任务时，一般通过中断方式请求 CPU 执行相应的中断服务程序进行处理。下列选项中，属于外部中断的是（ ）。
- A. DMA 传送结束 B. Cache 失效(miss)
C. 保护违例(内存访问类型不符) D. 页面失效(miss)
10. 下列叙述中，正确的是（ ）。
- A. 并发和并行是即相似又有区别的两个概念
B. 并发是指两个或者多个事件在同一时刻发生
C. 并行是指两个或多个事件在同一时间间隔内发生
D. 并发和并行是同一个概念

得分

二、 填空题（共 7 小题，每空 1 分，共计 20 分）

1. 计算机系统分为（ ）和软件两大类。计算机软件又分为（ ）软件和（ ）软件。例如，磁盘属于（ ），Windows 操作系统属于（ ），文字处理软件 Word 属于（ ）。

线

密

2. 响应时间和 () 是衡量一个计算机系统好坏的两个基本性能。不同应用场合, 用户关心的性能不同。例如, 对于银行、证券等事务处理来说, 用户主要关心的是 ()。
3. 若指令地址码给出一个偏移量, 其有效地址是由 PC 值与该偏移量相加得到, 则指令的寻址方式是 (), 通常会用在 () 指令中。
4. 某计算机执行一条取数指令(LW R1,(X)), 该指令采用的是存储器间接寻址方式。如果指令中给出的地址码 X 为 1000H, 地址为 1000H 的存储单元中的内容为 2000H, 地址为 2000H 的存储单元中的内容为 3000H, 则该指令的操作数有效地址是 (), 取数指令执行后其操作数的值是 ()。
5. 假设 short 型变量 x = -258, 在 16 位寄存器 R1 中存放的是 x 的补码, 则 R1 中存储的内容用十六进制表示为 (), 对 R1 进行算术左移 4 位后的内容是 (), 对 R1 进行算术右移 4 位后的内容是 (), 对 R1 进行 32 位扩展后的内容是 ()。
6. 存储器层次结构中引入主存和 Cache 层的目的是 (), 而引入主存和辅存层的目的是 ()。
7. 当处理器发现有未被屏蔽的中断请求发生时, 通过执行一条“中断隐指令”进行中断响应。中断响应过程主要完成三个任务, 分别是 ()、()、将中断服务程序首地址送 PC。

得分

三、简答题 (共 3 小题, 每小题 5 分, 共计 15 分)

1. 假定在一个 C 语言程序中变量 x、y 和 z 分别表示三维空间中某个点 P 的三个坐标分量, 试比较这三个变量分别采用 float 数据类型和 int 数据类型的优缺点。

2. C 结构体中的元素在内存是如何排列存储的？给定以下 C 结构体，假定每个成员的值分别如注释所示，则在 x86 的小端字节序下 `composite_data` 在内存中从第 0~第 15 字节的值分别是多少(假设数据地址从 0 开始)？

```
struct two_ints {  
    int inner_int0;    // 0x11223344  
    int inner_int1;    // 0x55667788  
};  
  
struct composite_data {  
    struct two_ints inner_struct;  
    int  outer_int0;    // 0x99AABBCC  
    int  outer_int1;    // 0x6  
};
```

上述结构体在内存的排列如下表所示：

地址	0	4	8	12	15
字节					

请填写表中的数据(用十六进制表示)。

3. 链接分为哪两个步骤？对于以下包含两个文件的程序中，哪些符号会出现在对应 `.o` 文件的 `.data` 段和 `.bss` 段(出现在 `COMMON` 段视为出现在 `.bss` 段)？这些符号中，哪些是强符号？哪些是弱符号？

```
C foo.c > ...  
1  int a = 100;  
2  int b;  
3  int c = 200;  
4  
5  void swap(int* data) {  
6      int s = *data;  
7      *data = b;  
8      b     = s + c;  
9  }  
  
C main.c > ...  
1  void swap(int* data);  
2  int a;  
3  int b;  
4  
5  int main() {  
6      ++a;  
7      b = 0;  
8      swap(&a);  
9  }
```

得分

四、综合应用题（共 4 小题，共计 45 分）

1.（9分）已知 $X=2^3\times(-17/32)$ 、 $Y=2^4\times(25/32)$ 。浮点数采用IEEE 754表示，按照浮点数运算规则计算： $X+Y=?$ 假定采用就近舍入法进行舍入处理。请将每步的中间结果填入下表的空白处：

项目名称		运算结果
$[X]_{\text{浮}}$		
$[Y]_{\text{浮}}$		
$[E_X-E_Y]_{\text{移}}$		
E_X-E_Y		
对阶结果 (谁向谁看齐)		
尾数加减	$[M_X+M_Y]_{\text{原}}$	
规格化并舍入	$[X+Y]_{\text{浮}}$	
最终结果并验证 (用十进制表示)	$X+Y$	

2.（9分）一个具有五级流水线的处理器执行如下汇编代码段P：

I1 Load R1, A //R1←A	I6 Load R5, F //R5←F
I2 Load R2, B //R2←B	I7 Sub R6, R4, R5 //R6←R4－R5
I3 Add R3,R1,R2 //R3←R1+R2	I8 Store D, R6 //D←R6
I4 Store C, R3 //C←R3	I9 Add R7, R3, R6 //R7←R3+R6
I5 Load R4, E //R4←E	I10 Store H, R7 //H←R7

汇编代码段P实现了以下三条C语句的功能： $C = A + B$ ， $D = E - F$ ， $H = C + D$ 。
 请指出汇编代码段P中哪些指令之间存在数据相关性？假设该流水线处理器不支持任何转发机制，但允许在同一时钟周期内完成寄存器的读写操作（即上半周期写寄存器、下半周期读寄存器）。为了提高指令流水线的执行效率，编译器可以通过调整程序中的指令顺序，尽量减少指令间的数据相关性。那么，在保证程序功能不变的前提下，如何调整P代码中的指令顺序来减少指令间存在的数据相关性？要求写出调整后的汇编指令代码段P’。

3. (15 分) 某循环代码段 P:

```
while (A[i] == K) {  
    sum += A[i];  
    i += 1;  
}
```

如果编译时 `int` 型变量 `sum` 和 `i` 被分配在寄存器 `R1` 和 `R2` 中，常量 `K` 被分配在寄存器 `R6` 中，`int` 型数组 `A` 按边界对齐存放在存储器中，其首地址保存在寄存器 `R3` 中。该程序段 `P` 对应的汇编代码如下表所示：

程序 P 地址(十进制)	汇编代码	注释
8000 00	Loop: sll R4,R2,2	(R2)<<2→R4
8000 04	add R4,R4,R3	(R4)+(R3)→R4
8000 08	load R5,0(R4)	((R4)+0)→R5
8000 12	bne R5,R6,Exit	if R5≠R6, go to Exit
8000 16	add R1,R1,R5	(R1)+(R5)→R1
8000 20	addi R2,R2,1	(R2)+1→R2
8000 24	j Loop	go to Loop
8000 28	Exit:	

某计算机 M 采用页式虚拟存储管理，虚拟地址空间大小为 64MB，主存地址空间大小为 16MB，页大小为 4KB，使用 TLB 加速虚实地址转换。假设：P 在 M 开始执行时，(R1)=(R2)=0，循环执行了 1000 次；P 已被调入主存但未进入 cache，并且 P 的机器代码被存储在同一个主存块；数组 A 还没有调入主存，并且数组 A 的所有元素在同一页，它被存储在磁盘的同一个扇区。请回答下列问题，要求说明理由：

- (1) 计算机 M 的存储空间编址单位是什么？
- (2) P 循环执行了 1000 次后，寄存器 R2 的值是多少？
- (3) 虚拟地址共有几位？虚拟地址是如何组织的？
- (4) 物理地址共有几位？物理地址是如何组织的？
- (5) 计算机 M 采用指令 Cache 和数据 Cache 分离。如果指令 Cache 采用直接映射，共有 16 行，Cache 和主存交换数据的块大小为 32 字节。所有指令均为 4 字节，仅考虑程序段 P 的执行，则指令 Cache 的命中率是多少？如果数据 Cache 采用 4 路组相联映射，共有 16 行，Cache 和主存交换数据的块大小也为 32 字节，采用写回策略保证 cache 一致性，则数据 Cache 的总容量至少是多少？
- (6) 程序段 P 在执行过程中，哪条指令执行可能发生溢出异常？哪条指令执行可能产生缺页异常？对于数组 A 的访问，若不考虑页面置换，则需要访问磁盘和 TLB 至少是多少次？

4. (12 分) 某计算机中磁盘的每个盘面有 1024 个磁道, 每个磁道有 10 个扇区, 每扇区数据为 4KB。该计算机的处理器主频为 1GHz, 主存的存储周期为 500ns, 磁盘和主存之间每次 4 个字节存取和传送数据。请回答下列问题, 要求说明理由:

- (1) 若磁盘驱动器转速为 6000 转/分, 则磁盘读写速率是多少? 如果采用中断方式进行数据传送, 每次传送开销(包括中断响应和中断处理的时间)为 500 个时钟周期, 则在磁盘一直持续进行读写而不错过任何数据的情况下, 处理器花费在磁盘 I/O 上的时间百分比是多少? I/O 中断方式是否适合处理磁盘与主存间的数据传送?
- (2) 若磁盘转速提高了一倍, 则磁盘读写速率是多少? 如果采用 DMA 方式直接进行磁盘与主存之间的数据传送, 则主存的频带空闲百分比是多少(假定 DMA 访存时采用 CPU 停止访问主存, 且 DMA 与主存之间进行成组传输数据)? 若在具有 RISC-V 指令集实现的 CPU 上同时执行 R-R 型指令, 而在运算器上操作的平均执行时间为 1.5 ns。则该 CPU 执行 R-R 型指令的最快和最慢速度各是多少?