МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ "ЛЬВІВСЬКА ПОЛІТЕХНІКА"

ІКНІ Кафедра **ПЗ**

3BIT

до лабораторної роботи № 2 на тему: "Синтез та Моделювання шифраторів і дешифраторів та мультиплексорів і демультиплексорів в системіРготеиз" з дисципліни: "Архітектура комп'ютера"

> **Лектор**: доцент кафедри ПЗ Крук О.Г.

Виконав: студент групи Π 3-22

Коваленко Д.М.

Прийняв: доцент кафедри ПЗ Крук О.Г.

Тема. Синтез та Моделювання шифраторів і дешифраторів та мультиплексорів і демультиплексорів в системіProteus.

Мета. Закріпити практичні навики моделювання логічних схем в середовищі системи програм Proteus; поглибити знання про основні типи комбінаційних схем: шифратори, дешифратори, мультиплексори і демультиплексори; опанувати їх синтез; дослідити роботу синтезованих схем в системі програм Proteus.

Індивідуальне завдання

	Для П3-22											
	z_0/a_0	0	1	0	1	0	1	0	1			
Nº	z_1/a_1	0	0	1	1	0	0	1	1	f ₀ , КГц	Пріоритет	
	$\mathbf{Z}_2/\mathbf{a}_2$	0	0	0	0	1	1	1	1	Ì		
1		0	0	d_2	\mathbf{d}_3	d_4	\mathbf{d}_0	d_1	0	68	F ₂ , F ₇ , F ₁ , F ₄ , F ₅ , F ₃ , F ₆	
2		0	0	0	d_2	\mathbf{d}_3	d_4	$\mathbf{d}_{\scriptscriptstyle{0}}$	d_1	70	F ₇ , F ₁ , F ₄ , F ₅ , F ₃ , F ₆ , F ₂	
3		\mathbf{d}_1	0	0	0	d_2	d₃	$\mathrm{d}_{\scriptscriptstyle{4}}$	$\mathbf{d}_{\scriptscriptstyle{0}}$	72	F_1 , F_4 , F_5 , F_3 , F_6 , F_2 , F_7	
4		\mathbf{d}_0	\mathbf{d}_1	\mathbf{d}_2	0	d_3	d_4	0	0	74	F ₄ , F ₅ , F ₃ , F ₆ , F ₂ , F ₇ , F ₁	
5		0	$\mathbf{d}_{\scriptscriptstyle{0}}$	\mathbf{d}_1	d_2	0	\mathbf{d}_3	d_4	0	76	F ₅ , F ₃ , F ₆ , F ₂ , F ₇ , F ₁ , F ₄	
6		0	0	$\mathbf{d}_{\scriptscriptstyle{0}}$	\mathbf{d}_1	\mathbf{d}_2	0	d₃	d_4	78	F_6 , F_2 , F_7 , F_1 , F_4 , F_5 , F_3	
7		d_4	0	0	$\mathbf{d}_{\scriptscriptstyle{0}}$	\mathbf{d}_1	d_2	0	d₃	80	F_2 , F_1 , F_7 , F_4 , F_5 , F_3 , F_6	
8		d₃	d ₄	0	0	\mathbf{d}_0	\mathbf{d}_1	d_2	0	82	F_1 , F_7 , F_4 , F_5 , F_3 , F_6 , F_2	
9		0	d₃	d_4	0	0	$\mathbf{d}_{\scriptscriptstyle{0}}$	$\mathbf{d}_{\scriptscriptstyle 1}$	d_2	84	F_7 , F_4 , F_5 , F_3 , F_6 , F_2 , F_1	

Теоретичні відомості

Хід роботи

Період цифрового сигналу

$$T = \frac{1}{f};$$

$$T = \frac{1}{82 \text{κ} \Gamma \text{π}} = \frac{1}{82000 \Gamma \text{π}} = 0.0000121 \text{c}$$

$$\tau = \frac{T}{8} = 0.00000151 \text{c}$$

ДДНФ заданої функції

$$F = \overline{x_2}\overline{x_1}\overline{x_0} + \overline{x_2}\overline{x_1}\overline{x_0} + x_2\overline{x_1}\overline{x_0} + x_2\overline{x_1}\overline{x_0} + x_2\overline{x_1}\overline{x_0}$$

Схема пріоритетного шифратора 8х3






Рис. 1: Схема 1


Генератори до схеми приорітетного шифратора 8х3





(д) Генератор F4





(ж) Генератор F6

(и) Генератор F7

Графік до схеми пріоритетного шифратора 8х3




Рис. 2: Графік 1

За отриманим графіком виконання схеми пріоритетного шифратора видно, що заданий пріоритет ε таким: 1, 7, 4, 5, 3, 6, 2, що повністю співпадає з заданим варіантом, отже, можна зробити виновок, що моделювання виконано правильно.






Рис. 3: Схема 2

Генератори до схеми лінійного дешифратора 3х8



(а) Генератор Z0

(б) Генератор Z1



(в) Генератор Z2

Графік до схеми лінійного дешифратора 3х8




Рис. 4: Графік 2

За отриманим графіком виконання схеми лінійного дешифратора видно, що часові діаграми вхідних та вихідних сигналів на кожному з восьми проміжків відповідають заданій таблиці істиності дешифратора, отже, можна зробити виновок, що моделювання виконано правильно.






Рис. 5: Схема 3


Генератори до схеми мультиплексора 5 в 1





(д) Генератор D1

(e) Генератор D2



(ж) Генератор D3

(и) Генератор D4

Графік до схеми мультиплексора 5 в 1




Рис. 6: Графік 3

За отриманим графіком виконання схеми мультиплексора видно, що часові діаграми вхідних та вихідних сигналів на кожному з восьми проміжків відповідають заданій таблиці істиності мультиплексора, отже, можна зробити виновок, що моделювання виконано правильно.





Рис. 7: Схема 4

Генератори до схеми демультиплексора 1 в 5



Графік до схеми демультиплексора 1 в 5




Рис. 8: Графік 4

За отриманим графіком виконання схеми демультиплексора видно, що часові діаграми вхідних та вихідних сигналів на кожному з восьми проміжків відповідають заданій таблиці істиності демультиплексора, отже, можна зробити виновок, що моделювання виконано правильно.

Висновки

Під час виконання лабораторної роботи я закріпив практичні навики моделювання логічних схем в середовищі системи програм Proteus. Поглибив знання про основні типи комбінаційних схем: шифратор, дешифратор, мультиплексор і демультиплексор. Опанував їх синтез.

Дослідив роботу синтезованих схем в системі програм Proteus. Змоделював графіки цих схем за заданим варіантом.