### МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ "ЛЬВІВСЬКА ПОЛІТЕХНІКА"

**ІКНІ** Кафедра **ПЗ** 

#### **3BIT**

до лабораторної роботи № 3 **на тему**: "*Моделювання та дослідження основних типів тригерів в СИСТЕМІ Proteus*" **з дисципліни**: "Архітектура комп'ютера"

Лектор:

**Тема.** Моделювання та дослідження основних типів тригерів в СИСТЕМІ Proteus.

**Мета.** Закріпити практичні навики моделювання логічних схем в середовищі системи програм Proteus; поглибити знання про будову та функціонування основних типів тригерів; ввести їх схеми та виконати моделювання в системі програм Proteus; дослідити на основі отриманих часових діаграм їх роботу.

### Індивідуальне завдання

П3-21		ПЗ-22		ПЗ-23		ПЗ-24		ПЗ-25		ПЗ-26	
N₂	f <sub>0</sub> , КГц	Nº	f <sub>0</sub> , КГц	Nº	f <sub>0</sub> , КГц	Nº	f <sub>0</sub> , КГц	Nº	f <sub>0</sub> , КГц	Nº	f <sub>0</sub> , КГц
1	68	1	2	1	43	1	5	1	116	1	3
2	70	2	4	2	45	2	10	2	118	2	5
3	72	3	6	3	47	3	15	3	120	3	7
4	74	4	8	4	49	4	20	4	122	4	9
5	76	5	10	5	51	5	25	5	124	5	11
6	78	6	12	6	53	6	30	6	126	6	13
7	80	7	14	7	55	7	35	7	128	7	15
8	82	8	16	8	57	8	40	8	130	8	17
9	84	9	18	9	59	9	45	9	132	9	19
10	0.0	10	20	10	C1	10	r0	10	104	10	21

## Теоретичні відомості

Тригер – це електронний вузол з двома стійкими станами, зміна яких відбувається під дією вхідних сигналів. Якщо прийняти один стан тригера за логічний нуль, а інший – за логічну одиницю, то виходить, що тригер є елементом пам'яті, який може зберігати один біт інформації. Тригер є найпростішим представником послідовнісних пристроїв і водночає обов'язковим елементом всіх функціонально закінчених вузлів і блоків.

У послідовнісних пристроях (цифрових автоматах з пам'яттю або скінченних автоматах) вихідні сигнали в кожний момент часу залежать не лише від поточних значень на входах, але й від внутрішнього стану, який  $\epsilon$  наслідком попередніх дій вхідних сигналів.

На основі тригерів будують типові функціональні вузли комп'ютерів – регістри, лічильники, накопичувальні суматори, а також мікропрограмні автомати.

Усі різновиди тригерів можна розглядати як елементарний автомат, що складається з власне елемента пам'яті (ЕП) та схеми керування (СхК), яка утворює вхідну логіку (рис. 3.1). Схема керування забезпечує записування, зчитування, стирання та індикацію двійкової інформації, яка зберігається в тригері.

# Хід роботи

### Схема 1





Рис. 1: Схема 1



Рис. 2: Графік до схеми 1

# Генератори до схеми 1






Рис. 3: Схема 2





Рис. 4: Графік до схеми 2

# Генератори до схеми 2






Рис. 5: Схема 3






Рис. 6: Графік до схеми 3





(B)




Рис. 7: Схема 4





Рис. 8: Графік до схеми 4

# Генератори до схеми 4






Рис. 9: Схема 5





Рис. 10: Графік до схеми 5






Рис. 11: Схема 6





Рис. 12: Графік до схеми 6






Рис. 13: Схема 7





Рис. 14: Графік до схеми 7






Рис. 15: Схема 8





Рис. 16: Графік до схеми 8



#### Висновки

Під час виконання лабораторної роботи я закріпив практичні навики моделювання логічних схем в середовищі системи програм Proteus; поглибив знання про будову та функціонування основних типів тригерів; увів їх схеми та виконав моделювання в системі програм Proteus; дослідив на основі отриманих часових діаграм їх роботу.