Roteador: 2 MT8816 + 2 registradores — PCB 100 × 200 mm

PLANEJAMENTO DE ENGENHARIA — NÃO USAR COMO MÁSCARA DE CORROSÃO. O posicionamento foi verificado em software; o roteamento de cobre e a lista física de pontes ainda não estão concluídos.

Versão de 29/10/2026. Substitui a proposta de três MT8816 e controle direto por buffers. Mantém os dois 74HC595, os transistores de adaptação e o RESET do projeto do amigo. Não modifica o arquivo EasyEDA original nem a placa inteligente já soldada.

Decisão	Configuração
Placa	Uma PCB de face única, 100 × 200 mm, com componentes PTH e soquetes.
Matriz	U1 atende NODE00…NODE10; U2 atende NODE11…NODE21. Nós no lado X.
Barramentos	Y5/Y6/Y7 privados por metade; Y0…Y4 dedicados a GND/saída/teste/medição.
Controle	Dois 74HC595 a 5 V, comandos do ESP32 adaptados por NPN.
Saídas	5 V por PNP/NPN; nível baixo por NPN; limitação resistiva independente.
Medição	Duas entradas externas da placa inteligente, um par selecionado por vez.
Montagem	Cobre sem cruzamentos; pontes de fio isolado pelo lado dos componentes, autorizadas pelo usuário.

Hipótese de operação: um experimento alimentado/estimulado por vez. Não há duas saídas de pulso independentes. Não há isolamento galvânico entre as metades: GND e serviços são comuns. As rotas de serviço nunca podem selecionar as duas metades simultaneamente de modo a uni-las.

Como funciona e o que é compartilhado


O Raspberry coordena o ESP32 do roteador por USB e o ESP32 inteligente por UART. O roteador recebe os caminhos desejados, programa os registradores e grava as conexões nos MT8816. Os próprios MT8816 retêm o estado de suas chaves.

O GPIO27 da placa inteligente envia PULSE_CMD ao GPIO34 do roteador. O GPIO27 do roteador controla o transistor de nível baixo: são GPIOs de placas diferentes e não se ligam diretamente entre si.

Y / código binário AY2…AY0	Ligação	Regra
Y0 / 000	GND comum	Retorno escolhido; não aterrar capacitor carregado diretamente.
Y1 / 001	PULSE_BUS	Fonte/nível baixo limitado; uma metade autorizada.
Y2 / 010	TEST_BUS	Somente precheck com energia normal removida.
Y3 / 011	SENSE_A	Selecionar um ponto por leitura.
Y4 / 100	SENSE_B	Selecionar o segundo ponto da mesma leitura.
Y5 / 101	BUS_A5 ou BUS_B5	Privados: não ligar fisicamente A5 a B5.
Y6 / 110	BUS_A6 ou BUS_B6	Privados: não ligar fisicamente A6 a B6.
Y7 / 111	BUS_A7 ou BUS_B7	Privados: não ligar fisicamente A7 a B7.

As duas metades podem manter suas ligações internas enquanto a medição alterna entre elas. Compartilhar a mesma saída em duas metades as acoplaria pelo barramento de serviço; o firmware desta proposta não permite isso. Três barramentos gerais por metade atendem os exemplos básicos, mas o grafo de cada aula deve ser validado antes de aceitar a configuração.

Posicionamento proposto — vista superior e inferior espelhada



Esquerda: componentes vistos de cima. Centro: referência inferior espelhada. As caixas representam corpos aproximados; não são trilhas nem uma máscara de cobre.

USB junto à borda superior. Reservar o corpo completo do ESP32, acesso ao conector e antena sem cobre sob a região da antena. Os soquetes do DevKit estão provisoriamente separados por 25,4 mm; medir a placa real.

Conectores dos nós nas laterais, alimentação e placa inteligente nas laterais inferiores. Fontes e retorno concentrados no bloco inferior. Furos de montagem candidatos a 5 mm das bordas, diâmetro 3,2 mm.

Coordenadas para transferir ao EasyEDA

Origem mecânica: canto superior esquerdo. X cresce para a direita; Y cresce para baixo. O modelo tscircuit usa centro da placa: X_EasyEDA = X_modelo + 50; Y_EasyEDA = 100 − Y_modelo. Não renumerar os conectores ao espelhar a vista inferior.

Referência	Função	X / Y no desenho (mm)
J_ESP_L	Soquete ESP32 esquerdo	37.30 / 24.00
J_ESP_R	Soquete ESP32 direito	62.70 / 24.00
U5	74HC595	29.00 / 85.00
U6	74HC595	71.00 / 85.00
U1	MT8816AE1	27.00 / 125.00
H1	Nós superiores	5.00 / 125.00
U2	MT8816AE1	73.00 / 125.00
H3	Nós inferiores	95.00 / 125.00
H2	Alimentação	6.00 / 174.00
J_SMART	Interface inteligente	94.00 / 174.00

O CSV bom.csv contém as coordenadas dos demais componentes. As caixas do desenho são reservas de espaço; as posições de pino 1 e dos furos de cada footprint devem ser conferidas no encapsulamento comprado. Os transistores devem ser conferidos por C/B/E, nunca apenas pela face achatada.

Pinagem dos nós — troca obrigatória no esquema original

Pino do conector H1/H3	H1 → U1	H3 → U2	X / pino físico MT8816
1	NODE00	NODE11	X0 / pino 33
2	NODE01	NODE12	X1 / pino 32
3	NODE02	NODE13	X2 / pino 31
4	NODE03	NODE14	X3 / pino 30
5	NODE04	NODE15	X4 / pino 29
6	NODE05	NODE16	X5 / pino 28
7	NODE06	NODE17	X6 / pino 8
8	NODE07	NODE18	X7 / pino 9
9	NODE08	NODE19	X8 / pino 10
10	NODE09	NODE20	X9 / pino 11
11	NODE10	NODE21	X10 / pino 12

X11…X15 ficam desconectados. Pinos 14 e 34 são NC do MT8816. VDD pino 40 em 12 V; VSS16 e VEE20 em GND. Não usar o mapa antigo em que os nós eram ligados aos Y. Para X0…X10, o endereço AX3…AX0 é a numeração binária correspondente. X12…X15 possuem particularidades de decodificação e não são usados aqui.

Controle por registradores e inicialização

GPIO do ESP32 roteador	Bloco original	Sinal após transistor
23	Q1 / R19 / R20 / R2	SER5, invertido
18	Q2 / R22 / R23 / R3	CLK5, invertido
22	Q3 / R25 / R26 / R4	LATCH5, invertido
19	Q4 / R28 / R29 / R5	STROBE5, invertido
21	Q5 / R31 / R32 / R1	OE_N5: GPIO alto habilita saídas
25	Q6 / R6 / R12 / R7	RESET12: GPIO baixo força reset
26	Q8 / Q7	HIGH_REQ
27	Q11	LOW_REQ
14	Q10 / Q9	TEST_REQ
34	J_SMART.4 + pull-down 47k	Entrada PULSE_CMD, somente 3,3 V

U5: QA…QH = AX0, AX1, AX2, AX3, AY0, AY1, AY2, DATA. U6: QA=CS_A e QB=CS_B; demais saídas ficam NC. U5.QH' vai a U6.SER; as duas entradas SRCLR_N ficam em 5 V. Enviar primeiro o byte de U6 e depois o de U5, conforme ordem de bits validada em bancada. Nunca atualizar a saída do registrador com STROBE alto.

Pull-ups dos cinco conversores 5 V:1k; resistores de base:4,7k; base–GND:100k. São mudanças em relação aos 4,7k/10k do arquivo original para melhorar bordas das entradasHC; confirmar subida/descida com osciloscópio. O RESET conserva R7=47k para 12 V, R6=10k e R12=100k.

Partida: GPIO25=0 mantém RESET ativo;GPIO21=0 mantémOE desabilitado;GPIO26/27/14=0 desligam alto, baixo e teste. Colocar GPIO19=1 para STROBE baixo, inicializarCLK/LATCH invertidos e gravar os 16bits emzero. HabilitarOE com GPIO21=1 e só então liberar RESET com GPIO25=1. Emfalha, desligar as saídas e forçar RESET. Essa sequência ainda precisa ser implementada e testada no firmware.

Saída com transistores: alto, baixo e desconectado

HIGH_REQ GPIO26 → R13 10k → Q8 NPN. Coletor Q8 → R30 4,7k → base Q7 PNP. Emissor Q7 em 5 V e R21 47k entre base/emissor. Coletor Q7 → R17 470 Ω,1%,1/4W → PULSE_BUS.

LOW_REQ GPIO27 → R_LOW_BASE 4,7k → base Q11 NPN. R_LOW_PD 100k entre base e GND. Emissor Q11 em GND. PULSE_BUS → R_LOW_LIMIT 470 Ω,1%,1/4W → coletor Q11.

HIGH_REQ	LOW_REQ	Saída
0	0	Ambos desligados; abrir as chaves para desconectar o experimento.
1	0	Nível alto através de 470 Ω e dos MT8816.
0	1	Nível baixo através de 470 Ω e dos MT8816.
1	1	Configuração proibida: produz divisão de tensão, não um pulso válido.

Os resistores são separados, um em cada ramo. Assim, uma sobreposição não curto-circuita diretamente 5 V e GND pelos transistores. Mesmo assim, o firmware deve desligar ambos antes de trocar alto/baixo e confirmar tempo morto adequado à comutação. Ambos os comandos têm pull-down e começam desligados.

5 V é a alimentação antes dos resistores. Em 2 mA cada 470 Ω perde 0,94 V, além dos transistores e da matriz. Este limitador simples NÃO garante os níveis de saída carregada do requisito original. Se tais níveis forem obrigatórios, o bloco precisa de limitação ativa antes de fabricação final.

Continuidade e medição — sequência de uso

Reaproveitar Q9/Q10 do estágio 3,3 V original, mas alimentar o emissor de Q9 com 5 V. R24=47k, R27=10k, R15=10k, R16=100k. Coletor Q9 → R18=10kΩ,1% → TEST_BUS. Comando passa a GPIO14, independente do GPIO26.

Etapa	Ação
1. Desenergizar	HIGH_REQ=LOW_REQ=TEST_REQ=0; abrir rotas de saída. Verificar fontes externas e descarga de capacitores.
2. Selecionar	NóA→TEST_BUS e SENSE_A; nóB→GND e SENSE_B. Não selecionar nós da outra metade.
3. Estimular	TEST_REQ=1; corrente pelo resistor≤0,531 mA para fonte≤5,25 V.
4. Ler	Placa inteligente medeA/B. Comparar curto, aberto e resistências conhecidas após calibração.
5. Encerrar	TEST_REQ=0; abrir rotas de teste; invalidar resultado se houver mudança de montagem.
6. Operar	Configurar o circuito autorizado e só então aplicarDC ou pulso.

J_SMART: pino 1SENSE_A,2GND,3SENSE_B,4PULSE_CMD. A/B entram nos divisores da placa inteligente, nunca diretamente no ESP32. O divisor 10k/10k apresenta 20kΩ e interfere na leitura; não cumpre entrada≥1MΩ. O método não garante limiares 20/100 Ω, contato de cada pogo isoladamente nem identidade da peça. Leituras inconclusivas não autorizam energia.

Alterações no EasyEDA — preserve o que pode ser reaproveitado

Ação	Referências / conexões
Manter	U1/U2, U5/U6, U7 e Q1…Q10, com as alterações de funções e valores descritas.
Remover	U3, C3, R10 e R11: o terceiro MT8816 e o autoteste entre seusY6/Y7 não existem nesta organização.
Reconectar nós	H1 mantém NODE00…10;H3 mantém NODE11…21;destinos passam aosX correspondentes.
Não unir	BarramentosY5…Y7 da metadeA aos da metadeB.
Mudar valores	R1…R5 para 1k;R19/R22/R25/R28/R31 para 4,7k;R17 para 470 Ω,1%;R30 para 4,7k;R18 para 10kΩ,1%.
Reaproveitar estágio 3,3 V	Q9/Q10 agora são estímulo 5 V/10k, comando GPIO14. Retirar 3V3_SYS dessa função.
Acrescentar	Q11, resistor de base 4,7k, pull-down 100k e limitador 470 Ω;J_SMART e pull-down 47k na entrada de comando.
Alimentação	H2:1=12 V,2=5 V,3=NC,4=GND. C_BULK5 eC_BULK12=47 µF;100 nF junto a cada um dos quatroCIs.
USB	ESP32 roteador alimentado por USB; não ligar VIN à fonte externa em paralelo. Confirmar origem real dos 12 V.

Salvar uma cópia do projeto e atualizar esquema→PCB somente após revisar o netlist. O mapa antigo de trêschips não pode ser usado para apenas apagar U3. O arquivoEasyEDA fornecido continua intacto; este pacote contém fonte tscircuit, tabelas e PDF para transferir e auditar as alterações.

Cobre de face única — regras para identificar as pontes

> Nenhum SVG deste pacote é uma máscara de corrosão. Não há trilhas completas aprovadas nem tabela final de pontes. A ausência de linhas no desenho de posicionamento não comprova que o roteamento esteja resolvido.

Regra de fabricação: uma única face de cobre, sem sobreposição de trilhas de redes diferentes. Pontes de fio isolado no lado dos componentes são permitidas. Cada ponte final deve aparecer comoJP01, JP02… no desenho de montagem, com dois pads furados, rede, comprimento e origem/destino na tabela. Não usar segmentos de cobre da segunda face como se fossem pontes automaticamente fabricadas.

Plano de roteamento: primeiro saídas NODE→conectores laterais; depois barramentos privados de cada metade; em seguida linhas analógicas de serviço; depois endereço/dados/CS/STROBE; por último alimentação e GND. Não cruzar o cobre de sinais; usar pontes nas ligações de controle que bloquearem corredores. Manter 5 V e 12 V longe das entradas de medição e reservar a região da antena do ESP32 sem cobre.

Valores iniciais para negociar com o profissional: trilha mínima 0,4 mm e espaçamento 0,25 mm; trilhas de alimentação/GND preferencialmente 0,8–1 mm. Esses números são premissas, não capacidade medida do processo. Ajustar largura, ilha e furação ao soquete comprado antes de rotear. FurosPTH em placa caseira não são metalizados: toda conexão deve ser soldável pela face de cobre. Pontes têm de atravessar furos próprios e aparecer na montagem.

O autorroteador nativo foi tentado com uma camada. A tentativa não produziu roteamento completo validado nesta entrega. Isso não prova impossibilidade; significa que o profissional deve concluir o roteamento e as pontes antes de gerar o fotolito. Não gerarGerbers/fotolito a partir deste posicionamento sem esse fechamento.

Conferência antes de corroer e montagem incremental

1. Confirmar as medidas doDevKit, separação dos soquetes, soquetesDIP40/DIP16, transistores e conectores. Reservas gráficas não verificam o hardware comprado.

2. Fechar as trilhas e pontes noEasyEDA. Rodar ERC/DRC; zero conexões pendentes; conferir cobre contra netlist e ausência de curtos; inspecionar os dois lados e a orientação do desenho de transferência. Revisar a tabela de pontes com o profissional.

3. Imprimir uma prova 1:1 e encaixar os componentes SEM soldar. Conferir régua de escala, todos os pinos, USB, antena, cabos e fixação. A prova é de encaixe, não um fotolito aprovado.

4. Após corrosão/furação, testar continuidade das trilhas e isolamento antes dosCIs. Soldar primeiro pontes, resistores, soquetes e capacitores. Conferir 5 V/12 V e RESET sem os MT8816.

5. Testar os registradores com saídas conhecidas e níveis com osciloscópio. Instalar um MT8816, testar abre/fecha e cada endereço. Só depois instalar o segundo e os cabos dos 22nós.

6. Testar alto/baixo/curto a GND e 5 V no estágio de saída com fontes limitadas e resistores verificados. Calibrar medição e continuidade com curto/aberto/1kΩ. Repetir reset, perda de USB/comunicação e alteração de montagem.

Este candidato não altera os checkpointsCP00–CP36 nem transforma verificações de software em evidência medida. Preservar a placa inteligente e as outras placas já construídas. As etapas desta página são pré-requisitos e ensaios locais do roteador, não uma nova liberação de todos osCPs.

Lista de peças — semicondutores, capacitores e interfaces

Ref.	Valor / função	Encapsulamento provisório
J_ESP_L	15 pinos	pinrow 15_p 2.54 mm
J_ESP_R	15 pinos	pinrow 15_p 2.54 mm
Q1	BC548B	to 92
Q2	BC548B	to 92
Q3	BC548B	to 92
Q4	BC548B	to 92
Q5	BC548B	to 92
Q6	BC548B	to 92
U5	74HC595	dip 16_w 7.62 mm
U6	74HC595	dip 16_w 7.62 mm
C4	100 nF	radial_p 2.54 mm
C5	100 nF	radial_p 2.54 mm
U1	MT8816AE1	dip 40_w 15.24 mm
C1	100 nF	radial_p 2.54 mm

Lista de peças — continuação

Ref.	Valor / função	Encapsulamento provisório
H1	11 pinos	pinrow 11_p 2.54 mm
U2	MT8816AE1	dip 40_w 15.24 mm
C2	100 nF	radial_p 2.54 mm
H3	11 pinos	pinrow 11_p 2.54 mm
Q7	BC557B	to 92
Q8	BC548B	to 92
Q11	BC548B	to 92
Q9	BC557B	to 92
Q10	BC548B	to 92
H2	4 pinos	pinrow 4_p 2.54 mm
J_SMART	4 pinos	pinrow 4_p 2.54 mm
C_BULK5	47uF	electrolytic_d 6.3mm_p 2.54 mm
C_BULK12	47uF	electrolytic_d 6.3mm_p 2.54 mm

Adicionar um módulo ESP32 de 30pinos, doissoquetesDIP40, doissoquetesDIP16 e os soquetes doDevKit. Pontes, parafusos e conectores comprados ainda não estão identificados porMPN. Capacitores eletrolíticos: tensão nominal≥16 V no ramo 12 V e≥10 V no ramo 5 V. Conferir polaridade.

Resistores — lista 1

Ref.	Valor	Função / bloco
R19	4.7kΩ, 1/4W	AdaptacaoSerial
R20	100kΩ, 1/4W	AdaptacaoSerial
R2	1kΩ, 1/4W	AdaptacaoSerial
R22	4.7kΩ, 1/4W	AdaptacaoSerial
R23	100kΩ, 1/4W	AdaptacaoSerial
R3	1kΩ, 1/4W	AdaptacaoSerial
R25	4.7kΩ, 1/4W	AdaptacaoSerial
R26	100kΩ, 1/4W	AdaptacaoSerial
R4	1kΩ, 1/4W	AdaptacaoSerial
R28	4.7kΩ, 1/4W	AdaptacaoControle
R29	100kΩ, 1/4W	AdaptacaoControle
R5	1kΩ, 1/4W	AdaptacaoControle
R31	4.7kΩ, 1/4W	AdaptacaoControle
R32	100kΩ, 1/4W	AdaptacaoControle
R1	1kΩ, 1/4W	AdaptacaoControle
R6	10kΩ, 1/4W	AdaptacaoControle
R12	100kΩ, 1/4W	AdaptacaoControle
R7	47kΩ, 1/4W	AdaptacaoControle

Todos os valores comk são emkΩ. Limites calculados com 5,25 V e resistores 1%:470 Ω mínimo 465,3 Ω →11,29 mA;10kΩ mínimo 9,9kΩ →0,531 mA. Os limites dependem de o circuito não contornar esses resistores.

Resistores — lista 2

Ref.	Valor	Função / bloco
R8	10kΩ, 1/4W	Registros
R9	10kΩ, 1/4W	Registros
R21	47kΩ, 1/4W	Pulso
R30	4.7kΩ, 1/4W	Pulso
R13	10kΩ, 1/4W	Pulso
R14	100kΩ, 1/4W	Pulso
R17	470 Ω, 1%, 1/4W	Pulso
R_LOW_BASE	4.7kΩ, 1/4W	Pulso
R_LOW_PD	100kΩ, 1/4W	Pulso
R_LOW_LIMIT	470 Ω, 1%, 1/4W	Pulso
R24	47kΩ, 1/4W	Continuidade
R27	10kΩ, 1/4W	Continuidade
R15	10kΩ, 1/4W	Continuidade
R16	100kΩ, 1/4W	Continuidade
R18	10kΩ, 1%	Continuidade
R_PULSE_IN	47kΩ, 1/4W	Interfaces

Todos os valores comk são emkΩ. Limites calculados com 5,25 V e resistores 1%:470 Ω mínimo 465,3 Ω →11,29 mA;10kΩ mínimo 9,9kΩ →0,531 mA.
Os limites dependem de o circuito não contornar esses resistores.

O que foi verificado e o que permanece pendente


Verificação	Resultado
source	Sem ocorrências no modelo
pins	Sem ocorrências no modelo
netlist	Sem ocorrências no modelo
placement	Sem ocorrências no modelo
netEquivalence	Sem ocorrências no modelo
Schematic-placement e placement	Passaram no candidato de posicionamento.
Curto/estilo em pads	Executados sem cobre roteado; não verificam trilhas finais.
Roteamento de uma face / pontes	Não concluído; nenhum fotolito liberado.
Encaixe físico e ensaios elétricos	Pendentes.
Firmware	Não implementado neste pacote.

Limitações de requisitos: entrada 20kΩ não atende≥1MΩ nem fuga≤10µA com placa desligada; limitadores resistivos não garantem os níveis sobcarga;RESET padrão não cobre ESP32 travado comsaída mantida. Portanto, este é um candidato simples para engenharia/protótipo e não um produto final conforme todos os requisitosoriginais. Fechar essas diferenças antes da fabricação definitiva.

Fontes: MT8816 (Zarlink/Microchip), datasheet de setembro 2011; SN74HC595 (TexasInstruments), revisãoJ; BC548B/BC557B (onsemi), pinagemC/B/E1/2/3 conforme fontes citadas. Consultas em 29/10/2026. URLs completos noREADME deste pacote.


Esquema tscircuit — ESP32

Conexões por nomes de rede mantêm o netlist completo. Esta folha é elétrica; cruzamentos gráficos do esquema não são trilhas de PCB. PCB de face única ainda requer fechamento do cobre e das pontes.




Esquema tscircuit — AdaptacaoSerial

Conexões por nomes de rede mantêm o netlist completo. Esta folha é elétrica; cruzamentos gráficos do esquema não são trilhas de PCB. PCB de face única ainda requer fechamento do cobre e das pontes.




Esquema tscircuit — AdaptacaoControle

Conexões por nomes de rede mantêm o netlist completo. Esta folha é elétrica; cruzamentos gráficos do esquema não são trilhas de PCB. PCB de face única ainda requer fechamento do cobre e das pontes.




Esquema tscircuit — Registros

Conexões por nomes de rede mantêm o netlist completo. Esta folha é elétrica; cruzamentos gráficos do esquema não são trilhas de PCB. PCB de face única ainda requer fechamento do cobre e das pontes.




Esquema tscircuit — MatrizA

Conexões por nomes de rede mantêm o netlist completo. Esta folha é elétrica; cruzamentos gráficos do esquema não são trilhas de PCB. PCB de face única ainda requer fechamento do cobre e das pontes.




Esquema tscircuit — MatrizB

Conexões por nomes de rede mantêm o netlist completo. Esta folha é elétrica; cruzamentos gráficos do esquema não são trilhas de PCB. PCB de face única ainda requer fechamento do cobre e das pontes.




Esquema tscircuit — Pulso

Conexões por nomes de rede mantêm o netlist completo. Esta folha é elétrica; cruzamentos gráficos do esquema não são trilhas de PCB. PCB de face única ainda requer fechamento do cobre e das pontes.



Esquema tscircuit — Continuidade

Conexões por nomes de rede mantêm o netlist completo. Esta folha é elétrica; cruzamentos gráficos do esquema não são trilhas de PCB. PCB de face única ainda requer fechamento do cobre e das pontes.



Esquema tscircuit — Interfaces

Conexões por nomes de rede mantêm o netlist completo. Esta folha é elétrica; cruzamentos gráficos do esquema não são trilhas de PCB. PCB de face única ainda requer fechamento do cobre e das pontes.

