OFICINAS 3 / TEDTRONICS

Placa de roteamento MT8816AE

Relatório técnico completo de arquitetura, pinagem, resistores roteáveis, controle por ESP32, montagem em placa perfurada e diagnóstico do protótipo.


Estado do projeto: o protótipo da placa 3 possui ESP32 DOIT, MT8816AE, dois BC548 e botão de RESET. O Monitor Serial indica execução dos comandos, mas o LED **não acendeu**; o roteamento elétrico ainda não foi comprovado. A revisão 8 e a expansão para 22 nós são **propostas não homologadas**.

Data de consolidação: 25 de outubro de 2026
Base documental: histórico do projeto; arquivo EasyEDA `SCH_Oficinas-3-MAIN-PCBv2_2026-10-20.json`; pacote `revision8.zip`; e datasheet MT8816AE1 (Zarlink / Microchip).

Tensão disponível	Condição conhecida
5V_SYS	5,01 V medidos na placa de energia, LM2596
3V3_SYS	3,32 V medidos, XL4015
12V_SYS	Fonte externa nominal de 12 V e ventoinhas (0,04 A + 0,10 A)

Como ler este documento: [H] histórico confirmado no projeto; [R8] proposta do pacote revision8; [P] montagem provisória discutida e implementada; [D] dado do fabricante; [E] recomendação de engenharia ainda não testada. As siglas não significam certificação de segurança.

1. Sumário executivo e fronteiras da placa



A placa de roteamento recebe comandos lógicos da ESP32 principal (ESP1) e configura uma **matriz de chaves analógicas**. Cada cruzamento interno conecta, sob controle de software, um terminal X a um terminal Y; não se trata de uma rede física sem resistência. A ESP2 controla telas e medições inteligentes em outra placa; a placa 4 implementa contatos pogo e os nós físicos. [H, D]

1.1 Funções que pertencem ao roteador

- Receber a lista de conexões exigida pelo circuito do aluno e traduzi-la em ligações X-Y.
- Manter cada um dos 22 nós lógicos independente de todos os demais até que uma conexão seja autorizada.
- Ligar nós a barramentos de alimentação **limitada**, GND, sinais de medição e funções auxiliares.
- Disponibilizar um ou mais resistores físicos externos selecionáveis pelo roteamento, sem confundir isso com resistência interna do CI.
- Inicializar com matriz aberta, testar comandos e evitar curtos entre barramentos incompatíveis.

1.2 Escopo e estado por versão

Versão	Escopo	Estado
[H] EasyEDA original	22 NODEs / 16 BUS; 5 × CH446Q; matriz 4 chips + funções especiais 1 chip	Projeto elétrico histórico; não é a placa perfurada atual
[R8] revisão simplificada	2 × MT8816AE1; 22 NODEs / 8 barramentos; X11–X15 dedicados a serviços	Candidata elétrica; testes físicos pendentes
[P] protótipo da semana	1 × MT8816AE; 2 cruzamentos; ESP32 + BC548 ×2 + RESET manual	Comandos vistos no serial; LED não acendeu
[E] expansão alternativa	3 × MT8816AE; 22 NODEs / 16 barramentos; terminais extras para resistor	Hipótese arquitetural, sem netlist/firmware fechados

Não misturar as versões. Na revisão 8, os NODEs ocupam **X0–X10** e Y0–Y7 são barramentos. Na alternativa de três chips, os NODEs ocupam **Y0–Y7** e os X0–X15 são barramentos. Uma mesma tabela de pinos não serve às duas montagens.

2. Requisitos herdados do projeto

A bancada física contém 22 NODEs; cada NODE agrega seis contatos pogo na mesma conexão elétrica. São 132 pontos de contato, mas apenas 22 sinais independentes que chegam à matriz. Os NODEs pertencem aos blocos A e B, com 11 colunas por bloco. [H]

2.1 Alocação histórica dos 16 barramentos no EasyEDA

Barramento	Função original
BUS00	GND_EDU
BUS01	3V3_EDU
BUS02	5V_EDU
BUS03 a BUS14	12 barramentos de interligação gerais
BUS15	Reserva / diagnóstico

Essa nomenclatura é da arquitetura de 5 × CH446Q; não se deve transplantar seus números automaticamente para os oito Y0–Y7 da revisão 8. [H, R8]

Item	Requisito / implicação
Identificação	Raspberry Pi identifica tipo de componente, terminais, posição e constrói representação em grafo.
Execução	ESP1 aplica ou remove cruzamentos; cada passo guiado ensina uma ação de colocar, conectar, interagir ou pressionar.
Validação	Posição e tipo de terminal importam na comparação por isomorfismo do circuito montado com alvo.
Circuito didático	Máximo de 5 V acessível aos alunos; sem cargas de potência passando pela matriz.
Energia e comunicações	4 placas: energia, inteligentes, roteamento e pogo pins; conectores destacáveis entre placas.
Segurança	Sem curto entre 5 V / 3,3 V / GND; proteção não dependente exclusivamente de firmware para uso final.

2.2 Limitações de uso

A matriz não deve ser tratada como fonte de alimentação para ventoinhas, motores ou outras cargas. O sistema foi concebido para exercícios de eletrônica básica, LEDs, resistores, capacitores, botões e medições de baixa corrente. A resistência de contato da chave altera valores de tensão e corrente; o software e os exercícios devem levar isso em conta. [H, D]

3. Datasheet: o que o MT8816AE realmente oferece

Característica	Valor / comportamento
Família / encapsulamento	MT8816AE/AE1; matriz analógica 8 × 16, DIP-40; 128 chaves com memória.
VDD, faixa de operação	4,5 V a 13,2 V (referido a VEE); VSS é a referência digital, VEE a referência analógica negativa.
Faixa analógica	De VEE a VDD; usar VEE = VSS = GND para sinais de 0 a 5 V.
Corrente por pino X/Y	±15 mA é **limite absoluto máximo**, não corrente de operação recomendada.
R_ON a 25 °C	VDD=12 V: 45 Ω típico, 65 Ω máximo; VDD=5 V: 120 Ω típico, 185 Ω máximo (condições específicas).
Sinais de entrada digital	Níveis altos especificados até VIH mín. = 3,3 V no caso VSS=0; 3,3 V direto da ESP32 fica sem folga robusta.
Reset	RESET HIGH limpa todos os cruzamentos, independentemente de CS.
Programação	CS HIGH seleciona o CI; DATA HIGH = liga chave; DATA LOW = desliga; STROBE HIGH habilita, retenção no flanco de descida.

Os valores de R_ON foram medidos com o sinal analógico em condição determinada pelo fabricante, e não caracterizam qualquer tensão, carga ou temperatura. Dois cruzamentos em série multiplicam a queda resistiva. [D]

Alimentação a 12 V não significa aplicar 12 V ao aluno. Na opção futura, VDD do MT8816 poderá receber 12V_SYS para reduzir R_ON, enquanto os sinais dos NODEs permanecem limitados à faixa didática 0–5 V; VSS=VEE=GND e controles digitais devem ser adaptados/limitados adequadamente. Não converter a montagem atual sem reprojeto das interligações.

3.1 Endereçamento X não é binário crescente

As entradas AX0–AX3 usam código lógico de 4 bits, mas a ordem física de X6–X13 é não convencional; converter corretamente o código do endereço é obrigatório. [D]

Código decimal AX	Pino X selecionado	Código decimal AX	Pino X selecionado
0–5	X0–X5	6	X12
7	X13	8–13	X6–X11
14	X14	15	X15

AY0–AY2 codificam normalmente Y0–Y7 em ordem binária. No protótipo, amarrar AX0 e AY0 permite alternar entre os pares X0–Y0 e X1–Y1 apenas porque todos os outros bits de endereço estão em zero. [D, P]


4. Pinagem completa do MT8816AE - DIP-40, vista superior

Orientação: entalhe voltado para cima; pinos 1–20 descem pelo lado esquerdo, pinos 40–21 descem pelo lado direito. A vista inferior da placa fica espelhada. [D]

Pino esq.	Sinal	Pino dir.	Sinal
1	Y3	40	VDD
2	AY2	39	Y2
3	RESET	38	DATA
4	AX3	37	Y1
5	AX0	36	CS
6	X14	35	Y0
7	X15	34	NC
8	X6	33	X0
9	X7	32	X1
10	X8	31	X2
11	X9	30	X3
12	X10	29	X4
13	X11	28	X5
14	NC	27	X12
15	Y7	26	X13
16	VSS	25	AY1
17	Y6	24	AY0
18	STROBE	23	AX2
19	Y5	22	AX1
20	VEE	21	Y4

NC (14, 34): não conectar. O símbolo X, Y, CS, DATA ou RESET é sempre relativo ao pino do CI, não à posição do furo da placa perfurada. [D]

5. Protótipo atual de um MT8816AE - topologia exata



O objetivo do protótipo é demonstrar que duas chaves programadas fecham um circuito físico montado em protoboard. A ESP32 é alimentada por USB; o MT8816 recebe 5,01 V do LM2596; todos compartilham GND. O resistor em série com o 5 V limita a corrente do caminho didático. [P]

Pino MT	Sinal	Destino no protótipo
40	VDD	5 V direto do LM2596
16	VSS	GND
20	VEE	GND
36	CS	5 V direto (HIGH fixo)
38	DATA	5 V direto (HIGH fixo)
2 / 4 / 22 / 23 / 25	AY2 / AX3 / AX1 / AX2 / AY1	GND (bits fixos = 0)
5 + 24	AX0 + AY0	Coletor do BC548 #1 + resistor de pull-up de 4,7 kΩ para 5 V
18	STROBE	Coletor do BC548 #2 + resistor de pull-up de 4,7 kΩ para 5 V
3	RESET	Botão para 5 V + resistor de 10 kΩ para GND
33 / 35	X0 / Y0	X0 recebe 5 V via 470 Ω e jumper; Y0 sai para N1
32 / 37	X1 / Y1	X1 sai para N3; Y1 vai a GND

5.1 Componentes na protoboard

```
5V_SYS -- 470 Ω -- [JUMPER] -- X0(33) -- chave -- Y0(35) -- N1
N1 -- [resistor de 470 Ω ou 1 kΩ] -- N2 -- LED (A → K) -- N3
N3 -- X1(32) -- chave -- Y1(37) -- GND
```

O resistor de 470 Ω da placa de roteamento fica **apenas** em série com a fonte entregue ao X0. Não deve ficar no VDD, no CS, no DATA nem nos pull-ups. [P]

5.2 Resultado observado e não observado

O Monitor Serial exibiu “Cruzamento 0 conectado”, “Cruzamento 1 conectado” e “ROTEAMENTO CONCLUÍDO”. Também houve troca do MT8816 e teste aparente de continuidade. Porém o LED permaneceu apagado. Assim, **não existe ainda evidência de que as chaves fecham eletricamente**; o texto do Serial apenas confirma o fluxo do firmware. [P]

6. Interfaces de controle do protótipo - dois BC548

6.1 BC548 #1 - seleção de endereço

Terminal	Ligação
Coletor C	Nó comum aos MT pinos 5 (AX0) + 24 (AY0) e resistor de 4,7 kΩ para +5 V.
Base B	Resistor de 10 kΩ para ESP32 GPIO26; resistor de 100 kΩ para GND.
Emissor E	GND comum.


GPIO26 HIGH faz o BC548 conduzir e puxa AX0/AY0 para LOW; GPIO26 LOW faz os endereços subirem a 5 V via pull-up de 4,7 kΩ. Não inserir 4,7 kΩ **entre coletor e MT**; ele deve ficar entre +5 V e o nó coletor. [P]

6.2 BC548 #2 - pulso de STROBE

Terminal	Ligação
Coletor C	MT pino 18 (STROBE) e resistor de 4,7 kΩ para +5 V.
Base B	Resistor de 1 kΩ para ESP32 GPIO27 e resistor de 10 kΩ para ESP32 3V3.
Emissor E	GND comum.

No STROBE, GPIO27 HIGH faz nível LOW no MT; GPIO27 LOW faz STROBE HIGH (transistor aberto). O software estabelece o endereço antes de elevar STROBE e o devolve a LOW para gravar. A duração normal do pulso pode ser curta demais para multímetro DC comum. [P, D]

6.3 RESET manual com botão de quatro terminais



Em botão tátil típico, os dois terminais do mesmo lado já são unidos; pressionar junta os dois lados. Confirmar os pares por continuidade com circuito desligado. RESET solto: ~0 V; pressionado: ~5 V. [P]

Deficiência de segurança do protótipo: o RESET manual com pull-down não garante matriz aberta logo ao energizar. Por isso, manter o jumper da fonte didática aberto até pressionar RESET e validar o estado. O sistema final deve usar RESET **ativo por padrão** até alimentação, inicialização e autorização válidas.

7. Pinagem da ESP32 no protótipo

ESP32 DOIT (30 pinos)	Função
GPIO26	Saída de seleção: vai à base BC548 #1 por resistor de 10 kΩ
GPIO27	Saída STROBE: vai à base BC548 #2 por resistor de 1 kΩ
3V3	Polarização da base BC548 #2 por 10 kΩ; NÃO ligar esta rede ao 5V_SYS
GND	GND comum à placa de energia e ao MT8816
USB	Fonte de alimentação da ESP32 e interface Monitor Serial
VIN/5V	Desconectado enquanto a ESP32 estiver energizada pelo USB

A pinagem física do BC548 pode depender do fabricante. Para o TO-92 da onsemi, face plana voltada para você com as pernas apontando para baixo, a sequência é C-B-E, mas confirme a identificação de suas peças. [P, D]

8. Procedimento de ligação, desligamento e aceitação

8.1 Ordem de energização provisória

- **01.** Com tudo desligado, unir GND da ESP32 (USB) ao GND da placa de energia.
- **02.** Deixar o jumper 5 V → 470 Ω → X0 aberto, desconectando a fonte do circuito didático.
- **03.** Ligar USB da ESP32, esperar sua inicialização e manter comandos inativos.
- **04.** Ligar 5 V do LM2596 ao MT8816 (sem aplicar 5 V externo ao VIN da ESP32).
- **05.** Pressionar/soltar o botão RESET físico, zerando a matriz.
- **06.** Medir RESET em repouso (~0 V), STROBE em repouso (~0 V), VDD/CS/DATA (~5 V).
- **07.** Executar primeiro os testes isolados com resistores de 10 kΩ, sem LED.
- **08.** Apenas após validar ambos os cruzamentos, conectar o jumper e a protoboard com LED.

8.2 Desligamento

Abrir jumper da alimentação do LED; desligar a placa de energia/MT; por último remover USB da ESP32. Nunca executar testes de continuidade com circuitos energizados. [P]

9. Plano de depuração do LED apagado

O defeito **não foi localizado** nas conversas anteriores. O diagnóstico deve priorizar as tensões nos pinos do MT e a existência de pulsos, antes de substituir componentes. [P]

Ponto / condição	Tensão-alvo e interpretação
P40 VDD; P16 VSS; P20 VEE	P40 ~5,01 V; P16/P20 ~0 V. Erro = alimentação/referência.
P36 CS; P38 DATA	Ambos ~5,01 V. Se algum estiver LOW, o comando não grava conexão ON.
P3 RESET solto / apertado	~0 V / ~5 V. Se mantido HIGH, todas as chaves permanecem abertas.
P5 AX0 e P24 AY0 após “1”	Ambos ~0 V; após “2”, ambos ~5 V. Erro = BC548 #1/endereço.
P18 STROBE em repouso	~0 V. Enviar comando diagnóstico P para verificar ~5 V por 8 s e retorno a 0 V.
P35 Y0 com 10 kΩ ao GND	Após RESET ~0 V; após “1”, deve subir próximo de 5 V se X0-Y0 realmente fechou.
P32 X1 com 10 kΩ a +5 V	Após RESET ~5 V; após “2”, deve cair perto de 0 V se X1-Y1 fechou.

9.1 Primeiro cruzamento sem LED

```
5 V -- 470 Ω -- X0 (p33) --[chave]-- Y0 (p35) -- 10 kΩ -- GND
```

Após RESET, Y0 deve ficar baixo devido ao resistor de 10 kΩ. Após comando “1”, Y0 deve ficar alto se o cruzamento fechou. Um multímetro comum consegue ler o valor estável. O valor pode ficar abaixo de 5 V por R_ON e divisão de tensão. [P, D]

9.2 Segundo cruzamento sem LED

```
5 V -- 10 kΩ -- X1 (p32) --[chave]-- Y1 (p37) -- GND
```

Após RESET, X1 deve estar alto; após comando “2”, baixo. Remover os resistores provisórios de 10 kΩ e desligar a energia antes de retomar o LED. [P]

9.3 Interpretação e prioridades

- Falha no endereçamento: verificar orientação das pernas dos dois BC548 e se AX0/AY0 foram realmente unidos.
- Falha no STROBE: confirmar transistor, resistores, subida para 5 V e flanco de descida; o log serial não confirma o pulso físico.
- Falha em CS, DATA ou RESET: revisar níveis e ligação no pino exato do DIP-40.
- Cruzamentos funcionam, mas LED não: testar LED com resistor diretamente nos 5 V, conferir ânodo/cátodo, resistência escolhida e trilhas da protoboard.
- Sem falhas nos testes isolados e sem LED: medir N1, N2, N3 sob carga; estimar queda total incluindo duas R_ON em série.

Não trocar VDD de 5 V para 12 V durante o debug atual. Essa alteração muda o requisito de nível lógico, a dissipação e o risco por ligações erradas. Antes, isolar em ensaio as tensões de controle e a matriz com 5 V e comprovar o funcionamento de uma única chave.

10. Firmware do protótipo - semântica mínima

O firmware executa as etapas de endereço, gravação e confirmação serial. A sequência abaixo é suficiente para explicar o contrato funcional; ela **não representa a imagem exata do programa gravado**. [P, D]

```
Para X0-Y0: GPIO26=HIGH → AX0=0, AY0=0
Para X1-Y1: GPIO26=LOW  → AX0=1, AY0=1
DATA=HIGH; CS=HIGH
Definir endereço; aguardar estabilização.
GPIO27=LOW → BC548 #2 OFF → STROBE=HIGH.
GPIO27=HIGH → BC548 #2 ON → STROBE=LOW (gravação).
Pressionar RESET físico → todas as chaves OFF.
```


10.1 Comandos e evidência

Comando	Efeito planejado	Evidência disponível
1	Gravar X0–Y0 = ON	Log “Cruzamento 0 conectado”
2	Gravar X1–Y1 = ON	Log “Cruzamento 1 conectado”
LIGAR	Gravar ambos	Log “ROTEAMENTO CONCLUÍDO”; LED não acendeu
P (versão debug)	Manter STROBE HIGH durante 8 s e voltar LOW	Teste foi proposto; não há resultados de medição enviados

10.2 Melhoria lógica futura

Para um firmware completo é necessário controlar DATA=0 para desconectar qualquer cruzamento individual, selecionar X/Y independentemente, escolher chip por CS ou STROBE e impor verificação de topologia/curto antes de configurar e energizar. A confirmação deve vir de medições reais, não apenas de prints no serial. [E]

11. Revisão 8: arquitetura de dois MT8816AE e 8 barramentos



O pacote revision8 utiliza **dois chips MT8816AE1**: cada um dedica X0–X10 a 11 NODEs, e os oito pinos Y0–Y7 são barramentos comuns aos dois chips. Sobrariam X11–X15 do chip A para funções auxiliares. Isso preserva os 22 NODEs, mas não os 16 barramentos do EasyEDA original. [R8]

Barramento	MT A: pino	MT B: pino	Função no modelo revision8
Y0	35	35	GND
Y1	37	37	5V_EDU (alimentação educacional protegida)
Y2	39	39	BUS2 (geral)
Y3	1	1	BUS3 (geral)
Y4	21	21	BUS4 (geral)
Y5	19	19	BUS5 (geral)
Y6	17	17	BUS6 (geral)
Y7	15	15	BUS7 (geral)

Neste modelo, **VDD (pino 40) recebe 12V_SYS**, VSS (16) e VEE (20) recebem GND, e CS (36) fica em 5V_SYS. Os endereços são compartilhados, mas há linhas STROBE_A e STROBE_B separadas. Os pinos Y correspondentes de ambos os chips ficam eletricamente unidos. [R8]

11.1 NODEs e pinos X em cada chip

Índice local	Pino X	MT A	MT B
0	33 (X0)	NODE00	NODE11
1	32 (X1)	NODE01	NODE12
2	31 (X2)	NODE02	NODE13
3	30 (X3)	NODE03	NODE14
4	29 (X4)	NODE04	NODE15
5	28 (X5)	NODE05	NODE16
6	8 (X6)	NODE06	NODE17
7	9 (X7)	NODE07	NODE18
8	10 (X8)	NODE08	NODE19
9	11 (X9)	NODE09	NODE20
10	12 (X10)	NODE10	NODE21

O 11º NODE de cada metade chega por X10; todos os seis contatos pogo de um mesmo NODE são ligados entre si, mas NODEs diferentes **nunca** devem ser soldados em comum. [R8, H]

12. Funções auxiliares da revisão 8: “resistores internos”

Terminologia correta: os MT8816AE têm **chaves internas**, não resistores didáticos internos. Os resistores de 470 Ω, 1 kΩ, 10 kΩ ou 1 MΩ abaixo são **componentes externos da placa de roteamento**, acessados seletivamente pela matriz. [R8, D]

Porta no chip A	Pino DIP	Componente físico / caminho	Finalidade
X11 = SOURCE_HI	13	3V3_SYS → BAT85 → SOURCE_FEED → 10 kΩ → X11	Fonte/sinal de referência através de alta resistência
X12 = SOURCE_LO	27	3V3_SYS → BAT85 → SOURCE_FEED → 470 Ω → X12	Fonte/sinal limitado com menor resistência série
X13 = DIAG_NODE	26	X13 → 1 MΩ → DIAG_DIV → 1 MΩ → GND; ADC com buffer	Leitura de diagnóstico em alta impedância
X14 = DISCHARGE	6	X14 → 470 Ω → GND	Descarga controlada de nós/capacitores (avaliar energia)
X15 = CAL_LOAD	7	X15 → 1 kΩ → GND	Carga de calibração/teste, não resistor didático isolado

Quando se fecha X14–Y3, por exemplo, conecta-se o BUS3 à resistência de descarga de 470 Ω para GND. Para conectar um NODE a esse recurso, o firmware também precisa ligar o X correspondente ao mesmo Y3. Dessa forma, a corrente circula por **duas chaves**. [R8]

12.1 Exemplo: usar uma resistência de serviço no BUS3

```
NODE05 (MT A X5) -- chave X5/Y3 -- BUS3
BUS3 -- chave MT A X14/Y3 -- X14 -- 470 Ω -- GND
```

Atenção: isto é um **resistor de descarga para GND**; não equivale a um resistor flutuante entre dois nós arbitrários. Uso com capacitores exige limite de tensão, energia e tempo, e não foi qualificado em bancada. [R8, E]

12.2 O que aparece no EasyEDA original

A folha “08_SPECIAL_FUNCTIONS” do EasyEDA anterior registra 5º CH446Q e resistores com valores de 1 kΩ, 2,2 kΩ, 10 kΩ, 100 kΩ e 330 kΩ relacionados a funções especiais/medição. Os valores de 2,2 kΩ, 100 kΩ e 330 kΩ não devem ser interpretados automaticamente como um banco didático final de resistores disponíveis ao aluno: parte desses componentes integra circuitos de controle ou diagnóstico. O netlist completo final deve atribuir cada componente a uma função e a um conector. [H]

13. Controlador e proteção existentes na revisão 8 (não montados)

A revisão 8 não se resume a dois MT8816AE. Seu modelo elétrico inclui registrador de endereços, buffers, reset supervisionado, intertravamentos, diagnóstico e linhas de habilitação EDU. É uma proposta **não liberada para soldagem** e ainda sem ensaios energizados concluídos. [R8]

Componente / função	Nets e motivo
SN74HCT595N	Serializa sete endereços e DATA: AX0–AX3, AY0–AY2 e XBAR_DATA; saídas em nível 5 V; controla XBAR_CLK, XBAR_DAT e XBAR_LATCH.
SN74HCT125N	Buffers para STROBE_A e STROBE_B; sinais vindos de GPIOs 3,3 V são convertidos ao nível compatível, com OE condicionado.
2 × 2N7000	Controlam liberação do RESET; a matriz deve permanecer resetada enquanto roteador/supervisão não autorizarem.
R RESET 47 kΩ	Pull-up de XBAR_RESET a 12 V no modelo revision8; não confundir com botão/manual de 5 V do protótipo.
Capacitores por CI	100 nF próximos das alimentações e 10 µF locais em cada MT8816AE.
OPA2333 e divisor 1 MΩ + 1 MΩ	Buffer de diagnóstico para DIAG_ADC; não implementado no protótipo simples.
Firmware / supervisão	Revisão 8 também prevê segurança, watchdog, interlock de energia, testes de continuidade e estados de autorização.

13.1 Pinos do SN74HCT595N na revisão 8


Pino CI	Sinal / destino
15	AX0
1, 2, 3	AX1, AX2, AX3
4, 5, 6	AY0, AY1, AY2
7	XBAR_DATA
11, 12	XBAR_CLK, XBAR_LATCH
13	XBAR_OE_N
14	XBAR_DAT (serial)
16 / 8	5V_SYS / GND
10	5V_SYS (reset do registrador inativo)

Os controles GPIO não podem simplesmente ser copiados do firmware provisório (GPIO26/GPIO27) para o mapa completo da revisão 8. No arquivo da revisão 8, entre outros, aparecem IO23=XBAR_DAT, IO22=XBAR_LATCH, IO18=XBAR_CLK, IO19=STB_A_IN e IO21=STB_B_IN. [R8]

14. Resistores didáticos de dois terminais: proposta para expansão

A necessidade educacional é poder ligar um resistor interno da bancada entre **dois nós arbitrários**, como se o aluno tivesse inserido um resistor real. O pacote revision8 lista serviços para GND e alimentação, mas não fornece, por si só, um resistor flutuante de dois terminais livremente roteável. [H, R8, E]

14.1 Opção mais econômica na arquitetura de três chips



Usar três MT8816AE com **16 barramentos X comuns**. Cada chip possui oito terminais Y; alocando 22 NODEs entre três chips (8 + 8 + 6), sobram Y6 e Y7 do terceiro chip. Um resistor físico de 1 kΩ pode ser soldado entre esses dois terminais livres, formando uma peça virtual de dois terminais que o software liga a dois barramentos diferentes. [E]

```
MT C: Y6 -- [resistor físico de 1 kΩ] -- Y7
           |                             |
         chave                         chave
           |                             |
          BUS_A                         BUS_B
           |                             |
     NODE desejado 1             NODE desejado 2
```

A resistência não está “dentro” do MT. Ela fica fisicamente na placa e os dois terminais Y do terceiro chip são sua interface roteável. É necessário reservar dois barramentos distintos para conectar seus terminais e checar o grafo antes de fechar as chaves. [E]

14.2 Proposta inicial de resistor entre BUS14 e BUS15

Foi discutida anteriormente uma ligação física de 1 kΩ diretamente entre BUS14 e BUS15, na arquitetura de 16 barramentos. Ela é simples de soldar, mas conecta permanentemente esses barramentos por uma resistência mesmo quando o recurso não é necessário; além disso, consome dois barramentos para formar os terminais do resistor. Esta alternativa **não deve ser adotada como solução definitiva sem análise das netlists e restrições**. A opção com Y6/Y7 livres do terceiro MT8816 é preferível por permitir manter esses terminais inicialmente isolados das redes de trabalho. [E]

14.3 Opção alternativa com dois MT8816 da revisão 8

Manter X11–X15 como funções de serviço, mas, para incluir um resistor flutuante de dois terminais, seriam necessários **dois X especiais livres** e um resistor conectado entre eles. Isso consumiria dois dos cinco recursos especiais e exigiria rever o plano de fonte, diagnóstico e descarga. [E]

14.4 Quantos resistores internos poderão existir?

Na configuração de três MT8816 e 22 NODEs, há apenas dois terminais Y sobrando: isso permite **um resistor de dois terminais** conectado diretamente a esses pinos. Um banco de vários valores selecionáveis por software requer recursos adicionais (mais chips, chaveamento dedicado ou um circuito de seleção apropriado). Não prometer vários resistores independentes sem netlist/capacidade. [E]

15. Comparativo e escolha de arquitetura futura

Critério	2 × MT8816 [R8]	3 × MT8816 [E]
22 NODEs	Sim (11 X por chip)	Sim (8+8+6 Y por chip)
Barramentos gerais	8 Y compartilhados, com GND e 5V_EDU incluídos	16 X compartilhados; função de cada bus configurável
Resistores físicos auxiliares	X11–X15 do chip A; 470 Ω, 1 kΩ, 10 kΩ e diagnóstico	Duas Y livres do terceiro chip = 1 resistor de dois terminais
Cabos de NODE	11 sinais independentes para cada banco A/B	22 NODEs distribuídos por três chips
Complexidade	Menos CIs, menos barramentos	Mais CI/fios/endereçamento
Maturidade	Candidato elétrico detalhado em revision8; sem validação física	Conceito discutido, ainda sem esquemático completo

Decisão recomendada: manter o protótipo de um chip como bancada de validação. Para a versão didática completa, escolher formalmente entre flexibilidade (16 barramentos) e simplificação (8 barramentos) **antes** de comprar, soldar os chicotes NODE ou alterar firmware. [E]

16. Cabos e interface com a placa de contatos

A revisão 8 conserva 22 cabos lógicos de NODE independentes, organizados em seis conectores de quatro vias (três por banco). O último de cada banco tem três sinais e uma posição reservada/sem conexão. [R8]

Conector	Pinos utilizados	Destino
A1 / 4 vias	NODE00, 01, 02, 03	MT A X0–X3
A2 / 4 vias	NODE04, 05, 06, 07	MT A X4–X7
A3 / 4 vias	NODE08, 09, 10, NC	MT A X8–X10
B1 / 4 vias	NODE11, 12, 13, 14	MT B X0–X3
B2 / 4 vias	NODE15, 16, 17, 18	MT B X4–X7
B3 / 4 vias	NODE19, 20, 21, NC	MT B X8–X10

16.1 Chicote de alimentação e controle - revisão 8

Pino	Nome da rede
1	5V_EDU
2	GND
3	3V3_SYS
4	5V_SYS
5	EDU_PWR_EN
6	EDU_FAULT
7	EDU_FAULT_RESET
8	CURRENT_SENSE
9	ROUTER_ALIVE
10	12V_SYS

A revisão 8 descreve esse chicote como direto, polarizado e separado das alimentações USB provisórias; **não está liberado para instalação sem qualificação**. Para a placa atual com USB na ESP32, manter a alimentação VIN externa desconectada. [R8, P]

16.2 Cuidados com a placa perfurada

- Reservar área para soquete DIP-40, barra de pinos da ESP32, transistores, botão e conectores; manter USB acessível.
- Se a placa for de trilhas conectadas, medir continuidade das trilhas e interromper cobre quando necessário: soquetes DIP atravessando trilhas podem criar curtos.
- Montar as redes em fios isolados, diferenciando barramentos de energia, sinais GPIO, X/Y e resistores de teste.

- Verificar GND comum e evitar conectar 12 V a pinos da ESP32, sinais do aluno ou linhas digitais da versão de 5 V.
- Registrar pino-origem, pino-destino, cor do fio e leitura de continuidade antes de energizar.

17. Restrições de segurança e riscos que continuam relevantes

Risco	Como afeta especificamente o roteamento
R04 / R05 - fonte e buck	A queda de tensão pode reiniciar ESP32 e deixar configuração de matriz indeterminada; verificar desligamento seguro e fonte suficiente.
R08 - ESP32 insuficiente	Escalonar GPIO, buffers e função de segurança; a arquitetura histórica já admitia dividir o trabalho entre duas ESP32.
R18 - contato intermitente	Pogo pins, fios e conectores podem criar aberturas/curtos momentâneos; guias mecânicas, receptáculos e ensaio repetitivo são essenciais.
Corrente ±15 mA	É limite absoluto de pino; limitar corrente de cada caminho e evitar paralelismo que some correntes inesperadas.
R_ON e medições	Quedas em chaves alteram brilho do LED e precisão em circuitos didáticos; medir sob carga.
RST/CS/STROBE na partida	Usar circuito default-open por hardware e desligamento de EDU em falha; firmware sozinho não basta.

Condição de uso: a montagem atual é apenas um ensaio supervisionado em bancada, com resistor de 470 Ω no único caminho alimentado. Não expor conectores energizados às crianças nem generalizar a proteção atual para os 22 nós. Para a versão de ensino, considerar limites de tensão/corrente verificáveis em hardware e intertravamento da fonte EDU.

18. Plano de testes e marcos para chegar à versão completa

Marco	Teste de aceitação	Estado até 25/10/2026
T0 - alimentação	12 V, 5 V e 3,3 V estáveis, sem curto	Placa de energia informou 5,01 V / 3,32 V
T1 - GPIO / nível lógico	BC548 #1 responde em AX0/AY0; #2 gera STROBE HIGH/LOW	Sem resultado medido documentado
T2 - uma chave	X0–Y0 altera tensão de carga resistiva de 10 kΩ após comando	Pendente
T3 - duas chaves	X0–Y0 e X1–Y1 ligam LED através de R e voltam a OFF	Pendente; LED não acendeu
T4 - reset elétrico	RESET abre toda a matriz e permanece ativo na inicialização	RESET manual implementado; default-open não comprovado
T5 - matrizes A/B	22 NODEs individualizados e 8 barramentos sem shorts	Revisão 8 é apenas proposta
T6 - serviços	Fonte, descarga, calibração e diagnóstico passam nos testes	Somente descrição na revisão 8
T7 - didático completo	Limites de corrente/sobretensão, watchdog, testes sob falha	Não ensaiado / fora do protótipo inicial

18.1 Evidências que faltam arquivar

- Fotos superior/inferior da placa 12 × 8 cm com identificação dos pinos efetivamente soldados.
- Resultados em volts para p40, p36, p38, p3, p5/p24 e p18 (incluindo pulso prolongado).
- Tensão em Y0 após comando 1 e em X1 após comando 2 usando 10 kΩ como carga de debug.
- Firmware final efetivamente gravado (não apenas uma versão proposta no chat).
- Esquemático e netlist congelados para opção escolhida: dois ou três MT8816AE.

19. Fontes e proveniência

Documentos internos fornecidos pelo projeto

- `SCH_Oficinas-3-MAIN-PCBv2_2026-10-20.json` — fonte do EasyEDA, folhas 05_ESP1_ROUTER, 06_XBAR_CONTROL, 07_XBAR_MATRIX e 08_SPECIAL_FUNCTIONS; registra 5 CH446Q no projeto histórico.
- `revision8.zip` — README.md, simplification.md, firmware.md, lower/design.json, lower/router-matrix-pins.csv e lower/harnesses.csv; revisão independente, pendente de validação física.
- Histórico de montagem desta conversa — placa 3 em 12 × 8 cm, ESP32 DOIT USB, dois BC548/BC548B, botão RESET, resistor 470 Ω, estados seriais e relato de LED apagado.

Datasheet de fabricante utilizado como referência elétrica

Zarlink Semiconductor / Microchip: **MT8816 - ISO-CMOS 8 × 16 Analog Switch Array**, setembro de 2011 (edição distribuída posteriormente pela Microchip). Pinagem: pp. 2–4; funcionamento: pp. 5–6; limites/RON: pp. 7–8; temporização: pp. 9–10; tabela de endereços: p. 11.

https://www.mouser.lt/datasheet/2/268/Microchip_06182024_MT8816AE1-3459976.pdf

As seções marcadas [E] são alternativas de projeto e não substituem esquemático revisado, medição e validação de segurança.