
OFICINAS 3 / TEDTRONICS

Placa de roteamento versão final de referência

Arquiteturas com 3 ou 4 × MT8816AE1 em placa perfurada, para 22 nós, 16 barramentos e resistores selecionáveis pelo software



RECOMENDAÇÃO: 4 chips para a versão completa com cinco resistores didáticos roteáveis; 3 chips quando um único resistor de dois terminais for suficiente. Trata-se de uma especificação de montagem a validar, não de um hardware já homologado.

Informação	Situação conhecida
Controlador	ESP32 DOIT DevKit com ESP32-WROOM-32, 30 pinos
Alimentação existente	Fonte 12 V; LM2596 = 5,01 V; XL4015 = 3,32 V (medidos)
Campo físico	22 NODEs × 6 pogo pins por NODE = 132 contatos; metade A e metade B
Estado da versão atual	Protótipo de um MT8816, dois BC548 e LED: comandos seriais executados, mas roteamento elétrico não validado
Fontes	EasyEDA PCBv2 de 20/10/2026; pacote revision8; histórico do projeto; datasheet MT8816

Legenda de origem: [H] decisão/histórico; [R8] implementação candidata na revision8; [D] datasheet; [P] nova proposta de engenharia, a validar.

1. Objetivo, escopo e interfaces

A placa 3 é o roteador programável do TedTronics. Ela recebe uma netlist ou comandos da Raspberry Pi, valida as ligações solicitadas e aciona chaves analógicas MT8816AE1. A protoboard das crianças utiliza no máximo 5 V nos terminais expostos. A ESP2 e as telas inteligentes ficam em outra placa; o roteador não fornece potência aos displays. [H, P]

O sistema completo mantém quatro conjuntos físicos: (1) alimentação de 12/5/3,3 V; (2) componentes inteligentes; (3) roteamento; (4) contatos/pogo pins. Os seis pogo pins de um NODE são unidos entre si na placa 4; NODEs diferentes devem permanecer separados até a matriz fechar a conexão. [H]


Resultados funcionais previstos

- Cada um dos 22 NODEs pode ser conectado a qualquer um dos 16 BUSes, em ambos os blocos A/B.
- A matriz parte aberta: nenhuma conexão é presumida após energização ou falha.
- O sistema pode ligar dois NODEs entre si por um mesmo BUS; unir múltiplas redes exige checagem de corrente e curto.
- 5 V e 3,3 V destinados ao aluno entram em barramentos limitados; 12 V é restrito à eletrônica interna e ventoinhas.
- Um ou cinco resistores físicos de dois terminais podem ser inseridos em circuitos por software, conforme a versão.
- Os componentes inteligentes utilizam a arquitetura própria de displays/ADC, sem passar alimentação de telas pelo MT8816.

Decisões herdadas e novas

Elemento	Fonte	Decisão neste documento
22 NODEs, 6 contatos por NODE	[H]	Preservado
16 BUSes nomeados BUS00 a BUS15	[H]	Preservado no cenário de 3/4 chips
5 × CH446Q	[H]	Substituído por 3/4 × MT8816AE1
2 × MT8816 / 8 BUSes	[R8]	Alternativa mais limitada, não o arranjo final escolhido
ESP1 controla matriz e segurança	[H]	Preservado; redes digitais propostas novas
Fusível, diodo e dois bucks prontos	[H]	Reutilizados após inspeção e medidas

2. Comparação das alternativas de 3 e 4 MT8816



Cada MT8816 possui 16 terminais X, 8 Y e 128 chaves X↔Y. A proposta usa X0–X15 como os 16 BUSes compartilhados entre todos os chips; Y0–Y7 de cada chip são terminais independentes de NODE ou função especial. Isso difere da revision8, que colocou os NODEs em X e os 8 barramentos em Y. [D, R8, P]

Característica	3 MT8816	4 MT8816
NODEs roteáveis	22 (U1 8 + U2 8 + U3 6)	22, exatamente os mesmos
BUSes lógicos	16 compartilhados	16 compartilhados
Cruzamentos instalados	384	512
Cruzamentos de NODE	352	352
Terminais de função livres	2 pinos Y em U3	2 pinos Y em U3 + 8 pinos Y em U4
Resistores flutuantes	1 (entre U3 Y6/Y7)	5 (1 em U3 + 4 em U4)
Custo/fiação	Menor	Mais soquete, 16 fios de barramento e endereçamento de CS adicional
Recomendação	Primeiro estágio completo	Versão final quando vários valores forem necessários

Quatro chips não multiplicam a tensão ou a corrente disponível. Eles ampliam apenas a flexibilidade de conexões. O limite de corrente de cada chave permanece o mesmo.

3. Mapeamento exato dos 22 NODEs

O nome NODE00...NODE21 deve permanecer único em todas as placas e no firmware, independentemente dos conectores externos. Os dois blocos físicos possuem onze NODEs cada. [H, P]

Terminal interno	U1 — bloco A	U2 — A/B	U3 — B + serviço
Y0 / DIP 35	NODE00	NODE08	NODE16
Y1 / DIP 37	NODE01	NODE09	NODE17
Y2 / DIP 39	NODE02	NODE10	NODE18
Y3 / DIP 1	NODE03	NODE11	NODE19
Y4 / DIP 21	NODE04	NODE12	NODE20
Y5 / DIP 19	NODE05	NODE13	NODE21
Y6 / DIP 17	NODE06	NODE14	Resistor R1k terminal A
Y7 / DIP 15	NODE07	NODE15	Resistor R1k terminal B

Para conferir o campo A/B: NODE00...NODE10 são os 11 nós do bloco A; NODE11...NODE21 são os 11 nós do bloco B. O agrupamento elétrico por CI foi otimizado em blocos de oito e não corresponde diretamente à separação mecânica.

Regra de roteamento

Para ligar NODE02 a NODE19, o planejador aloca um BUS livre (por exemplo BUS05) e escreve dois cruzamentos: U1/Y2↔X5 e U3/Y3↔X5. A continuidade física percorre NODE02 → chave U1 → BUS05 → chave U3 → NODE19. O firmware deve reservar BUS05 para essa net e não conectá-lo simultaneamente a outra net incompatível.

Tabela dos conectores de NODEs

Conector da placa 4	Pinos úteis	Sinais
A_NODE_BUNDLE_1	1–4	NODE00, NODE01, NODE02, NODE03
A_NODE_BUNDLE_2	1–4	NODE04, NODE05, NODE06, NODE07
A_NODE_BUNDLE_3	1–3 (4 = NC)	NODE08, NODE09, NODE10
B_NODE_BUNDLE_1	1–4	NODE11, NODE12, NODE13, NODE14
B_NODE_BUNDLE_2	1–4	NODE15, NODE16, NODE17, NODE18
B_NODE_BUNDLE_3	1–3 (4 = NC)	NODE19, NODE20, NODE21

Os nomes BUNDLE e a organização 4+4+3 estão no pacote revision8. A alocação dos fios nas entradas Y do novo roteador é uma adaptação proposta aqui. Verificar a orientação macho/fêmea no cabo real. [R8, P]

4. Barramentos e portas de alimentação


Rede	Pino X em cada MT	DIP	Função de referência
BUS00	X0	33	GND_EDU (baixa corrente)
BUS01	X1	32	3V3_EDU limitado
BUS02	X2	31	5V_EDU limitado
BUS03	X3	30	Barramento geral isolado
BUS04	X4	29	Barramento geral isolado
BUS05	X5	28	Barramento geral isolado
BUS06	X6	8	Barramento geral isolado
BUS07	X7	9	Barramento geral isolado
BUS08	X8	10	Barramento geral isolado
BUS09	X9	11	Barramento geral isolado
BUS10	X10	12	Barramento geral isolado
BUS11	X11	13	Barramento geral isolado
BUS12	X12	27	Barramento geral isolado
BUS13	X13	26	Barramento geral isolado
BUS14	X14	6	Barramento geral isolado
BUS15	X15	7	Reserva/diagnóstico

Soldar X0 de U1, U2, U3 (e U4, se presente) na mesma rede BUS00; repetir até X15/BUS15. Isto significa unir 16 barramentos entre chips, mas nunca unir BUS diferentes entre si. O cabeamento exige identificação e testes de continuidade. [P]

BUS00 = GND, BUS01 = 3,3 V e BUS02 = 5 V são apenas fontes de sinais de baixa corrente através do MT. Ventoinhas, Raspberry Pi, displays e cargas de maior potência não passam pela matriz.

5. Pinagem completa do MT8816AE1, DIP-40


Todos os quatro chips usam a mesma pinagem física. Vista superior, com o entalhe no topo. Se observar o lado de soldagem, a imagem deve ser espelhada. [D]



Vista superior: entalhe no topo; a face inferior da soldagem fica espelhada.

Pinos NC = 14 e 34: não conectar. Pinos de controle: AX0=5; AX1=22; AX2=23; AX3=4; AY0=24; AY1=25; AY2=2; DATA=38; CS=36; STROBE=18; RESET=3. VDD=40; VSS=16; VEE=20. [D]

6. Alimentação dos CIs, proteção e segurança



Rede	Origem	Ligação / restrição
12V_SYS	Fonte DC após fusível + 1N5822	VDD/pino 40 de U1–U4; não vai aos contatos das crianças
GND	Fonte comum	VSS/pino 16, VEE/pino 20, ESP1, buffers e retornos
5V_SYS	LM2596 medido 5,01 V	ESP32 VIN, 74HCT595, 74HCT125, lógica; não direto ao aluno
3V3_SYS	XL4015 medido 3,32 V	Periféricos inteligentes na placa 2, quando corretamente conectados
5V_EDU	Ramo independente de 5V_SYS, limitado e habilitado	BUS02 (limitar corrente + garantir tensão <= 5 V)
3V3_EDU	Ramo independente de 3V3_SYS, limitado	BUS01; não confundir com 3V3 da ESP32

Componentes básicos da proteção

• Conservar fusível e diodo de entrada existentes; verificar polaridade, corrente de fonte, corrente da placa e queda no 1N5822.

• Montar capacitor de 100 nF junto a cada MT8816 (VDD-GND) e capacitor de 10 µF local por chip, conforme disponibilidade e teste de estabilidade.

• Separar alimentação 5V_SYS da 5V_EDU; usar habilitação default-off e limitação de corrente que não dependa exclusivamente de software.

• Para o primeiro dimensionamento de baixa corrente, considerar 1 kΩ em série com a injeção 5V_EDU e 680 Ω com 3V3_EDU; medir quedas e correntes em todas as topologias previstas.

• Um PTC de centenas de mA não protege sozinho uma chave cujo limite absoluto de I/O é da ordem de 15 mA. Proteção do ramo EDU e limitação no caminho analógico cumprem funções distintas.

• A tensão medida 5,01 V não satisfaz literalmente o limite de até 5,00 V na bancada; ajustar o caminho EDU para abaixo de 5 V e verificar transientes e falhas de regulador.

Limite de I/O do MT8816: ±15 mA em condições absolutas máximas, não corrente de operação recomendada. RON pode atingir 65 Ω por chave a 12 V / 25 °C; dimensionar o circuito para correntes didáticas significativamente menores, com medição da queda real. [D, P]

Nenhuma das duas arquiteturas está liberada para manuseio infantil apenas com estas recomendações. Antes de uso com alunos, é indispensável ensaio de falha única, sobrecorrente, sobretemperatura, polaridade e proteção do barramento educacional.

7. Placa de controle: ESP1 e registradores

Para a versão final, não reutilizar diretamente os dois BC548 de seleção do protótipo. A matriz exige sete bits de endereço, DATA, STROBE, pelo menos três sinais CS, RESET e habilitação segura. Recomenda-se uma cascata de dois SN74HCT595N (DIP-16) e um SN74HCT125N (DIP-14) para gerar níveis lógicos de 5 V. [R8, P]

Mapa sugerido dos GPIOs da ESP32 DOIT (a confirmar com montagem real)

ESP32	Função	Destino
GPIO23	XBAR_SER	U5 74HCT595 pino 14 (DS)
GPIO18	XBAR_CLK	U5/U6 74HCT595 pino 11 (SHCP)
GPIO22	XBAR_LATCH	U5/U6 74HCT595 pino 12 (STCP)
GPIO19	XBAR_STROBE	74HCT125 entrada A; saída para todos MT pino 18
GPIO21	REG_OUTPUT_ENABLE	NPN de habilitação dos /OE dos registradores
GPIO25	RESET_RELEASE	NPN que libera RESET dos MT (com intertravamento NC)
GPIO26	EDU_ENABLE	Circuito de habilitação de fonte limitada, default-off
GPIO16 / 17	UART2 RX/TX	Raspberry, se usar UART; USB pode substituir
GPIO27	FAULT_IN	Entrada de falha do ramo EDU quando houver saída de monitor

Evitar GPIOs 6 a 11, ocupados pela memória flash. GPIOs 34 a 39 são entradas apenas. Evitar dependência de pinos de boot para sinais de potência. O pino VIN só recebe 5 V quando não há USB paralelo sem verificação da placa. [P]

Cadeia de registradores - ligação essencial

Elemento	Pinagem e ligação
U5 / U6 SN74HCT595N	VCC16=5V_SYS; GND8=GND; /MR10=5V_SYS; /OE13 controlado, ativo LOW; CLK11 comum; LATCH12 comum
Entrada serial	ESP GPIO23 → U5/DS14; U5/QH'9 → U6/DS14
Saídas U5 (Q0..Q7)	AX0, AX1, AX2, AX3, AY0, AY1, AY2, DATA, nessa ordem
Saídas U6 (Q0..Q3)	CS_U1, CS_U2, CS_U3, CS_U4; CS ativo HIGH
Saídas U6 (Q4..Q7)	Reservadas; não conectar a fontes de potência até atribuição de função
STROBE	GPIO19 → HCT125 (entrada TTL 3,3 V / saída 5 V) → MT pino 18 em paralelo
Desacoplamento	100 nF entre pinos 16/8 de cada 595 e entre 14/7 do HCT125

8. Controle do /OE, CS e RESET em estado seguro

A saída dos registradores 74HCT595 é habilitada com /OE=LOW. O estado inicial recomendado é /OE=HIGH por resistor pull-up em 5 V, até a ESP32 terminar a inicialização. Um transistor NPN com coletor em /OE, emissor em GND e base comandada por um resistor a partir do GPIO21 libera as saídas. Cada CS do MT recebe pull-down externo de 10 kΩ, para ficar LOW enquanto o 595 estiver em alta impedância. [P]

RESET do MT8816 é ativo HIGH. Ligar os quatro pinos 3 em uma rede XBAR_RESET com pull-up de 47 kΩ a 12V_SYS. Um BC548 afunda essa rede para GND somente quando a ESP32 autoriza por GPIO25 e um contato de segurança normalmente fechado (NC) no caminho da base permanece fechado. Base com resistor série 10 kΩ e pull-down 100 kΩ a GND. O desligamento da ESP32 ou abertura do NC deixa o RESET em HIGH, abrindo todas as chaves. [D, P]

O botão RESET manual da versão com 1 chip (botão NA para +5 V e resistor 10 kΩ para GND) NÃO deve ser copiado para este circuito. Aqui o RESET trabalha com pull-up a 12 V e transistor de liberação: não unir diretamente um botão NA de 12 V ao coletor afundado.

O ramo EDU deve também possuir chaveamento/desligamento físico default-off. O RESET da matriz não remove energia de cabos desconectados nem substitui o limitador de corrente. Se a supervisão travar com GPIO25 permanentemente HIGH, o RESET não se rearma sozinho: para operação definitiva adicionar monitor independente (watchdog externo / supervisor e corte de EDU). [P]

Sequência de partida e de gravação

• Inicializar GPIOs; manter o ramo EDU desligado e todos os CS LOW por pull-down.

• Garantir RESET HIGH durante energização, desabilitação dos 595 e erros de comunicação.

• Carregar endereços e DATA=0 com STROBE LOW; latch dos 595; habilitar /OE; liberar RESET sob supervisão.

• Para escrever: STROBE LOW → ajustar AX, AY, DATA e apenas um CS HIGH → aguardar estabilização → STROBE HIGH → STROBE LOW → CS LOW.

• Para remover um cruzamento, escrever DATA=LOW naquele endereço ou acionar RESET global e reconstruir o circuito aprovado.

• Habilitar EDU somente após checar conflitos de redes, tensão autorizada e teste de estado aberto.

Datasheet: escrita ocorre quando CS e STROBE estão em HIGH, com memória retida na borda de descida de STROBE; dados e endereço devem respeitar tempos mínimos. [D]

9. Resistores didáticos roteáveis: 3 chips

O MT8816AE não possui resistores didáticos internos. Ele contém chaves analógicas com RON própria. Os resistores que o aluno seleciona são componentes físicos montados na placa 3, cujos terminais são conectados a diferentes barramentos por chaves. [D, P]



Dois cruzamentos ativos ligam um resistor físico entre dois barramentos.

Terminal	Conexão física (U3)	Função
U3 Y6 (pino 17)	Terminal A do resistor de 1 kΩ	Selecionável para qualquer BUS X0...X15
U3 Y7 (pino 15)	Terminal B do mesmo resistor de 1 kΩ	Selecionável para outro BUS X0...X15

Exemplo: ligar NODE02 ao terminal A de R1k e NODE19 ao terminal B. Alocar BUS04 e BUS05. Ativar U1/Y2-X4; U3/Y6-X4; U3/Y7-X5; U3/Y3-X5. As quatro chaves adicionam resistências série ao resistor físico. Conferir corrente e tensão no circuito real. [P]

O uso de apenas um resistor de dois terminais não consome permanentemente os barramentos; com todos os cruzamentos U3/Y6/Y7 abertos, seus terminais ficam flutuantes. Essa é uma vantagem sobre soldar um resistor diretamente entre dois BUSes fixos. [P]

10. Resistores didáticos roteáveis: 4 chips

Na versão recomendada, conserva-se o resistor R1k em U3/Y6-Y7 e acrescenta-se U4 como placa de funções. Os 16 X de U4 são ligados aos 16 BUSes comuns; cada par de pinos Y recebe um resistor físico independente. [P]

Resistor	Terminal A	Terminal B	Função possível
R1 = 1 kΩ	U3 Y6 / p17	U3 Y7 / p15	Resistor principal didático / calibração
R2 = 470 Ω	U4 Y0 / p35	U4 Y1 / p37	Resistor didático / descarga controlada com análise
R3 = 2,2 kΩ	U4 Y2 / p39	U4 Y3 / p1	Resistor didático
R4 = 10 kΩ	U4 Y4 / p21	U4 Y5 / p19	Resistor didático / carga alta
R5 = 100 kΩ	U4 Y6 / p17	U4 Y7 / p15	Resistor didático / polarização

Os cinco resistores são um conjunto proposto, não obrigatório. Na revision8, SOURCE_HI, SOURCE_LO, DIAG_NODE, DISCHARGE e CAL_LOAD eram circuitos de serviço, não cinco resistores flutuantes equivalentes.

Usar dois resistores simultâneos

R1 (1 kΩ) e R4 (10 kΩ) podem pertencer a circuitos independentes, desde que o roteador reserve corretamente os BUSes e valide a netlist. Cada terminal de resistor deve ficar conectado a somente um BUS por vez, salvo topologia justificada. Uma ligação acidental de ambos os terminais ao mesmo BUS elimina a utilidade do resistor e pode produzir ligações não previstas. [P]

Funções de serviço herdadas da revision8

Nome revision8	Componente da proposta de dois chips	Tratamento na versão final
SOURCE_HI	3V3 → BAT85 → 10 kΩ → X11	Não transportar literalmente; usar 3V3_EDU limitados em BUS01
SOURCE_LO	3V3 → BAT85 → 470 Ω → X12	Não transportar literalmente; estudar carga e corrente permitida
DIAG_NODE	1 MΩ + 1 MΩ + buffer ADC em X13	Circuito separado opcional, não incluído nos 4 MT base
DISCHARGE	470 Ω → GND em X14	Pode ser obtido roteando R2 (470 Ω) ao BUS00 com validação
CAL_LOAD	1 kΩ → GND em X15	Pode ser obtido roteando R1 (1 kΩ) ao BUS00 com validação

A revisão 8 define o modelo de dois MT com X11...X15 livres do chip A; no modelo de 3/4 chips, esses X já são BUS comuns, portanto não reutilizar as ligações X11...X15 como se fossem pinos de serviço. [R8, P]

11. Correspondência dos pinos digitais e mapa de rede

MT8816 DIP	Sinal	Origem elétrica	Aplicação
2	AY2	U5 Q6 / 5 V	Todos os chips
4	AX3	U5 Q3 / 5 V	Todos os chips
5	AX0	U5 Q0 / 5 V	Todos os chips
22	AX1	U5 Q1 / 5 V	Todos os chips
23	AX2	U5 Q2 / 5 V	Todos os chips
24	AY0	U5 Q4 / 5 V	Todos os chips
25	AY1	U5 Q5 / 5 V	Todos os chips
38	DATA	U5 Q7 / 5 V	Todos os chips
18	STROBE	SN74HCT125 / 5 V	Todos os chips
36	CS	U6 Q0/Q1/Q2/Q3	Individual por chip
3	RESET	Rede XBAR_RESET / 12 V default	Todos os chips
40	VDD	12V_SYS	Cada chip
16 / 20	VSS / VEE	GND	Cada chip

Tabela de decodificação X

AX como número 0–15	X físico selecionado	Pino DIP	AX3 AX2 AX1 AX0
0	X0	33	0000
1	X1	32	0001
2	X2	31	0010
3	X3	30	0011
4	X4	29	0100
5	X5	28	0101
6	X12	27	0110
7	X13	26	0111
8	X6	8	1000
9	X7	9	1001
10	X8	10	1010
11	X9	11	1011
12	X10	12	1100
13	X11	13	1101
14	X14	6	1110
15	X15	7	1111

ATENÇÃO: a ordem de X não é sequencial de 6 a 13. Esta tabela reflete o decoder do datasheet e evita ativar o cruzamento errado. [D]

12. Algoritmo do firmware de roteamento

O software trabalha com nets, não com fios físicos individuais. A Raspberry gera ou transmite a netlist identificada por posição/tipo de componente, e ESP1 aloca os BUSes necessários sob restrições de corrente, exclusividade e proteção. A representação deve coincidir com os passos guiados e com o grafo validado pela atividade didática. [H, P]

Estruturas recomendadas

- **nodes[22]**: terminal Y associado a U1, U2 ou U3, mais metadados de posição e tipo.
- **buses[16]**: ocupação, potencial permitido, netId associado e conflitos elétricos.
- **resources[1 ou 5]**: dois terminais de cada resistor, valor nominal, estado de uso e barramentos.
- **crosspoints[chip][y][x]**: memória espelho dos fechamentos solicitados; não usar apenas prints seriais como prova.
- **state**: BOOT_SAFE, READY, PROGRAMMING, ACTIVE, FAULT, ESTOP.

Pseudocódigo para programar um cruzamento

```
if safety_fault: disable_EDU(); assert_RESET(); return
validate_netlist_against_allowed_voltage_and_current()
set_STROBE_low()
select_address_XY_and_DATA_with_595(chip, x, y, on)
set_only_selected_CS_high()
latch_register_outputs() // stable addresses and data
pulse_STROBE_high_then_low() // write/latch crosspoint
set_all_CS_low(); latch_register_outputs()
update_crosspoint_shadow(chip, x, y, on)
```

Exemplo: interligação de dois nós

NODE03 (U1/Y3) e NODE17 (U3/Y1) compartilham BUS07. O algoritmo liga U1/Y3 ↔ X7 e U3/Y1 ↔ X7, após verificar que BUS07 não está ocupado por uma rede diferente. Se a atividade for encerrada, escreve DATA=0 para ambas as chaves ou usa RESET e reconstitui as redes permanentes autorizadas. [P]

Medição de continuidade não deve ser inferida apenas do espelho de firmware. Testes elétricos físicos precisam verificar mudança real de tensão ou resistência antes de liberar uso em aula.

13. Interface física e cabeamento da placa perfurada

A montagem com quatro soquetes DIP-40, dois 74HCT595, um 74HCT125, a ESP32, conectores e fiação de 16 BUSes será densa. A placa de 12 × 8 cm foi usada para o protótipo, mas não está comprovado que comporta com segurança a versão de quatro chips. A dimensão final deve resultar do desenho em grade de furos real e da prova de encaixe/roteamento de fios. [H, P]

Conectores sugeridos

Interface	Vias	Sinais / observações
PWR_ROUTER	4	12V_SYS, GND, 5V_SYS, GND
UART_Pi	3	TX 3,3 V, RX 3,3 V, GND; comunicação via USB é opção
NODE_A1, A2, A3	4 cada	NODE00–10 em agrupamentos 4+4+3
NODE_B1, B2, B3	4 cada	NODE11–21 em agrupamentos 4+4+3
EDU_SERVICE	2–4	5V_EDU / GND e, se necessário, 3V3_EDU / GND; separados
FAULT / ESTOP	conforme circuito	Fault externo, ENABLE seguro e botão NC de reset/liberação
DEBUG	3–6	GND, RESET, STROBE, CS e um BUS para medição, sem expor 12V_SYS ao aluno

Regras de cabeamento físico

• Usar soquetes DIP; orientar e marcar pino 1. Manter eletrônica de controle longe de fios dos contatos pogo e das ventoinhas.

• Barramentos X numerados e coloridos; soldar somente sinais de mesmo BUS em comum, utilizando fio isolado quando cruzar outras redes.

• Conectores KK/JST escolhidos em uma única família, com pinagem documentada e chicotes crimpados; não inverter macho/fêmea.

• Instalar pontos de teste para 12V, 5V, GND, RESET, STROBE, cada CS e ao menos BUS00/01/02.

• Fixação mecânica por espaçadores; nenhuma solda de módulo deve tocar o cobre de trilhas que não pertencem ao circuito.

• Etiquetar cada chicote nas duas pontas; 22 NODEs não podem ser reduzidos a 22×6 fios independentes entre placas.

14. BOM mínima: versão de três chips

Item / valor	Qtde	Uso / nota
MT8816AE1 DIP-40	3	U1, U2, U3; comprar chips e soquetes compatíveis
Soquete DIP-40	3	Montagem substituível em placa perfurada
ESP32 DOIT DevKit 30 pinos	1	ESP1 roteador
SN74HCT595N DIP-16	2	Endereços, DATA e CS via registradores
SN74HCT125N DIP-14	1	Buffer de STROBE; portas restantes opcionais
BC548/BC548B	2	Liberação do RESET e /OE (somente após validação de pinagem)
Resistores 10 kΩ	~8	CS pull-down, bases, sinais seguros; acertar na netlist final
Resistores 100 kΩ	2	Pull-down de bases de transistores
Resistor 47 kΩ	1	Pull-up de RESET a 12 V
Resistor didático 1 kΩ	1	Entre U3/Y6 e U3/Y7
Capacitores 100 nF	>= 6	Ao menos 1 por MT + cada lógica digital
Capacitores 10 µF	3	Reserva local nas alimentações dos MT
Controle EDU + limitador	1 conjunto	Proteção default-off independente da programação
Conectores, chicotes, placa	conforme mapa	Arestas 22 NODEs, energia, comunicação, debug

Incrementos para a versão de quatro chips

Item	Adição
MT8816AE1 + soquete DIP-40	+1 (U4)
Capacitores locais	+1 × 100 nF e +1 × 10 µF
Resistores didáticos físicos	+1 × 470 Ω, +1 × 2,2 kΩ, +1 × 10 kΩ, +1 × 100 kΩ
Fios BUS	+16 extensões de barramento para U4
CS	+1 saída digital de U6/Q3 e pull-down de 10 kΩ
Suporte/conectores	Reavaliar área e acessibilidade de manutenção

Quantidades do circuito de controle são estimativas preliminares para compras; exigir BOM fechada após desenhar os circuitos do ramo EDU, fixação e terminalização. Não se trata de cotação de preço. [P]

15. Teste de aceitação antes de integrar aos alunos

Etapa	Teste	Critério para avançar
T01 — inspeção	Pinos, ponte de solda, marcadores e cabos sem energia	0 curtos entre BUSes, fontes ou NODEs não previstos
T02 — reguladores	Medir 12V_SYS, 5V_SYS, 3V3_SYS em vazio e carga	Sem queda anormal e nenhuma linha EDU acima de 5 V
T03 — boot	Energizar primeiro ESP e depois a matriz; testar sequência inversa também	RESET alto / CS baixos / EDU desligada em qualquer boot
T04 — digitais	Verificar CLK, LATCH, DATA, CS, STROBE e RESET	Níveis 0/5 V e pulsos dentro do datasheet
T05 — uma chave	Resistor de teste 10 kΩ em X-Y	Abrir/fechar o cruzamento com diferença mensurável
T06 — vinte e dois NODEs	Percorrer 22 Y e BUS alternados	Apenas caminhos solicitados conduzem
T07 — 16 BUSes	Exercitar X0–X15 incluindo remapeamento 6–13	Nenhum endereço trocado
T08 — resistor virtual	R1k entre duas redes arbitrárias	Variação de tensão/corrente consistente com R+RON
T09 — quatro chips	R470, R2k2, R10k, R100k isolados e ativos	Nenhuma conexão cruzada não autorizada
T10 — falha	Reset, queda de USB, desconexão de Pi, curto limitado	EDU desliga e matriz abre conforme especificação de segurança
T11 — resistência de contato	Mover componentes e testar pogo/chicotes	Sem perdas/intermitência acima do critério definido
T12 — firmware	Grafo/netlist e atualização incremental	Sem curto/ponte imprópria na transição entre etapas

O teste anterior com um único MT8816 apresentou o log “ROTEAMENTO CONCLUIDO”, mas o LED não acendeu. Isso significa que o software recebeu comandos; não significa que as chaves fecharam. A validação T05 permanece obrigatória antes de expandir. [H]

16. Pendências para transformar a referência em mapa de soldagem

• **Layout real:** definir dimensões suficientes, grade de furos, posição de cada DIP, barras e corredores de fiação (especialmente os 16 BUSes).

• **Proteção EDU:** selecionar componentes e ponto de desligamento independente da ESP; testar corrente máxima sob carga e curto.

• **RESET e /OE:** validar o circuito com NC de emergência e supervisor; medir estado antes/durante/depois de boot.

• **Registradores:** verificar pinagem real do SN74HCT595N e temporização antes de soldar todas as saídas.

• **Seleção de resistor:** confirmar se os cinco valores 470 Ω, 1 kΩ, 2,2 kΩ, 10 kΩ e 100 kΩ satisfazem os módulos didáticos; definir potências/tolerâncias.

• **Diagnóstico:** decidir se o divisor 1 MΩ/1 MΩ e a função continuidade são exigidos; não estão implementados neste arranjo base.

• **Interconexões:** verificar terminologia/conectores da placa 4 e as restrições de alimentação da ESP2.

• **Custos e disponibilidade:** confirmar fornecedores atuais e disponibilidade dos MT8816AE1 em encapsulamento PDIP-40.

• **Validação da matriz:** resolver primeiro o não acendimento do LED no protótipo já soldado.

Conclusão técnica: escolher 3 chips se um único resistor selecionável bastar; escolher 4 chips para oferecer cinco resistores independentes. O desenho aqui define nets e interfaces, mas NÃO substitui um esquemático revisado, verificação ERC e teste físico de segurança antes de liberar a bancada.

17. Referências documentais

[D1] Zarlink / Microchip. MT8816 Data Sheet (setembro de 2011), pinagem, 8×16, níveis lógicos, RON, limiares, temporização e limites absolutos. https://www.es.co.th/Schemetic/PDF/MT8816.PDF
[H1] EasyEDA: SCH_Oficinas-3-MAIN-PCBv2_2026-10-20.json (fornecido no projeto). Modelo original com folhas de alimentação, matriz, segurança, interfaces e teste.
[R8] Pacote revision8.zip (fornecido no projeto). Arquitetura de dois MT8816AE e circuitos SOURCE_HI, SOURCE_LO, DIAG_NODE, DISCHARGE e CAL_LOAD.
[H2] Discussões Oficinas 3 / TedTronics até 25/10/2026: 22 NODEs, 132 pogo pins, duas ESP32 e bancada educacional 0–5 V.
[P] Topologia U1-U4, recursos dos Y livres, valores de resistores e bloco de registradores são propostas de engenharia deste relatório; não estavam homologadas na revision8.