Roteamento dos 22 nós — planejamento v03

25/10/2026 · Decisões atualizadas · Proposta independente, baseada nos dois PDFs recebidos e na placa inteligente simplificada.

Documento de decisões, não mapa de soldagem. Dimensões, componentes de proteção, pinagem e aceitação elétrica ainda serão fechados com o usuário. Preserva o hardware montado e as revisões anteriores.

Mudança de escopo solicitada

Confirmado pelo usuário: retirar todo banco de resistores didáticos roteáveis. Somente componentes físicos encaixáveis. O quarto MT não é necessário para o banco removido. Resistores físicos encaixados pelos alunos continuam no circuito. Resistores de limitação, divisores, polarização e calibração NÃO são removidos por essa mudança. PDFs recebidos são mantidos como fontes históricas.

O que está conhecido

Item	Informação	Evidência/limite
Energia	Placa construída pelo amigo; usuário relata saída de 5 V.	PDFs citam 5,01 V e 3,32 V; usuário relata proteção pronta. Fotos, topologia, limites e interface de corte serão conferidos amanhã.
Roteador atual	Um MT8816, ESP32 e interface com dois BC548.	Atualização do usuário: o amigo conseguiu acender um LED. O caminho usado funcionou; demais chaves, endereços e abertura ainda precisam de teste.
Campo	22 nós, 11 por metade; proposta de seis pogos comuns por nó.	Confirmar continuidade real e identificação de cada coluna.
Inteligentes	6 portas SSD1306, no máximo 3 ativas; joystick e UART.	Usuário confirmou a placa simplificada soldada. Preservar essa montagem; medições e saída de pulso ainda devem ser inventariadas.
Medição futura	Duas entradas ADC1 com divisores 10k/10k, série 1k e 100nF.	Parte adiada na montagem; não é entrada de alta impedância nem prova de continuidade de precisão.

Fontes locais: Oficinas3_Relatorio_Tecnico_Placa_Roteamento_MT8816AE.pdf (20 páginas); TedTronics_Placa_Roteamento_Final_3_ou_4_MT8816AE.pdf (18 páginas). Estado relatado nesses documentos não substitui o estado atual informado pelo montador.

Arquiteturas a decidir

Opção	Distribuição	Capacidade e consequência
1 MT atual	Protótipo com bits de endereço fixos e AX0/AY0 unidos.	Não oferece endereçamento geral; confirmar cada caminho antes de expandir.
2 MT	11 nós em X por chip; Y0…Y7 comuns.	22 nós / 8 barramentos totais. Fontes e diagnóstico reduzem os barramentos livres. Menos fiação; capacidade deve ser validada com os exercícios.
3 MT — proposta-base	Y de U1=8 nós; U2=8; U3=6. X0…X15 comuns.	22 nós / 16 barramentos totais; Y6/Y7 de U3 ficam livres. Candidatos a duas portas de medição, sem resistor entre elas.
4 MT	Ampliação com bloco extra.	Não necessário apenas para retirar o banco de resistores; só acrescentar se outra função justificar.

Proposta-base para discussão: três MT

Chip	Terminais	Nós ou função candidata
U1	Y0…Y7	NODE00…NODE07
U2	Y0…Y7	NODE08…NODE15
U3	Y0…Y5	NODE16…NODE21
U3	Y6 / Y7	SENSE_A / SENSE_B — reserva proposta, ainda sem circuito fechado
U1/U2/U3	X0…X15	16 barramentos compartilhados; funções de energia/diagnóstico a decidir.

Exemplo de uma net: NODE02 → chave U1/Y2-X5 → BUS05 → chave U3/X5-Y3 → NODE19. Cada net elétrica independente recebe barramento exclusivo; nós da mesma net compartilham esse barramento. Não unir barramentos de nets diferentes.

Quantidade de chips não é a única decisão: uma porta de medição deve poder observar uma net sem unir as duas pontas do componente medido. Barramentos de teste de A e B devem permanecer distintos. O cálculo de capacidade deve incluir fontes, nets simultâneas, diagnóstico e os terminais dos componentes reais.

O MT8816 é uma matriz de chaves resistivas, não um fio ideal. Datasheet: 8×16; R_ON típico 120 Ω a 5 V e 45 Ω a 12 V nas condições especificadas. Alimentar o CI a 12 V exige revisão do controle e do reset; não mudar o protótipo por simples troca de alimentação. Nenhum nó didático ou entrada ESP32 pode receber 12 V.

Medição e continuidade: três problemas diferentes

Teste	O que demonstra	O que não demonstra
Autoteste do roteador	Uma chave abre/fecha; endereço e chip corretos; ausência de ligações indevidas.	Contato físico de cada pogo com o componente.
Contato/continuidade	Com estímulo limitado e alimentação didática desligada, observar resposta elétrica entre pontos acessíveis.	Identidade do componente ou contato individual quando existem caminhos paralelos.
Componente inteligente	ADC observa duas nets selecionadas; OLED recebe leitura com validade/posição.	Uma leitura zero não prova componente presente; ACK do OLED não prova contato dos terminais didáticos.

Limite de observabilidade dos pogos

Se seis pogos de uma coluna estão eletricamente unidos e chegam à matriz por um único fio, a matriz vê somente o nó comum. Não consegue separar um pogo individual nem distinguir contato direto de um caminho alternativo sem isolamento adicional ou procedimento de teste. Para verificar um componente específico, abrir as rotas alternativas, definir os dois pontos acessíveis e considerar seus caminhos internos. Capacitores e LEDs não têm a mesma resposta de um fio.

Duas alternativas de medição

- **Detecção simples:** reaproveitar ADC do ESP32 e divisores da placa inteligente, para contato aberto/fechado em faixas amplas, com calibração, repetição e resultado inconclusivo. A carga de aproximadamente 20kΩ e R_ON da matriz entram no circuito. Não prometer discriminar 20Ω de 100Ω.
- **Continuidade de precisão:** preservar o objetivo herdado (≤20Ω passa; ≥100Ω rejeita; zona intermediária inconclusiva). Precisa de circuito de estímulo/medição, isolamento e análise de incerteza próprios; simples ADC e subtração fixa de R_ON não bastam.

Proposta de transação: cortar alimentação didática → confirmar condição desenergizada e tratar carga em capacitores → abrir rotas alternativas → selecionar A/B sem uni-los → aplicar estímulo limitado, desligado por padrão → aguardar estabilização → medir/calibrar → retirar estímulo → abrir portas de diagnóstico → reconstruir apenas o circuito autorizado. Falha ou leitura inconclusiva mantém alimentação didática desligada. A continuidade é uma etapa de precheck antes de rodar, não uma medição periódica durante o exercício.

Decisões pendentes: contato específico versus caminho entre nós; faixas de resistência; tempo máximo; presença de LEDs/capacitores; necessidade de dois pontos adicionais de teste; quantidade de componentes inteligentes simultâneos.

Controle e integração propostos

Parte	Responsabilidade	Interface a fechar
Raspberry Pi	Visão, tipo/posição dos componentes, grafo-alvo e sessão.	Confirmado: ESP1 roteador por USB; ESP2 inteligente por UART32/33. Não unir TXs das ESP32.
ESP1 — roteador	Alocar barramentos, aplicar/remover chaves, espelho de estado e controle da energia didática.	Controle completo AX0…3, AY0…2, DATA, CS, STROBE e RESET. Dois BC548 do protótipo não expandem sozinhos para isso.
Lógica de controle	Possível uso de dois 74HCT595 e buffer HCT para sinais 5 V.	Confirmar componentes reais, níveis lógicos, estado de boot, temporização e comando seguro de reset.
ESP2 — inteligentes	Seis SDAs independentes, SCL comum; joystick; ADC de dois canais; no máximo três posições ativas.	RX32/TX33 atuais; ADC34/35 futuros; associar amostra à geração de rota e à posição solicitada.
Energia	Separar lógica/telas do ramo acessível ao aluno.	Buck regulado não comprova limitação/corte seguro por ramo; inventariar proteção e habilitação existentes.

Roteamento inteligente no firmware

1. Validar componentes, terminais e netlist, incluindo conflitos entre fontes.
2. Calcular as nets elétricas e reservar barramentos sem misturar redes.
3. Antes de mudar a topologia, desabilitar energia/estímulos e remover ligações incompatíveis; aplicar break-before-make.
4. Programar cruzamentos com tradução do código AX conforme datasheet; a sequência X6…X13 não é código binário crescente simples.
5. Enviar confirmação com identificação da rota, sessão e geração. Espelho de software não é medição física.
6. ESP2 só publica amostras frescas da mesma geração confirmada. Comunicação perdida, reset e erro de rota invalidam a leitura.
7. Só habilitar o ramo didático após as verificações e intertravamentos definidos. Nenhum comando de tela ou ADC autoriza energia sozinho.

Preservar o trabalho já soldado

Fotografar as duas faces e registrar o netlist real do protótipo. Modificações de bits fixos, DATA/CS e reset exigem mapa específico de retrabalho. Não instruir remoção de componentes permanentes sem identificar os fios existentes e o ensaio intermediário. Hardware de versões anteriores permanece como referência, sem edição retroativa.

Decisões consolidadas e dúvidas restantes

Confirmado pelo usuário

- Até cinco MT disponíveis; LED acendeu no protótipo de um chip. Base proposta: três MT para 22 nós e 16 barramentos.
- Sem banco de resistores selecionáveis e sem amperímetro. Componentes didáticos são peças físicas encaixáveis.
- Obrigatórios: voltímetro, gerador de pulsos e continuidade antes de rodar.
- Continuidade entre dois nós com alimentação didática desligada. Um par é medido por vez.
- Voltímetro e pulsos são funções dos componentes inteligentes; não são interfaces de instrumento livre para selecionar qualquer par/nó. Ambos devem respeitar os requisitos agora consultados.
- Pulso: somente um gerador ativo por vez, confirmado pelo usuário. Onda quadrada 0–5 V, 0,5–10 Hz; 50% como ajuste inicial. Notion exige faixa de duty 25–75%; registrar a diferença e definir ajuste final. Limites de carga e estágio físico ainda serão dimensionados.
- ESP1 roteador por USB; ESP2 inteligente por UART32/33. A placa inteligente simplificada está soldada.
- Quatro exercícios: LED com resistor; botão controlando LED; resistores em série/paralelo; carga/descarga de capacitor.
- Energia e proteção relatadas prontas; pogos em construção. Fotos/topologia/dimensões serão fornecidas amanhã.

Notion consultado nesta versão

A conexão voltou a estar disponível. Foram lidos a página TedTronics, Requirements Table e os registros da base Requirements, sem alterações externas. O snapshot local está em notion-requirements-2026-10-25.json, incluindo URLs individuais e flags de opcionalidade.

- EFR32.2: pulso físico em P3; 0,5–10 Hz; duty ajustável 25–75%; frequência ±5% e duty ±5 pontos percentuais. Decisão local: um gerador ativo; início em 50%.
- EFR32.3: medir V(P1)−V(P2), P3 sem uso; ±5,25 V; impedância ≥1MΩ; erro ≤±(0,10V+5% da leitura absoluta); atualização pelo menos a cada 100ms. O divisor 10k/10k existente não cumpre a impedância e permanece apenas como protótipo de bancada.
- EFR28/EFR30/EFR32: terminais em alta impedância nas condições especificadas (fuga ≤10µA), limitação física ≤12mA contra GND ou 5V e níveis em P3 ≤0,5V/≥3,5V sob carga de até 2mA. Dimensionar o caminho completo, incluindo seletor, R_ON e limitador; não escolher resistor ou buffer isoladamente.
- EFR32.1 (portas lógicas), EFR32.4 (amperímetro) e EFR32.5 (memória) estão marcados opcionais. Amperímetro retirado pelo usuário; portas/memória não entram automaticamente no novo escopo obrigatório.
- EFR31 prevê exatamente três cápsulas e EFR31.2 três posições fixas. O projeto local tem seis conectores previstos com até três ativos; manter hardware soldado e confirmar quais posições serão utilizadas.

Uma saída ativa não significa P3 unidos: pode compartilhar temporização/driver com seleção e isolamento apropriados, mas somente a posição autorizada recebe o sinal; as demais saídas permanecem desligadas. Alternativa de seletor pela matriz deve reservar recurso e ser verificada em corrente/tensão. Não injetar no pino de alimentação de 3,3V das telas.

Próximos entregáveis

Marco	Conteúdo	Critério
A — inventário	Fotos, medições, mapa do chip atual e teste de uma chave.	Separar fato medido, relato e proposta.
B — arquitetura	Escolher 2/3 chips, barramentos e interfaces de diagnóstico.	Casos de exercício cabem; contato/continuidade é observável.
C — esquema	tscircuit; uma página 4:3 colorida por sinais, sem caixas de seção; detalhes quando necessários.	Pinagem/netlist/estados de boot e falha revisados.
D — montagem	Grade real, soquetes, cabos, fiação por etapa, pontos de medida e BOM.	Encaixe real confirmado; preservar placas já montadas.
E — firmware e bancada	Autoteste de chaves, 22 nós, medições, comunicação e falhas.	Evidência física por etapa, não apenas geração de PDF ou logs.

Referências técnicas consultadas: MT8816, datasheet Zarlink/Microchip, setembro/2011 (hospedado pela Mouser): https://www.mouser.com/datasheet/2/268/Microchip_06182024_MT8816AE1-3459976.pdf. SN74HCT595, TI: https://www.ti.com/lit/ds/symlink/sn74hct595.pdf. Não houve seleção final de encapsulamentos nem compra nesta etapa.

Integração dos componentes inteligentes — proposta

Função	Conexão proposta	Condição
Voltímetro	Selecionar P1 e P2 da posição inteligente ativa → entrada ≥1MΩ, condicionamento/buffer a definir → ADC34/35 ou ADC apropriado.	Um par por vez; exibir diferença e validade na tela da mesma posição. Só aceitar pares associados à posição identificada.
Gerador de pulsos	ESP2 → estágio de saída limitado/protegido de 5 V → P3 da posição inteligente.	Desligado/alta impedância fora do modo autorizado; não usar GPIO diretamente no circuito didático. Uma posição por vez; GND de serviço comum ao didático (EFR27). Confirmar o chicote real e retorno no exercício.
Continuidade	ESP1 seleciona par de nós para circuito de estímulo limitado e leitura. ESP2 pode colaborar na aquisição.	Precheck com energia didática cortada; sem pulso; desfazer rotas alternativas que invalidem o teste. Os limites de resistência permanecem em definição.
Energia e serviço OLED	Alimentação de telas e I²C separados dos sinais didáticos P1/P2/P3.	Não passar corrente das telas pela matriz; preservar SDAs separadas e placa soldada.

O que isso muda no roteador

A mesma matriz pode ter acesso elétrico aos nós para diagnóstico, mas o software deve restringir a função voltímetro aos pares P1/P2 da posição inteligente identificada. P3 injeta sinal no terminal do componente; o circuito montado pode propagar esse pulso pelas ligações válidas. “Somente nos inteligentes” não significa impedir fisicamente toda propagação do sinal no exercício.

Y6/Y7 de U3 permanecem candidatos às portas de aquisição/diagnóstico. Não fechar ligação delas ao ADC antes de definir estímulo, retorno, impedância e isolamento de modo. Esses dois terminais não substituem seis saídas locais P3 nem um estágio de saída protegido.

Sequência de execução candidata

OFF → identificar peças/posições → construir grafo físico → planejar teste de continuidade observável → cortar energia e descarregar quando necessário → selecionar e medir um par por vez → classificar/registrar inconclusivos → retirar estímulo e abrir diagnóstico → configurar netlist do exercício → confirmar geração de rota e modos inteligentes → READY → habilitação explícita → RUN.

Antes do precheck: P3 de todas as posições deve estar desabilitado; entradas externas não podem manter o circuito energizado. Após reset, perda de comunicação ou mudança de montagem, invalidar o resultado anterior e repetir o precheck. O circuito RC não deve começar a execução com uma tensão de teste residual não tratada.

Pendência para o esquema: confirmar a posição real de P1/P2/P3 sobre os 22 nós e quais posições serão usadas, escolha do condicionamento de alta impedância, dimensionamento do único pulso selecionável e dados reais da proteção. O mapa de furos vem depois das fotos e dimensões; nenhum retrabalho da placa soldada é prescrito nesta versão.