PORTFOLIO.

CONTACT
yeonjijang@naver.com
010.2303.7764

PROFILE

Name 장지연 (2001.06.01)

CONTACTS

Phone 010.2303.7764

E-mail yeonjijang@naver.com

EDUCATION

2025 인하대학교 전기전자공학부 4학년

2020 인하대학교 정보통신공학과 입학

ACTIVITIES

2026 Cloud Wave 7기 교육

2025 현대홈쇼핑 IT인턴

2025 해외지역연구(체코)

2024 학부연구생(AI/통신/데이터)

2024 지역아동센터 멘토링 봉사활동

2024 스터디그룹 활동(대표)

CERTIFICATE

2025 정보처리기사, SQLD

2025 한국사능력검정시험 1급

2024 데이터분석 준전문가(ADsP)

2023 컴퓨터 활용능력 1급

PROGRAMMING & TOOLS

MS Office

C++

Python

SQL

Linux

DESIGN & SIMULATION

Pspice, Verilog, Cadence, Matlab

LANGUAGE SKILLS

2026 OPIc AL

2025 TOEIC SPEAKING 160 (AL)

2024 TOEIC 865

AWARDS

2026 CloudWave 프로젝트 최우수상

2024 3step 디딤돌 장학금 선발

2024 AI 활용 홍보콘텐츠 공모전

INTRODUCE

만능 엔지니어!

도전정신 # 경험중시 # 책임감

01. HW + SW를 모두 갖춘 인재

전기전자공학부에서 4년간 다양한 분야를 폭넓게 학습
(반도체, 통신, AI, 컴퓨터)
학부연구생, 스터디 등으로 부족한 부분 심화학습
반도체, AI, 통신 프로젝트 수행

02. 데이터 분석 능력

다양한 프로젝트 에서 Simulation 결과 평가/분석
데이터 분석 능력을 키우기 위한 학부연구생 활동
관련 자격증, 수료증 취득
현대홈쇼핑 DT전략팀에서 인턴으로 AI/데이터분석 업무 수행

03. 글로벌한 엔지니어

국제교류동아리 활동, 다문화 학생 대상 멘토링 봉사활동
영어학원 아르바이트 1년 4개월
해외지역연구(체코 생명과학대학, 영어 PT발표)
의사소통 영어: 고급 과목 A+
실용영어 L/S 과목 A+
OPIc AL, 토익 스피킹 AL
현재 스페인어 공부 중

PROJECT_01

RAG 기반 아동 심리 검사 해석 웹사이트 제작

#학부연구생 팀원들과

#48,000장 그림데이터 활용

#20장 분량 졸업논문 작성

작업기간	2025. 03 ~ 2025. 07
참여인원	총 3명
작업 기여도	RAG기법, 결과 분석 등 전반적인 모든 부분

OVERVIEW

AI, 데이터분석(논문에 게시된 그림 일부)





PROJECT_02

16bit Carry-Select Adder 설계

#Cadence 툴 사용

#DRC, LVS 통과

Delay가 적은 Adder

작업기간 2024. 10 ~ 2024. 12
참여인원 총 1명
작업 기여도 전 과정

OVERVIEW

반도체 회로설계 (보고서, 발표 자료 일부)





단위(ps)	Cin-S15,COUT	A0~S15,COUT	B0~S15,COUT	Worst Case Delay
Presim	489.47	549.32	630.00	630.00
Postsim	627.72	707.32	630.55	707.32

PROJECT_03

Untact 환경에서의 Intact 학습

#제품설계 프로젝트

#APP 구상

#하루 평균 5시간 이상 토의

작업기간	2020. 11 ~ 2020. 12
참여인원	총 4명
작업 기여도	전 과정

OVERVIEW

정보통신 프로젝트(발표 자료 예시 일부)



PROJECT_04

4bit Shift Register 설계

#Verilog Tool 사용

#순차적 회로 고도화

#Testbench까지 완료

작업기간	2024. 10 ~ 2024. 12
참여인원	총 3명
작업 기여도	전 과정

OVERVIEW

회로설계 프로젝트(보고서 일부)

Shift Registers



Universal Shift Registers



Bit Counting



Bit Counting Verilog Code 일부

```
....
//defaults
    EA=0; LB=0; EB=0; Done=0;
   case(y)
        S1: LB=1;//initial state s1 >> B load needed
        S2:begin //process state s2
            LB=0;
            EB=1; //COUNT B START
            EA=1; //SHIFT A START
        end
        S3: Done=1;
    endcase
end
//datapath circuit
//counter B
always @(negedge Resetn,posedge Clock)
    if(!Resetn)
        B<=0;
    else if (LB) begin
        B<=0; //Count start
    end
    else if(EB) begin
        if(A[0]) B<=B+1; //bit count each step
    end
shiftrne ShiftA(Data, LA, EA, 1'b0, Clock, A);
assign z=~(A[0]|A[1]|A[2]|A[3]|A[4]|A[5]|A[6]|A[7]); //NOR(A) IS Z
endmodule
....
```

CONTACT

yeonjijang@naver.com
010-2303-7764