## Συστήματα Μικροϋπολογιστών – $1^{\eta}$ Σειρά Ασκήσεων

## Κυριακόπουλος Γιώργος – el18153 Τζελέπης Σεραφείμ – el18849

### 1η Άσκηση:

Ακολουθεί η αποκωδικοποίηση του προγράμματος που δίνεται σε γλώσσα μηχανής:

<b>0E</b> 08	$\rightarrow$		MVI C,08H
<b>3A</b> 00 20	$\rightarrow$		LDA 2000H
17	$\rightarrow$	SECOND	RAL
<b>DA</b> 0D 08	$\rightarrow$		JC FIRST
0D	$\rightarrow$		DCR C
<b>C2</b> 05 08	$\rightarrow$		JNZ SECOND
79	$\rightarrow$	FIRST	MOV A,C
2F	$\rightarrow$		CMA
<b>32</b> 00 30	$\rightarrow$		STA 3000H
CF	$\rightarrow$		RST 1

Ουσιαστικά, θεωρώντας ότι ένα LED συμβολίζει το δυαδικό 1 όταν είναι ανοιχτό και το δυαδικό 0 όταν είναι σβηστό και ότι κάθε dip switch (διακόπτης) αντιστοιχεί σε έναν αριθμό από το 8 έως το 1 από αριστερά προς τα δεξιά, τότε παρατηρούμε πώς όταν τρέχουμε το πρόγραμμα ανάβουν τα αντίστοιχα LED που αποτελούν τη δυαδική αναπαράσταση του μεγαλύτερου (δεκαδικού) αριθμού των dip switches που είναι ανοιχτός (δηλαδή τον πρώτο από τα αριστερά - MSB - λόγω της φθίνουσας αντιστοιχίας τους).

Ακολουθεί το πρόγραμμα με τις συμβολικές του διευθύνσεις, υποθέτοντας ότι είναι φορτωμένο στη μνήμη με αρχή τη διεύθυνση 0800, καθώς και η επαλήθευση αυτών κατά το τρέξιμο του παραπάνω κώδικα στο πρόγραμμα προσομοίωση MicroLab Simulator:


ΔΙΕΥΘΥΝΣΗ	ПЕРІЕХОМЕНО	ETIKETA	ASSEMBLY
0800	0E – opcode		MVI C,08H
0801	08 – data		
0802	3A – opcode		LDA 2000H
0803	00 – data		
0804	20 – data		
0805	17 – opcode	SECOND	RAL
0806	DA – opcode		JC FIRST(080D)
0807	0D – data		
0808	08 – data		
0809	0D – opcode		DCR C
080A	C2 – opcode		JNZ SECOND(0805)
080B	05 – data		
080C	08 – data		
080D	79 – opcode	FIRST	MOV A,C
080E	2F – opcode		CMA
080F	32 – opcode		STA 3000H
0810	00 – data		
0811	30 – data		
0812	CF – opcode		RST 1

```
0800 OE MVI C,08H
0801
     08
0802
     3A
           LDA 2000H
0803 00
0804
     20
SECOND:
0805 17
           RAL
           JC FIRST
0806
     DA
0807
     0D
0808 08
0809 OD
          DCR C
080A C2
          JNZ SECOND
080B 05
080C 08
FIRST:
080D 79
           MOV A, C
080E
     2F
           CMA
           STA 3000H
080F 32
0810 00
0811
    30
0812
    CF
           RST 1
```

Παρακάτω φαίνεται ο διαφοροποιημένος κώδικας για συνεχή λειτουργία του προγράμματος:

```
START:
        MVI C,08H
                      ; Ο καταχωρητής C αρχικοποιείται με την τιμή 8.
         LDA 2000H
                      ; Φορτώνεται η τιμή των dip switches στον A.
                      ; Αριστερή περιστροφή για να πάρουμε το MSB
SECOND: RAL
                      ; στο flag κρατουμένου CY.
         JC FIRST
                      ; Av CY = 1, tóte \beta \rho \dot{\gamma} \kappa \alpha \mu \epsilon tov \alpha \rho \iota \sigma \tau \epsilon \rho \dot{\sigma} \tau \epsilon \rho o dip switch
                      ; που να είναι ΟΝ και κάνουμε άλμα στην εντολή
                      ; ΜΟΥ Α,C για προώθηση του C (που μετράει θέσεις μέχρι
                      ; να βρούμε το πρώτο LED = 1 από αριστερά) στον Α και
                      ; στη συνέχεια στην έξοδο των LEDs.
        DCR C
                      ; Μείωση του C, καθώς θα προχωρήσουμε στα αριστερά
                      ; στην συνέχεια, εάν δεν ισχύει το CY = 1.
         JNZ SECOND
                     ; Άλμα στην αρχή της επαναληπτικής διαδικασίας.
                      ; Προώθηση του μετρητή C στον Α και έπειτα στην έξοδο.
FIRST:
        MOV A,C
                      ; Αντιστροφή του Α, ώστε τα LEDs αρνητικής λογικής να
        CMA
                      ; ανάβουν για τους άσσους.
         STA 3000H
                      ; Προώθηση του Α στην έξοδο που συνεπάγεται το
                      ; άναμμα των αντίστοιχων LEDs.
                      ; Άλμα στην αρχή του προγράμματος για να έχουμε
         JMP START
                      ; την ζητούμενη συνεχή λειτουργία.
         END
                      ; Τέλος του προγράμματος.
```

Τέλος, ακολουθεί το διάγραμμα ροής του πρώτου προγράμματος χωρίς τη συνεχή λειτουργία:



Ακολουθεί το πρόγραμμα που υλοποιεί το ζητούμενο της άσκησης με συνοπτικά σχόλια:

```
IN 10H
       LXI Β,01F4Η ; Φορτώνουμε στο ζεύγος BC την καθυστέρηση (500).
       MVI D, FEH ; Αρχικοποιούμε τον D με το hex του 11111110 που με
                   ; αρνητική λογική αντιστοιχεί στο LSB LED.
       MOV A,D
                  ; Φορτώνουμε τον ίδιο αριθμό και στον Α.
       STA 3000Η ; Βγάζουμε στην έξοδο το πρώτο λαμπάκι (LSB).
START: LDA 2000Η ; Φορτώνουμε στον Α την είσοδο από τα dip switches.
                  ; Αποθηκεύουμε τον Α στον Ε.
       MOV E,A
       RRC
                  ; Κάνουμε δεξιά ολίσθηση.
       JNC START ; Έλεγχος εάν το LSB != 1, για να πάω στην START.
       CALL DELB ; Καθυστέρηση για 0.5s (1ms·περιεχόμενο BC).
       MOV A,E
                  ; Επαναφορά του Α μέσω του Ε.
       RLC
                  ; Ολίσθηση στα αριστερά με κρατούμενο.
       JC RIGHT
                  ; Αν το κρατούμενο (αρχικό MSB) είναι 1 κάνουμε
                   ; κύκλο προς τα δεξιά.
       MOV A,D
                   ; Αρχικοποιούμε τον Α μέσω του D.
LEFT:
       STA 3000Η ; Στέλνουμε τα δεδομένα του Α στη θύρα εξόδου (LEDs).
       RLC
                  ; Αριστερή ολίσθηση με κρατούμενο.
                  ; Φορτώνουμε στον D τον A.
       MOV D,A
       JMP START ; Πηγαίνουμε πάλι στην αρχή του προγράμματος.
                  ; Παρόμοια λογική με την υπορουτίνα LEFT.
RIGHT:
       MOV A,D
       STA 3000H
       RRC
       MOV D,A
       JMP START
       END
```

Ακολουθεί το πρόγραμμα που υλοποιεί το ζητούμενο της άσκησης με συνοπτικά σχόλια:

```
LXI Β,01F4H ; Φορτώνουμε τον BC με την τιμή 500 = 01F4.
                   ; Φορτώνουμε την είσοδο των switches στον A.
START:
       LDA 2000H
       CPI C8H
                    ; Έλεγχος εάν ο αριθμός είναι μεγαλύτερος του 199.
        JNC FLSM
                    ; Εάν είναι πήγαινε στην FLSM για τα MSB LEDs.
                    ; Έλεγχος εάν ο αριθμός είναι μεγαλύτερος του 99.
        CPI 64H
        JNC FLSL
                   ; Εάν είναι πήγαινε στην FLSL για τα LSB LEDs.
       MVI E, FFH
                   ; Αρχικοποιούμε το μετρητή δεκάδων Ε με -1.
                    ; Πήγαινε στον υπολογισμό των δεκάδων/μονάδων.
        JMP DEC
DEC:
       INR E
       SUI 0AH
                   ; Αφαίρεσε 10 από τον Α.
        JNC DEC
                   ; Εάν είναι θετικός, επανάληψη της αφαίρεσης.
                   ; Εάν είναι αρνητικός, διόρθωσε το υπόλοιπο.
        ADI 0AH
        MOV D,A
                   ; Αποθήκευσε τις μονάδες στον D.
                   ; Φέρε τον μετρητή δεκάδων στον Α.
        MOV A,E
        RLC
                   ; Κάνε 4 shift αριστερά, άρα πολλαπλασιασμό με το 8
        RLC
                    ; για να ετοιμάσεις την έξοδο των LEDs.
        RLC
        RLC
                    ; Πρόσθεσε τις μονάδες στον Α για την έξοδο.
        ADD D
        CMA
                   ; Συμπλήρωμα του Α, λόγω των αρνητικής λογικής LEDs.
        STA 3000Η ; Στέλνουμε στην έξοδο τον Α.
       JMP START
                    ; Επανάληψη από την αρχή.
                    ; Αρνητική λογική, 00001111 = F για τα MSB LEDs.
FLSM:
       MVI A,0FH
       STA 3000H
       CALL DELB
                    ; Καθυστέρηση, ώστε να είναι ορατό το αναβόσβημα.
       MVI A, FFH
                    ; Αρνητική λογική, 11111111 = FF για σβηστά LEDs.
        STA 3000H
        CALL DELB
                    ; Καθυστέρηση, ώστε να είναι ορατό το αναβόσβημα.
       JMP START
                    ; Επανάληψη από την αρχή.
                    ; Αρνητική λογική, 11110000 = F0 για τα LSB LEDs.
FLSL:
       MVI A, F0H
       STA 3000H
       CALL DELB
                    ; Καθυστέρηση, ώστε να είναι ορατό το αναβόσβημα.
       MVI A, FFH
                    ; Αρνητική λογική, 11111111 = FF για σβηστά LEDs.
        STA 3000H
        CALL DELB
                    ; Καθυστέρηση, ώστε να είναι ορατό το αναβόσβημα.
        JMP START
                    ; Επανάληψη από την αρχή.
        END
```

Για τις 4 τεχνολογίες που περιγράφονται στην εκφώνηση έχουμε τις παρακάτω πληροφορίες:

Τεχνολογία 1: Αρχικό κόστος σχεδίασης: 20.000€

Κόστος Ι.C.: 10€ ανά τεμάχιο

Κόστος πλακέτας και συναρμολόγησης: 10€ ανά τεμάχιο

Καμπύλη κόστους: K1(x) = 20x + 20.000

Καμπύλη κόστους ανά τεμάχιο: f1(x) = 20.000/x + 20

Τεχνολογία 2: Αρχικό κόστος σχεδίασης: 10.000€

Κόστος Ι.С.: 30€ ανά τεμάχιο

Κόστος πλακέτας και συναρμολόγησης: 10€ ανά τεμάχιο

Καμπύλης κόστους: K2(x) = 40x + 10.000

Καμπύλη κόστους ανά τεμάχιο: f2(x) = 10.000/x + 40

Τεχνολογία 3: Αρχικό κόστος σχεδίασης: 100.000€

Κόστος Ι.С.: 2€ ανά τεμάχιο

Κόστος πλακέτας και συναρμολόγησης: 2€ ανά τεμάχιο

Καμπύλης κόστους: K3(x) = 4x + 100.000

Καμπύλη κόστους ανά τεμάχιο: f3(x) = 100.000/x + 4

Τεχνολογία 4: Αρχικό κόστος σχεδίασης: 200.000€


Κόστος Ι.С.: 1€ ανά τεμάχιο


Κόστος πλακέτας και συναρμολόγησης: 1€ ανά τεμάχιο

Καμπύλης κόστους: K4(x) = 2x + 200.000

Καμπύλη κόστους ανά τεμάχιο: f4(x) = 200.000/x + 2

Επομένως, μπορούμε να δημιουργήσουμε τα διαγράμματα κόστους ανά τεμάχιο και συνολικού κόστους για τις 4 αυτές τεχνολογίες, όπως παρουσιάζονται και παρακάτω:





Οι 4 περιοχές αριθμού τεμαχίων που είναι συμφερότερες για την κάθε τεχνολογία προκύπτουν από τα σημεία τομής των 4 καμπυλών:

Σύμφωνα με τα διαγράμματα, για ένα μικρό αριθμό τεμαχίων η Τεχνολογία 2 είναι η συμφερότερη αρχικά, μέχρι να την προσπεράσει η Τεχνολογία 1:

$$K2(x) = K1(x) => 40x + 10.000 = 20x + 20.000 => x = 500 τεμάχια.$$

Άρα περιοχή 1 = [0, 500) : συμφέρει η Τεχνολογία 2.

Στη συνέχεια, για ένα μεγαλύτερο αριθμό τεμαχίων, φαίνεται να συμφέρει η Τεχνολογία 1, μέχρι το σημείο όπου η Τεχνολογία 3 γίνεται συμφερότερη:

$$K1(x) = K3(x) => 20x + 20.000 = 4x + 100.000 => x = 5.000$$
 τεμάχια.

Άρα περιοχή 2 = [500, 5.000): συμφέρει η Τεχνολογία 1.

Έπειτα, έρχεται η σειρά της Τεχνολογίας 3, μέχρι, πολύ αργότερα, να την συναντήσει η Τεχνολογία 4:

$$K3(x) = K4(x) => 4x + 100.000 = 2x + 200.000 => x = 50.000 \tau \epsilon \mu \acute{\alpha} \chi \iota \alpha$$
.

Άρα περιοχή 3 = [5.000, 50.000): συμφέρει η Τεχνολογία 3.

Και επομένως τελικά έχουμε την Τεχνολογία 4 να είναι η συμφερότερη από 50.000 τεμάχια και πάνω:

Άρα περιοχή  $4 = [50.000, +\infty)$ : συμφέρει η Τεχνολογία 4.

Ψάχνουμε την τιμή κόστους Ι.C. ανά τεμάχιο (Ι.C.P.) για την Τεχνολογία 2, που θα την καταστήσει συμφερότερη της Τεχνολογίας 1, ώστε να εξαφανιστεί πλήρως η επιλογή της 1:

$$K1(x) > K2'(x) => 20x + 20.000 > (10+I.C.P.)x + 10.000 => (10 - I.C.P.)x > -10.000 => (I.C.P - 10)x < 10.000$$


Επειδή το x αποτελεί αριθμό γνήσια θετικό, πρέπει ο συντελεστής του να είναι αρνητικός, ώστε να ισχύει πάντα η παραπάνω ισότητα. Άρα, έχουμε:

Δηλαδή, χρειάζεται η τιμή κόστους ανά τεμάχιο των Ι.C. στην Τεχνολογία 2 των FPGAs να είναι μικρότερη των 10€, ώστε να εξαφανιστεί πλήρως η επιλογή της Τεχνολογίας 1.

Ωστόσο, στη συγκεκριμένη περίπτωση μας ενδιαφέρει μόνο η περιοχή [500, 5.000) στην οποία η Τεχνολογία 1 παίρνει το προβάδισμα από την Τεχνολογία 2 και στη συνέχεια η Τεχνολογία 3 γίνεται πιο συμφέρουσα. Άρα έχουμε την εξίσωση (I.C.P - 10)x < 10.000 και την 500 <= x < 5.000, οπότε μελετώντας τις οριακές περιπτώσεις με x = 5.000 και x = 5.000 παίρνουμε ότι:

I.C.P. < 30 και I.C.P. < 12, τις οποίες συναληθεύουμε και οδηγούμαστε στην I.C.P. < 12.


Επομένως, για τιμή κόστους ανά τεμάχιο των Ι.С. μικρότερη των 12€ (π.χ. 11€), η επιλογή της Τεχνολογίας 1 εξαφανίζεται από την περιοχή [500, 5.000) και επομένως και συνολικά, αφού αργότερα έχουμε άλλες πιο συμφέρουσες τεχνολογίες. Αυτό είναι φανερό και στο παρακάτω διάγραμμα, όπου στην περιοχή [500, 5.000) βλέπουμε ότι η Νέα Τεχνολογία 2 με τα Ι.С. των 11€ είναι συμφέρουσα σε σχέση με την Τεχνολογία 1, ή οποία πλέον δεν αποτελεί τη συμφέρουσα επιλογή για καμία περιοχή.





```
i) F1 = A(BC + D) + B'C'D'
      module circuit_A (A, B, C, D, F1);
          input A, B, C, D;
          output F1;
          wire notB, notC, w, x, y, z;
          not(notC, C);
          not(notB, B);
          and(x, notC, notB, D);
          and(w, C, B);
          or(z, w, D);
          and(y, z, A);
          or(F1, x, y);
      endmodule
F2(A, B, C, D) = \Sigma (0, 2, 3, 5, 7, 9, 10, 11, 13, 14)
      module circuit B (A, B, C, D, F2);
          input A, B, C, D;
          output F2;
          wire notB, notC, notD, notA, a, b, c, d, e, f, g, h, i, k;
          not(notC, C);
          not(notB, B);
          not(notA, A);
          not(notD, D);
          and(a, notA, notB, notC, notD);
                                                //0
          and(b, notA, notB, C, notD);
                                                 //2
          and(c, notA, notB, C, D);
                                                 //3
          and(d, notA, B, notC, D);
                                                //5
          and(e, notA, B, C, D);
                                                 //7
          and(f, A, notB, notC, D);
                                                //9
          and(g, A, notB, C, notD);
                                                //10
          and(h, A, notB, C, D);
                                                //11
          and(i, A, B, notC, D);
                                                //13
          and(k, A, B, C, notD);
                                                //14
          or(F2, a, b, c, d, e, f, g, h, i, k);
      endmodule
```

```
F3 = ABC + (A + BC)D + (B + C)DE
      module circuit_C (A, B, C, D, E, F3);
          input A, B, C, D ,E;
          output F3;
          wire a, b, c, d, e, f, g;
          and(a, A, B, C);
          and(b, B, C);
          or(c, A, b);
          and(d, D, c);
          or(e, B, C);
          and(f, D, E);
          and(g, f ,e);
          or(F3, a, d, g);
      endmodule
F4 = A(B + CD + E) + BCDE
     module circuit_D (A, B, C, D, E, F4);
          input A, B, C, D, E;
          output F4;
          wire a, b, c, d;
          and(a, C, D);
          or(b, B, a, E);
          and(c, A, b);
          and(d, B, C, D, E);
          or(F4, c, d);
      endmodule
```

i)







```
ii)
     module half_adder(S, C, x, y);
          input x, y;
          output S, C;
          xor(S, x, y);
          and(C, x, y);
      endmodule
     module full_adder(S, C, x, y, z);
          input x, y, z;
          output S, C;
          wire S1, C1, C2;
          half_adder HA1(S1, C1, x, y);
          half_adder HA2(S, C2, S1, z);
          or G1(C, C2, C1);
      endmodule
      module _4_bit_add_sub(S, C, V, A, B, C0);
          input C0;
          input [3:0] A, B;
          output C, V;
          output [3:0] S;
          wire C1, C2, C3;
          wire w0, w1, w2, w3;
          xor G1(w0, B[0], C0);
          xor G2(w1, B[1], C0);
          xor G3(w2, B[2], C0);
          xor G4(w3, B[3], C0);
          full_adder FA0 (S[0], C1, w0, A[0], C0);
          full_adder FA1 (S[1], C2, w1, A[1], C1);
          full_adder FA2 (S[2], C3, w2, A[2], C2);
          full_adder FA3 (S[3], C, w3, A[3], C3);
          xor G5(V, C, C3);
      endmodule
iii)
     module add_sub (S, C, A, B, C0);
          output [3: 0] S;
          output C;
          input [3: 0] A, B;
          input C0;
          assign \{C, S\} = C0 ? A - B : A + B ;
      endmodule
```

```
i)
      module Mealy_Model(y, x, clock, reset);
          output [1:0] y;
          input x, clock, reset;
          reg [1:0] state;
          parameter a = 2'b00, b = 2'b01, c = 2'b10, d = 2'b11;
          always @(posedge clock, negedge reset)
          if (reset == 0) state <= a;</pre>
          else case(state)
          a: if(x) state <= a; else state <= d;
          b: if(x) state <= a; else state <= c;
          c: if(x) state <= b; else state <= d;</pre>
          d: if(x) state <= d; else state <= c;</pre>
          endcase
          assign y = (state[1] & state[0] & x) | (~state[0] & ~x) |
                      (~state[1] & ~x);
      endmodule
     module Moore_Model(y, x, clock, reset);
ii)
          output [1:0] y;
          input x, clock, reset;
          reg [1:0] state;
          parameter a = 2'b00, b = 2'b01, c = 2'b10, d = 2'b11;
          always @(posedge clock, negedge reset)
          if (reset == 0) state <= a;</pre>
          else case(state)
          a: if(x) state <= a; else state <= d;
          b: if(x) state <= a; else state <= c;
          c: if(x) state <= d; else state <= b;</pre>
          d: if(x) state <= d; else state <= c;</pre>
          endcase
          assign y = (state[1] & ~state[0]) | (~state[1] & state[0]);
      endmodule
```