## МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РОССИЙСКОЙ ФЕДЕРАЦИИ

Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования

#### «Вятский государственный университет»

Факультет автоматики и вычислительной техники Кафедра электронных вычислительных машин

### РАЗРАБОТКА МИКРОПРОГРАММЫ ДЛЯ ОПЕРАЦИОННОГО УСТРОЙСТВА

Отчет по лабораторной работе №2 по дисциплине «Организация ЭВМ и систем» Задание 8

Выполнил студент группы ИВТ-21	/Рзаев А. Э./
Проверил преподаватель	/Гагарский К. Н./

#### 1 Задание

Выполнить сдвиг 8-разрядного двоичного кода X на N разрядов в сторону младших разрядов (сдвиг логический)

#### 2 Граф-схема микропрограммы

Граф-схема микропрограммы представлена на рисунке 1.




Рисунок 1 – Граф-схема микропрограммы

#### 3 Диаграмма распределения ячеек блока памяти микропрограмм

Диаграмма распределения памяти микропрограммы представлена на рисунке 2.




Рисунок 2 – Диаграмма распределения памяти микропрограммы

# 4 Текст отлаженной микропрограммы

Текст отлаженной микропрограммы представлен в таблице 1

Таблица 1 – Текст отлаженной программы

МК	Управляющая часть								
Nº	Шина МИ D11-D0 I3-I0	МИ	Упј	Упр. признаки		Упр. сигналы			
		I3-I0	A	U	^CCE	C0	^RLD	^OE	
00	0000	1110	00	0	0	1	1	1	
	_ II	L		CONT					
01	0000	1110	00	0	0	1	1	1	
	_ II			CONT					
02	0000	1110	00	0	0	1	1	1	
	l l			CONT					
03	0006	0011	00	1	0	1	1	1	
	-1		CJP (	Условие Z	Z)				
04	0000	1110	00	0	0	1	1	1	
	l l			CONT					
05	0003	0011	00	0	1	1	1	1	
		L	СЈР (Пе	ереход к М	K3)				
06	0000	0000	00	0	0	1	1	0	
	_ I	I	JZ (Пе	реход к М	K0)				