Арифметические основы ЭВМ «RISC» — цикл лабораторных работ

М. М. Шихов

31 марта 2016 г.

Оглавление

Введение			3
1	Зад	цание на цикл лабораторных работ «RISC»	4
	1.1	Архитектура специальной RISC-машины	4
	1.2	Требования к программе на ассемблере	6
	1.3	Общие требования к выполнению программы на ассемблере	6
	1.4	Подсчет времени выполнения	7
	1.5	Варианты индивидуальных заданий	8
		1.5.1 Варианты наборов команд RISC-машины	8
		1.5.2 Варианты алгоритмов для реализации на ассемблере	9
		The production of the same production and the same pro	
2 [Про	Программирование на ассемблере	
	2.1		13
	2.2	Условные операторы	13
	2.3		14
			14
			14
			$\frac{14}{14}$
	2.4		15
		Tiping and appropriate the second of the sec	

Введение

Информатика — это дисциплина, посвящённая автоматизации процесса обработки информации. Т.е. unформатика рождается в тот момент, когда для обработки unформации применяется aвтоматика.

Лабораторные работы по информатике посвящены арифметическим основам ЭВМ, т.е. методам обработки символьных представлений чисел.

 $^{^{1}}$ хранения, передачи

1 Задание на цикл лабораторных работ «RISC»

RISC (reduced instruction set of commands) processor — процессор с минималистичным набором команд.

Задание на лабораторную работу.

- Реализовать программу, выполняющую команды на языке ассемблера специальной RISC-машины. Система команд машины задается индивидуально.
- На языке ассемблера RISC-машины реализовать заданный в индивидуальном порядке алгоритм.

1.1 Архитектура специальной RISC-машины

Модель программиста специальной ВМ довольно проста:

- В машине имеется 8 байтовых (8-и битных) регистров r0,r1,...,r7.
- В машине доступна память данных из 256 8-битных ячеек с адресами от 0 до 255.
- Доступен единственный порт ввода 8-и битного числа, см. описание команды in.
- Доступен единственный порт вывода 8-и битного числа, см. описание команды out.
- Обращение к памяти возможно двумя способами:
 - Непосредственная адресация. Например, «[0]» обращение к нулевой ячейке памяти.
 - Регистровая адресация. Например, «[r1]» обращение к ячейке памяти с адресом, значение которого берется из регистра r1. Использовать для обращения к памяти можно любой из 8-и регистров.

Система команд машины минималистична. Конкретный набор команд задается для каждого варианта индивидуального задания. Расширять заданный набор инструкций нельзя.

Далее приводится описание всех возможных команд.

- «in приемник». Команда ввода байта из порта ввода в приемник. При выполнении этой команды пользователю предлагается ввести число (байт).
- «out источник». Команда вывода байта в порт вывода. При выполнении этой команды значение байта источник выводится на экран.
- «ror сдвигаемое, количество-разрядов, результат». Циклический сдвиг вправо на заданное количество разрядов.
- «rol сдвигаемое, количество-разрядов, результат». Циклический сдвиг влево на заданное количество разрядов.
- «not операнд, результат». Поразрядное логическое НЕ.
- «оr операнд1, операнд2, результат». Поразрядное логическое ИЛИ.
- «and операнд1, операнд2, результат». Поразрядное логическое И.
- «nor операнд1, операнд2, результат». Поразрядное логическое ИЛИ-HE.
- ullet «nand операнд1, операнд2, результат». Поразрядное логическое И-НЕ.
- «**хог** операнд1, операнд2, результат». Поразрядное логическое XOR.
- «add операнд1, операнд2, результат». Арифметическое сложение (с потерей единицы переноса).
- «sub операнд1, операнд2, результат». Арифметическое вычитание (с потерей единицы переноса).

результат = операнд
$$1 + \overline{\text{операнд}2} + 1$$
.

- «**jz** операнд, имя-метки». Переход на метку, если все разряды операнд равны нулю.
- «**jo** операнд, имя-метки». Переход на метку, если все разряды операнд равны единице.

В общем случае:

- результат, приемник это регистр или ячейка памяти;
- операнд, источник, сдвигаемое, количество-разрядов это константа, регистр или ячейка памяти;

1.2 Требования к программе на ассемблере

- Программа оформляется в виде текстового файла, содержащего команды RISC-машины, комментарии, литералы целочисленных констант и метки.
- Литералы чисел могут представляться в десятичной, шестнадцатеричной (префикс «0x») и двоичной (префикс «0b») системах счисления. Например: 10, 0xA, 0b1010.
- Разделителем команд является перевод строки.
- Количество пробелов-разделителей не имеет значения.
- Пустые строки игнорируются.
- В непустой строке текстового файла может быть команда, метка или комментарий.
- Метка задается как «имя-метки:»
- Имена меток (без двоеточия) используются в командах перехода.
- В программе не может двух и более меток с одинаковыми именами.
- Комментарий может следовать после команды или метки, признаком начала комментария всегда является символ «;».
- Признаком конца комментария является перевод строки.

1.3 Общие требования к выполнению программы на ассемблере

Необходимо реализовать выполнение команд RISC-машины из текстового файла. Выполнение начинается с начала файла. Комментарии и мнемоника выполняемой команды выводятся на экран. После каждой команды выполняется ожидание вода пользвателя. Если пользователь вводит:

• «<Enter>»

Выполняется следующая команда.

• <<Esc>>>

Выполнение программы прерывается.

• «r <Enter>»

Выводится значения всех 8-и регистров машины.

• «m <базовый-адрес>:<количество-байт> <Enter>»

В шестнадцатеричном виде на экран выводятся значения соответствующих ячеек памяти.

• «s <число-команд> <Enter>»

Выполняется заданное число команд без ожидания ввода после каждой команды.

• «t <Enter>»

Выводится время выполнения последней команды и общее время выполнения программы в тактах. Правила подсчета времени определены в разделе 1.4.

После того, как будет достигнут конец файла, программа в бесконечном цикле считывает и интерпретирует ввод пользвателя, как описано выше.

$1.4\,$ Подсчет времени выполнения

Любая операция выполняется за один такт. Доступ к регистру осуществляется за один такт. Доступ к ячейке памяти осуществляется за 8 тактов. На обработку константы (и метки в командах перехода) времени не требуется. Например, общее время выполнения (19 тактов) команды

складывается как

- 1. доступ к регистру t(r1) = 1;
- 2. доступ к памяти t([r1]) = 8;
- 3. доступ к регистру t(r2) = 1;
- 4. выполнение операции t(add) = 1;

5. доступ к памяти t([5]) = 8.

На выборку команды процессор затрачивает 3 такта.

1.5 Варианты индивидуальных заданий

1.5.1 Варианты наборов команд RISC-машины

В условной RISC-машине, должны быть доступны *только* перечисленные для Вашего варианта команды.

Варианты:

- 1. **in**, **out**, **ror**, **or**, **not**, **add**, **jz**;
- 2. in, out, ror, or, not, add, jo;
- 3. in, out, ror, or, not, sub, jz;
- 4. in, out, ror, or, not, sub, jo;
- 5. in, out, ror, nor, add, jz;
- 6. in, out, ror, nor, add, jo;
- 7. in, out, ror, nor, sub, jz;
- 8. in, out, ror, nor, sub, jo;
- 9. in, out, ror, nand, add, jz;
- 10. in, out, ror, nand, add, jo;
- $11. \ \textbf{in}, \ \textbf{out}, \ \textbf{ror}, \ \textbf{nand}, \ \textbf{sub}, \ \textbf{jz};$
- 12. in, out, ror, nand, sub, jo;
- 13. in, out, ror, xor, or, add, jz;
- 14. in, out, ror, xor, or, add, jo;
- 15. in, out, ror, xor, or, sub, jz;
- 16. in, out, ror, xor, or, sub, jo;
- 17. in, out, rol, or, not, add, jz;
- 18. in, out, rol, or, not, add, jo;

- 19. in, out, rol, or, not, sub, jz;
- 20. in, out, rol, or, not, sub, jo;
- 21. in, out, rol, nor, add, jz;
- 22. in, out, rol, nor, add, jo;
- 23. in, out, rol, nor, sub, jz;
- 24. in, out, rol, nor, sub, jo;
- 25. in, out, rol, nand, add, jz;
- 26. in, out, rol, nand, add, jo;
- 27. in, out, rol, nand, sub, jz;
- 28. in, out, rol, nand, sub, jo;
- 29. in, out, rol, xor, or, add, jz;
- 30. in, out, rol, xor, or, add, jo;
- 31. in, out, rol, xor, or, sub, jz;
- 32. in, out, rol, xor, or, sub, jo;

1.5.2 Варианты алгоритмов для реализации на ассемблере

На ассемблере своей RISC-машины реализовать задание для Вашего варианта. Для каждого варианта определяется разрядность исходных данных, порядок байт и алгоритм, который требуется реализовать. Операнды должны быть считаны в заданном порядке из порта ввода. Результат должен быть выведен в порт вывода, также в заданном порядке.

Варианты задания:

- 1. Алгоритмы: подсчета бит в числе и алгоритм умножения в дополнительном коде с автоматической коррекцией І-м способом. Разядность операндов: 16 бит. Порядок байт: big-endian.
- 2. Алгоритмы: подсчета бит в числе и алгоритм умножения в дополнительном коде с автоматической коррекцией ІІ-м способом. Разядность операндов: 16 бит. Порядок байт: big-endian.

- 3. Алгоритмы: подсчета бит в числе и алгоритм умножения в дополнительном коде с автоматической коррекцией III-м способом. Разядность операндов: 16 бит. Порядок байт: big-endian.
- 4. Алгоритмы: подсчета бит в числе и алгоритм умножения в дополнительном коде с автоматической коррекцией IV-м способом. Разядность операндов: 16 бит. Порядок байт: big-endian.
- 5. Алгоритмы: подсчета бит в числе и алгоритм умножения беззнаковых чисел с ускорением второго порядка I-м способом. Разядность операндов: 16 бит. Порядок байт: big-endian.
- 6. Алгоритмы: подсчета бит в числе и алгоритм умножения беззнаковых чисел с ускорением второго порядка II-м способом. Разядность операндов: 16 бит. Порядок байт: big-endian.
- 7. Алгоритмы: подсчета бит в числе и алгоритм умножения беззнаковых чисел с ускорением второго порядка III-м способом. Разядность операндов: 16 бит. Порядок байт: big-endian.
- 8. Алгоритмы: подсчета бит в числе и алгоритм умножения беззнаковых чисел с ускорением второго порядка IV-м способом. Разядность операндов: 16 бит. Порядок байт: big-endian.
- 9. Алгоритмы: подсчета бит в числе и алгоритм умножения в дополнительном коде с автоматической коррекцией І-м способом. Разядность операндов: 24 бит. Порядок байт: big-endian.
- 10. Алгоритмы: подсчета бит в числе и алгоритм умножения в дополнительном коде с автоматической коррекцией II-м способом. Разядность операндов: 24 бит. Порядок байт: big-endian.
- 11. Алгоритмы: подсчета бит в числе и алгоритм умножения в дополнительном коде с автоматической коррекцией III-м способом. Разядность операндов: 24 бит. Порядок байт: big-endian.
- 12. Алгоритмы: подсчета бит в числе и алгоритм умножения в дополнительном коде с автоматической коррекцией IV-м способом. Разядность операндов: 24 бит. Порядок байт: big-endian.
- 13. Алгоритмы: подсчета бит в числе и алгоритм умножения беззнаковых чисел с ускорением второго порядка I-м способом. Разядность операндов: 24 бит. Порядок байт: big-endian.

- 14. Алгоритмы: подсчета бит в числе и алгоритм умножения беззнаковых чисел с ускорением второго порядка II-м способом. Разядность операндов: 24 бит. Порядок байт: big-endian.
- 15. Алгоритмы: подсчета бит в числе и алгоритм умножения беззнаковых чисел с ускорением второго порядка III-м способом. Разядность операндов: 24 бит. Порядок байт: big-endian.
- 16. Алгоритмы: подсчета бит в числе и алгоритм умножения беззнаковых чисел с ускорением второго порядка IV-м способом. Разядность операндов: 24 бит. Порядок байт: big-endian.
- 17. Алгоритмы: подсчета бит в числе и алгоритм умножения в дополнительном коде с автоматической коррекцией І-м способом. Разядность операндов: 16 бит. Порядок байт: little-endian.
- 18. Алгоритмы: подсчета бит в числе и алгоритм умножения в дополнительном коде с автоматической коррекцией II-м способом. Разядность операндов: 16 бит. Порядок байт: little-endian.
- 19. Алгоритмы: подсчета бит в числе и алгоритм умножения в дополнительном коде с автоматической коррекцией III-м способом. Разядность операндов: 16 бит. Порядок байт: little-endian.
- 20. Алгоритмы: подсчета бит в числе и алгоритм умножения в дополнительном коде с автоматической коррекцией IV-м способом. Разядность операндов: 16 бит. Порядок байт: little-endian.
- 21. Алгоритмы: подсчета бит в числе и алгоритм умножения беззнаковых чисел с ускорением второго порядка I-м способом. Разядность операндов: 16 бит. Порядок байт: little-endian.
- 22. Алгоритмы: подсчета бит в числе и алгоритм умножения беззнаковых чисел с ускорением второго порядка II-м способом. Разядность операндов: 16 бит. Порядок байт: little-endian.
- 23. Алгоритмы: подсчета бит в числе и алгоритм умножения беззнаковых чисел с ускорением второго порядка III-м способом. Разядность операндов: 16 бит. Порядок байт: little-endian.
- 24. Алгоритмы: подсчета бит в числе и алгоритм умножения беззнаковых чисел с ускорением второго порядка IV-м способом. Разядность операндов: 16 бит. Порядок байт: little-endian.

- 25. Алгоритмы: подсчета бит в числе и алгоритм умножения в дополнительном коде с автоматической коррекцией І-м способом. Разядность операндов: 24 бит. Порядок байт: little-endian.
- 26. Алгоритмы: подсчета бит в числе и алгоритм умножения в дополнительном коде с автоматической коррекцией II-м способом. Разядность операндов: 24 бит. Порядок байт: little-endian.
- 27. Алгоритмы: подсчета бит в числе и алгоритм умножения в дополнительном коде с автоматической коррекцией III-м способом. Разядность операндов: 24 бит. Порядок байт: little-endian.
- 28. Алгоритмы: подсчета бит в числе и алгоритм умножения в дополнительном коде с автоматической коррекцией IV-м способом. Разядность операндов: 24 бит. Порядок байт: little-endian.
- 29. Алгоритмы: подсчета бит в числе и алгоритм умножения беззнаковых чисел с ускорением второго порядка I-м способом. Разядность операндов: 24 бит. Порядок байт: little-endian.
- 30. Алгоритмы: подсчета бит в числе и алгоритм умножения беззнаковых чисел с ускорением второго порядка II-м способом. Разядность операндов: 24 бит. Порядок байт: little-endian.
- 31. Алгоритмы: подсчета бит в числе и алгоритм умножения беззнаковых чисел с ускорением второго порядка III-м способом. Разядность операндов: 24 бит. Порядок байт: little-endian.
- 32. Алгоритмы: подсчета бит в числе и алгоритм умножения беззнаковых чисел с ускорением второго порядка IV-м способом. Разядность операндов: 24 бит. Порядок байт: little-endian.

2 Программирование на ассемблере

2.1 Условные переходы

Логика работы команды условного перехода проста: если оговоренное условие истинно, то выполняется переход, иначе выполняется следующая за командой перехода команда. Например, для команды **jz** («если 0»):

- 1: **jz** r1, LabelR1isZ
- 2: ; $ecnu \ r1 \neq 0$, то выполнятся эти команды
- 3: LabelR1isZ: ; cooda выполняется nepexod, ecnu r1=0

Если нужен переход по инверсному условию, (в данном примере \mathbf{jnz} — «если не 0»), то можно это сделать на основе имеющейся команды:

- 1: jz r1, LabelR1isZ
- 2: **jz** 0, LabelR1isNotZ ; безусловный переход!
- 3 LabelR1isZ:
- 4: ; делаем что-то, при r1 = 0
- 5: LabelR1isNotZ: ; инверсный переход! Выполняется, если $r1 \neq 0$

2.2 Условные операторы

Условные переходы на языке высокого уровня

- 1: **if** r1 = 0 **then**
- 2: ; делаем что-то
- 3: **else** <
- 4: ; делаем нечто
- 5: end if

на ассемблере реализуются с помощью команд переходов:

- 1: jz r1, LabelFoo
- 2: ; делаем нечто
- 3: jz 0, LabelEndIf
- 4: LabelFoo:
- 5: ; делаем что-то
- 6: LabelEndIf:

2.3 Циклы

2.3.1 while

На языке высокого уровня

- 1: while r1 = 0 do
- 2: ; делаем нечто
- 3: end while

на ассемблере выглядит как:

- 1: LabelWhileStart:
- 2: **jz** r1, LabelWhileBody
- 3: jz 0, LabelWhileEnd
- 4: LabelWhileBody:
- 5: ; делаем нечто
- 6: jz 0, LabelWhileStart
- 7: LabelWhileEnd:

2.3.2 repeat

На языке высокого уровня

- 1: repeat
- 2: ; делаем нечто
- 3: until r1 = 0

на ассемблере выглядит как:

- 1: LabelRepeatStart:
- 2: ; делаем нечто
- 3: jz r1, LabelRepeatEnd
- 4: jz 0, LabelRepeatStart
- 5: LabelRepeatEnd:

2.3.3 for

На языке высокого уровня

- 1: for r1 \leftarrow 0 to n do
- 2: ; делаем нечто
- 3: end for

где n — число, на ассемблере выглядит как:

- 1: add 0, 0, r1
- 2: LabelForStat:
- 3: $\mathbf{xor} \ \mathbf{r1}, \ n, \ \mathbf{r1} \ ; \ mpion: \ \mathbf{r1} \oplus n = 0, \ ecnu \ \mathbf{r1} = n$

- 4: jz r1, LabelForEnd
- 5: $\mathbf{xor}\ \mathbf{r1},\ n,\ \mathbf{r1}\ ;\ mpюк: восстанавливаем}\ r\mathbf{1} = r\mathbf{1} \oplus n \oplus n = r\mathbf{1} \oplus 0$
- $6: ; \partial e$ лаем нечто
- 7: add r1, 1, r1
- 8: jz 0, LabelForStat
- 9: LabelForEnd:
- 10: **xor r1**, n, **r1** ; $ecnu \ r1 = n \ нужен \ далее$

2.4 Вычисление формул, на примере распространения переноса

При сложении чисел в n-разрядной сетке может возникнуть ситуация ПРС, когда теряется перенос из старшего разряда. Нужно уметь определять ситуацию ПРС, так как специальных средств в условной ВМ не предусмотрено.

Пусть складываются числа A и B и перенос c:

$$A + B + c$$
,

где значение переноса c либо 1, либо 0.

Перенос возникнет, если оба старших разряда чисел A, B равны 1. Также он возникает, если старшие разряды A, B различны, а старший разряд суммы A+B+c получается нулевым. После вычисления выражения

$$(A\&B) \lor ((A \lor B)\& \neg (A+B+c))$$

в старшем разряде результата получается значение бита переноса.

Распределить при их нехватке регистры (или ячейки памяти) для хранения промежуточных результатов не такая уж и простая задача, даже если для всех операций находится подходящая команда:

$$\underbrace{(A & B)}_{r5 (6)} \lor ((A \lor B) & \neg (A + B + c)), \\
\underbrace{(A & B)}_{r5 (4)} \lor ((A \lor B) & \neg (A + B + c)), \\
\underbrace{(A & B)}_{r5 (4)} \lor ((A \lor B) & \neg (A + B + c)), \\
\underbrace{(A & B)}_{r4 (1)} \lor ((A \lor B) & \neg (A + B + c)), \\
\underbrace{(A & B)}_{r5 (6)} \lor ((A \lor B) & \neg (A + B + c)), \\
\underbrace{(A & B)}_{r5 (6)} \lor ((A \lor B) & \neg (A + B + c)), \\
\underbrace{(A & B)}_{r5 (6)} \lor ((A \lor B) & \neg (A + B + c)), \\
\underbrace{(A & B)}_{r5 (6)} \lor ((A \lor B) & \neg (A + B + c)), \\
\underbrace{(A & B)}_{r5 (6)} \lor ((A \lor B) & \neg (A + B + c)), \\
\underbrace{(A & B)}_{r5 (6)} \lor ((A \lor B) & \neg (A + B + c)), \\
\underbrace{(A & B)}_{r5 (6)} \lor ((A \lor B) & \neg (A + B + c)), \\
\underbrace{(A & B)}_{r5 (6)} \lor ((A \lor B) & \neg (A + B + c)), \\
\underbrace{(A & B)}_{r5 (6)} \lor ((A \lor B) & \neg (A + B + c)), \\
\underbrace{(A & B)}_{r5 (6)} \lor ((A \lor B) & \neg (A \lor B)), \\
\underbrace{(A & B)}_{r5 (6)} \lor ((A \lor B) & \neg (A \lor B)), \\
\underbrace{(A & B)}_{r5 (6)} \lor ((A \lor B) & \neg (A \lor B)), \\
\underbrace{(A & B)}_{r5 (6)} \lor ((A \lor B) & \neg (A \lor B)), \\
\underbrace{(A & B)}_{r5 (6)} \lor ((A \lor B) & \neg (A \lor B)), \\
\underbrace{(A & B)}_{r5 (6)} \lor ((A \lor B) & \neg (A \lor B)), \\
\underbrace{(A & B)}_{r5 (6)} \lor ((A \lor B) & \neg (A \lor B)), \\
\underbrace{(A & B)}_{r5 (6)} \lor ((A \lor B) & \neg (A \lor B)), \\
\underbrace{(A & B)}_{r5 (6)} \lor ((A \lor B) & \neg (A \lor B)), \\
\underbrace{(A & B)}_{r5 (6)} \lor ((A \lor B) & \neg (A \lor B)), \\
\underbrace{(A & B)}_{r5 (6)} \lor ((A \lor B) & \neg (A \lor B)), \\
\underbrace{(A & B)}_{r5 (6)} \lor ((A \lor B) & \neg (A \lor B)), \\
\underbrace{(A & B)}_{r5 (6)} \lor ((A \lor B) & \neg (A \lor B)), \\
\underbrace{(A & B)}_{r5 (6)} \lor ((A \lor B) & \neg (A \lor B)), \\
\underbrace{(A & B)}_{r5 (6)} \lor ((A \lor B) & \neg (A \lor B)), \\
\underbrace{(A & B)}_{r5 (6)} \lor ((A \lor B) & \neg (A \lor B)), \\
\underbrace{(A & B)}_{r5 (6)} \lor ((A \lor B) & \neg (A \lor B)), \\
\underbrace{(A & B)}_{r5 (6)} \lor ((A \lor B) & \neg (A \lor B)), \\
\underbrace{(A & B)}_{r5 (6)} \lor ((A \lor B) & \neg (A \lor B)), \\
\underbrace{(A & B)}_{r5 (6)} \lor ((A \lor B) & \neg (A \lor B)), \\
\underbrace{(A & B)}_{r5 (6)} \lor ((A \lor B) & \neg (A \lor B)), \\
\underbrace{(A & B)}_{r5 (6)} \lor ((A \lor B) & \neg (A \lor B)), \\
\underbrace{(A & B)}_{r5 (6)} \lor ((A \lor B) & \neg (A \lor B)), \\
\underbrace{(A & B)}_{r5 (6)} \lor ((A \lor B) & \neg (A \lor B)), \\
\underbrace{(A & B)}_{r5 (6)} \lor ((A \lor B) & \neg (A \lor B)), \\
\underbrace{(A & B)}_{r5 (6)} \lor ((A \lor B) & \neg (A \lor B)), \\
\underbrace{(A & B)}_{r5 (6)} \lor ((A \lor B) & \neg (A \lor B)), \\
\underbrace{(A & B)}_{r5 (6)} \lor ((A \lor B) & \neg (A \lor B)), \\
\underbrace{(A & B)}_{r5 (6)} \lor ((A \lor B) & \neg (A \lor B)), \\
\underbrace{(A & B)}_{r5 (6$$

где в подписях под фигурными скобками - регистр и (в скобках) номер команды в приведенной ниже программе, вычисляющей результат сложения и бит переноса.

Вход: r1 —
$$A$$
, r2 — B , r3 — $c \in \{0,1\}$

```
\mathbf{B}ыход: \mathbf{r}4 — байт результата без переноса, \mathbf{r}5 — перенос
    ; r6 - \partialля промежуточных результатов
 1: add r1, r2, r4; r4 \leftarrow A + B
 2: \mathbf{add} r3, r4, r4 ; \mathbf{r4} \leftarrow A + B + c, байт результата без переноса
 3: not r4, r6; r6 \leftarrow \neg (A+B+c)
 4: or r1, r2, r5 ; r5 \leftarrow A \lor B
 5: and r5, r6, r6; r6 \leftarrow (A \lor B) \& \neg (A + B + c)
 6: and r1, r2, r5 ; r5 \leftarrow A \& B
 7: or r5, r6, r5; r5 \leftarrow (A\&B) \lor ((A \lor B)\& \neg (A+B+c))
 8: shr r5, 7, r5 ; перенос
```