FIB, Interfícies dels Computadors Segon parcial 15-12-2014 (1h30', Full 1/2)

COGNOMS:

NOM: DNI:

Responeu en aquest mateix full. Cal justificar totes les respostes. Respostes sense un mínim text explicatiu no es tindran en consideració.


1. El codi que es mostra a continuació és part d'una rutina d'atenció de les interrupcions de baixa prioritat.

MOVWF W_TEMP; W_TEMP is in virtual bank
MOVFF STATUS, STATUS_TEMP; STATUS_TEMP located anywhere
MOVFF BSR, BSR_TEMP; BSR_TMEP located anywhere
;
; USER ISR CODE
;
MOVFF BSR_TEMP, BSR; Restore BSR
MOVFF STATUS_TEMP, STATUS; Restore STATUS
MOVF W_TEMP, W; Restore WREG
RETFIE LOW_PRIORITY

Hi ha alguna cosa errònia en el codi anterior si considerem que la instrucció MOVF modifica els flagsZ i N del registre STATUS? (1 punt)

L'ordre de recuperació dels registres està equivocat, doncs al recuperar el registre W es poden modificar els bits del registre STATUS


2. Quina és la freqüència mínima i màxima del senyal TMR4IF que es podrà generar amb el Timer que es mostra a continuació? Considereu Fosc = 10MHz. (2 punts)



Freqüència màxima = Fosc/4; amb el Prescaler = 1, PR4 = 1 i Postscaler = 1.

Frequència mínima = Fosc/(4*16*16*255); amb el Prescaler = 16, PR4 = 255 i Postscaler = 16.

3. Quin *duty-cycle* es generarà amb la unitat PWM següent si el valor dels registres PR2 = 128, CCPRxL = 64, CCPxCON<5:4> = <0,0> ? (1 punt)



Note 1: The 8-bit TMR2 value is concatenated with the 2-bit internal Q clock, or 2 bits of the prescaler, to create the 10-bit time base.

DutyCycle = Ton / Tpwm = (CCPRxL * 4 + CCPxCON<5:4>) Tosc / (PR2 * 4 * Tosc) = 50%

4. Quin seria el temps total de mostreig donats els valors de ADSC2:ADSC0 = 001, ACQT2:ADCQT0 = 010 i ADFM = 1. Podem assegurar que TAD > $0.8 \mu seg i TACQ > 2.45 \mu seg? L'oscil·lador del sistema és de 8MHz. (1 punt)$

ADSC2:ADSC0 = $001 -> T_{AD} = (Fosc/8)^{-1} = 1 \mu seg > 0.8 \mu seg$

ACQT2:ADCQT0 = 010 -> T_{ACQ} = 4 * T_{AD} = 4 μ seg> 2.45 μ seg

 $T_{Mostreig} = 12 * T_{AD} + T_{ACQ} = 16 \mu seg$

FIB, Interfícies dels Computadors Segon parcial 15-12-2014 (1h30', Full 2/2)

CO	GNC)MS:

NOM:	DNI

Responeu en aquest mateix full. Cal justificar totes les respostes. Respostes sense un mínim text explicatiu no es tindran en consideració.

- 5. Escriula inicialització dels registres necessaris per configurar els mecanismes d'interrupcions i les rutines de serveis a la interrupció amb la finalitat de:
- Un sensor Abinari i està connectat a l'entrada INT1. La interrupció INT1 cal definir-la com a prioritat alta i la seva activació serà per flanc de baixada del senyal. El tractament de la interrupció INT1 consisteix en incrementar una variable de 0 fins a 65535.
- U n sensor **B** binari i està connectat a l'entrada INT2. La interrupció INT2 es definirà com a prioritat baixa, i la seva activació serà per flanc de pujada del senyal. El tractament de la INT2 consisteix en complementar el valor del bit 0 del PORTC.

Р

ot haver altres fonts d'interrupcions tant altes com baixes

En certes condicions pot succeir que un flanc de baixada en el senyal associat a INT1 no produeix l'execució de la RSI de prioritat alta associada. Amb aquestes consideracions, quin(s) factor(s) limita(en) la freqüència màxima del senyal A? Quin(s) factor(s) limita(en) la freqüència màxima del senyal B? (Justifica les respostes.)

```
#include<xc.h>
                                                      voidmain(void)
unsignedintcontador=0;
                                                       // Initinterruption hardware
                                                       INTCON2= 0x10; // INT1 fallingedge INT2 risingedge
voidinterruptRSIHigh (){
                                                       INTCON3= 0x58; // Enable INT1 High, INT2 Low, Clear IF's
      if (INT1IE && INT1IF) { // INT1 RSI
                                                      RCONbits.IPEN= 1; // Enableprioritylevels
             INT1IF=0;
                                                       TRISB= 0x0F; // RB3 a RB0 set as Digital IN
              contador++;
                                                       ADCON1= 0x0F; // All IN are DIGITAL
                                                       INTCON= 0xC0; // EnableHigh&Lowprority INTS
      // Code for othershighpriority RSI
                                                       TRISC= 0x00; // PORT C Output
}
                                                       PORTC= 0x00;
voidinterruptlow_priorityRSILow (){
                                                      while (1) {
      if (INT2IE && INT2IF) { // INT2 RSI
             INT2IF=0:
                                                               // Code for userapplication
              PORTCbits.RC0=~PORTCbits.RC0;
                                                       };
      // Code for otherslowpriority RSI
```

Si es compleix la condició que genera la interrupció (un flanc de baixada de INT1 o el flanc de pujda de INT2) el bit INTxIF associat s'activa (=1). Si es produeix una nova condició de interrupció i encara el INTxIF no s'ha desactivat (=0) a la RSI, aquell esdeveniment no serà tractat (es sobreescriu '1' sobre INTxIF que ja valia '1').

En el cas de les prioritats altes, el temps que passa des de que es produeix la condició d'interrupció fins que es desactiva el IF és la latència del mecanisme d'interrupcions (3 o 4 Tinstrucció) més el temps d'execució de les instruccions de la RSI High_priority fins que es desactiva el IF (INT1IF=0 en el nostre cas).

En el cas de les prioritats baixes, és el mateix, però en el pitjor cas hem de tenir present que si s'està executant la RSI High_priority, la RSI Low_priority no s'exucuta fins que aquesta acabi, i per tant el temps que passa des de que es produeix la condició d'interrupció fins que es desactiva el IF (en el pitjor cas) és el temps d'execució de la RSI High_priority, més la latència del mecanisme d'interrupcions (3 o 4 Tinstrucció) més el temps d'execució de les instruccions de la RSI Low_priority fins que es desactiva el IF (INT2IF=0 en el nostre cas).

6. Assigna els valors adequats als registres necessaris per a generar una interrupció d'alta prioritat al cap de 10 mil·lisegons, utilitzant el TIMER1. Fosc= 8 MHz. (1 punt)

```
F_{OSC}= 8 MHz =>Fcycle= 2 MHZ = Tcycle= 0.5 \mus 10 ms= 10000 \mus 10000/0.5= 20000 (calen 20,000 periodes de 0.5 \mus per completar 10 ms)
```

Per tant cal el TIMER en mode 16 bits, i un prescalar de 1:1 és suficient. Cal inicialitzar el TIMER1 amb el valor 65,535-20,000= 35,535= 0x8ACF

```
PIR1= 0x00; // Initinterruption. Clear IF IPR1= 0x01; // TIMER1 Highpriority PIE1= 0x01; // Enable TIMER1 interruption RCONbits.IPEN= 1; // EnableInterruptpriority TMR1H= 0x8A; // 0x8ACF = 35,535 TMR1L= 0xCF; T1CON= 0x81; // 16 bits, TIMER1 ON INTCON= 0xC0; // Enableinterruptions
```

7.Es vol utilitzar un PIC18F4550 per monitoritzar els valors proporcionats per 6 sensors analògics connectats a les entrades ANO a AN5. Les tensions subministrades pels sensors ($V_{j=0 a 5}$) estan dintre del rang VDD - VSS, i es desitja treballar amb una resolució de 8 bits. Fosc= 20MHz. (2 Punts)

Escriu el codi per a la configuració del conversor A/D del PIC18F4550 i per fer 40 cicles de lectura dels valors V_j , que s'emmagatzemaran en la matriu MOSTRA[i][j], amb l'objectiu que la freqüència de mostreig del sensors sigui el més gran possible.

Indicar per la solució proposada quin és el temps necessari per l'obtenció d'una mostra (T_{Adquisició} + T_{Convesió})

```
Amb F_{OSC}= 20M Hz, el valor necessaris per fer T_{ADQ} el més petit possible, tot respectant T_{ADQ}>= 0.8 \mus és AD conversionclock = F_{OSC}/16 => T_{AD}= 0.8 \mus. El valor per TADQ= 4*T_{AD}> 2.45 \mus. AD conversionclock = F_{OSC}/16= 20M/16 = 1.25 MHz => T_{AD}= 0.8 \mus => T_{CONV}= 12*T_{AD}= 9,6 \mus i T_{ADQ}=4*T_{AD}=3.2 \mus T_{mostreig} = T_{ADQ} + T_{CONV}= 3.2 \mus + 9.6 \mus = 12.8 \mus => T_{mostreig} = 78,125 KHz // Codi per exercici CAD ADCON0= 0x01; // Channel 0 AD ON ADCON1= 0x09; // ADC VoltagerefernceVddVss. RAO to RA5 areanalog input
```

Encara que en el codi solució no està fet així, es pot fer de forma concurrent el canvi del canal d'entrada del CAD i el treball del conversió del CAD.

REGISTER 9-1: INTCON: INTERRUPT CONTROL REGISTER

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-x
GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF ⁽¹⁾

bit 7	GIE/GIEH: Global Interrupt Enable bit When IPEN = 0:
	1 = Enables all unmasked interrupts
	0 = Disables all interrupts
	When IPEN = 1:
	1 = Enables all high-priority interrupts 0 = Disables all interrupts
bit 6	PEIE/GIEL: Peripheral Interrupt Enable bit
DILO	When IPEN = 0:
	1 = Enables all unmasked peripheral interrupts
	0 = Disables all peripheral interrupts
	When IPEN = 1:
	1 = Enables all low-priority peripheral interrupts (if GIE/GIEH = 1) 0 = Disables all low-priority peripheral interrupts
bit 5	TMR0IE: TMR0 Overflow Interrupt Enable bit
DIL S	1 = Enables the TMR0 overflow interrupt
	0 = Disables the TMR0 overflow interrupt
bit 4	INT0IE: INT0 External Interrupt Enable bit
	1 = Enables the INT0 external interrupt
	0 = Disables the INT0 external interrupt
bit 3	RBIE: RB Port Change Interrupt Enable bit
	1 = Enables the RB port change interrupt
bit 2	0 = Disables the RB port change interrupt TMR0IF: TMR0 Overflow Interrupt Flag bit
DIL 2	1 = TMR0 register has overflowed (must be cleared in software)
	0 = TMR0 register has overflowed (must be cleared in software)
bit 1	INT0IF: INT0 External Interrupt Flag bit
	1 = The INTO external interrupt occurred (must be cleared in software)
	0 = The INT0 external interrupt did not occur
bit 0	RBIF: RB Port Change Interrupt Flag bit ⁽¹⁾
	1 = At least one of the RB7:RB4 pins changed state (must be cleared in software) 0 = None of the RB7:RB4 pins have changed state
	U = None of the KD7.KD4 pins have changed state

REGISTER 9-3: INTCON3: INTERRUPT CONTROL REGISTER 3

R/W-1	R/W-1	U-0	R/W-0	R/W-0	U-0	R/W-0	R/W-0
INT2IP	INT1IP	_	INT2IE	INT1IE	_	INT2IF	INT1IF

bit 7	INT2IP: INT2 External Interrupt Priority bit 1 = High priority 0 = Low priority
bit 6	INT1IP: INT1 External Interrupt Priority bit
	1 = High priority 0 = Low priority
bit 5	Unimplemented: Read as '0'
bit 4	INT2IE: INT2 External Interrupt Enable bit
	1 = Enables the INT2 external interrupt 0 = Disables the INT2 external interrupt
bit 3	INT1IE: INT1 External Interrupt Enable bit
	1 = Enables the INT1 external interrupt 0 = Disables the INT1 external interrupt
bit 2	Unimplemented: Read as '0'
bit 1	INT2IF: INT2 External Interrupt Flag bit
	1 = The INT2 external interrupt occurred (must be cleared in software)
	0 = The INT2 external interrupt did not occur
bit 0	INT1IF: INT1 External Interrupt Flag bit
	1 = The INT1 external interrupt occurred (must be cleared in software)
	0 = The INT1 external interrupt did not occur

REGISTER 9-4: PIR1: PERIPHERAL INTERRUPT REQUEST (FLAG) REGISTER 1

R/W-0	R/W-0	R-0	R-0	R/W-0	R/W-0	R/W-0	R/W-0
SPPIF ⁽¹⁾	ADIF	RCIF	TXIF	SSPIF	CCP1IF	TMR2IF	TMR1IF

REGISTER 9-6: PIE1: PERIPHERAL INTERRUPT ENABLE REGISTER 1

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
SPPIE(1)	ADIE	RCIE	TXIE	SSPIE	CCP1IE	TMR2IE	TMR1IE

REGISTER 9-8: IPR1: PERIPHERAL INTERRUPT PRIORITY REGISTER 1

R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1
SPPIP(1)	ADIP	RCIP	TXIP	SSPIP	CCP1IP	TMR2IP	TMR1IP

REGISTER 9-2: INTCON2: INTERRUPT CONTROL REGISTER 2

R/W-1	R/W-1	R/W-1	R/W-1	U-0	R/W-1	U-0	R/W-1
RBPU	INTEDG0	INTEDG1	INTEDG2	_	TMR0IP	_	RBIP

bit 7	RBPU: PORTB Pull-up Enable bit 1 = All PORTB pull-ups are disabled
	0 = PORTB pull-ups are enabled by individual port latch values
bit 6	INTEDG0: External Interrupt 0 Edge Select bit
	1 = Interrupt on rising edge 0 = Interrupt on falling edge
bit 5	INTEDG1: External Interrupt 1 Edge Select bit
	1 = Interrupt on rising edge 0 = Interrupt on falling edge
bit 4	INTEDG2: External Interrupt 2 Edge Select bit
	1 = Interrupt on rising edge 0 = Interrupt on falling edge
bit 3	Unimplemented: Read as '0'
bit 2	TMR0IP: TMR0 Overflow Interrupt Priority bit
	1 = High priority
	0 = Low priority
bit 1	Unimplemented: Read as '0'
bit 0	RBIP: RB Port Change Interrupt Priority bit
	1 = High priority 0 = Low priority

REGISTER 9-10: RCON: RESET CONTROL REGISTER

Г	R/W-0	R/W-1 ⁽¹⁾	U-0	R/W-1	R-1	R-1	R/W-0 ⁽²⁾	R/W-0
	IPEN	SBOREN	_	RI	TO	PD	POR	BOR

bit 7	IPEN: Interrupt Priority Enable bit
	1 = Enable priority levels on interrupts
	0 = Disable priority levels on interrupts
bit 6	SBOREN: BOR Software Enable bit ⁽¹⁾
	For details of bit operation, see Register 4-1.
bit 5	Unimplemented: Read as '0'
bit 4	RI: RESET Instruction Flag bit
	For details of bit operation, see Register 4-1.
bit 3	TO: Watchdog Time-out Flag bit
	For details of bit operation, see Register 4-1.
bit 2	PD: Power-Down Detection Flag bit
	For details of bit operation, see Register 4-1.
bit 1	POR: Power-on Reset Status bit ⁽²⁾
	For details of bit operation, see Register 4-1.
bit 0	BOR: Brown-out Reset Status bit
	For details of bit operation, see Register 4-1.

REGISTER 21-1: ADCON0: A/D CONTROL REGISTER 0

U-0	U-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0					
_	_	CHS3	CHS2	CHS1	CHS0	GO/DONE	ADON					
bit 7-6	Unimpl	emented: F	Read as '0'									
bit 5-2	CH\$3:0	CHS0: Analo	og Channel	Select bits								
	0000 = Channel 0 (AN0) 0001 = Channel 1 (AN1)											
	0010 = Channel 2 (AN2)											
0011 = Channel 3 (AN3)												
	0100 = Channel 4 (AN4)											
		Channel 5										
		Channel 6										
	0111 =	0111 = Channel 7 (AN7) ^(1,2)										
		1000 = Channel 8 (AN8)										
	1001 =	1001 = Channel 9 (AN9)										
	1010 = Channel 10 (AN10)											
	1011 = Channel 11 (AN11)											
		Channel 12										
		Unimpleme										
		1110 = Unimplemented ⁽²⁾										
	1111 =	Unimpleme	nted ⁽²⁾									
bit 1	GO/DO	NE: A/D Co	nversion St	tatus bit								
	When A	DON = 1:										
	1 = A/D	conversion	in progress	S								
	0 = A/D	Idle										
bit 0	ADON:	A/D On bit										

U-0	U-0		R/W-0	F	R/W-0	R/	W-0 ⁽¹⁾	ı	₹/W ⁽¹⁾		R/W ⁽¹⁾)	R/W	(1)
_	_	١	/CFG1	V	CFG0	P	CFG3	F	CFG2		PCFG ^c	1	PCF(30
bit 7-6	Unimplemented: Read as '0'													
bit 5	VCFG1: \	/oltage	Refere	nce C	onfigur	ation b	it (VRE	F- sou	rce)					
	1 = VREF- 0 = VSS	(AN2)												
bit 4	VCFG0: \ 1 = VREF+ 0 = VDD	_		nce C	onfigur	ation b	it (VRE	F+ SOL	ırce)					
bit 3-0	PCFG3:PCFG0: A/D Port Configuration Control bits:													
	PCFG3: PCFG0	AN12	AN11	AN10	AN9	AN8	AN7 ⁽²⁾	AN6 ⁽²⁾	AN5 ⁽²⁾	AN4	AN3	AN2	AN1	ANO
	2020(1)	Δ	Δ	Δ	Δ	Λ	Λ	Δ.	Δ	Δ	Δ	Δ	Δ	_

1 = A/D converter module is enabled 0 = A/D converter module is disabled

PCFG3: PCFG0	AN12	AN11	AN10	AN9	AN8	AN7 ⁽²⁾	AN6 ⁽²⁾	AN5 ⁽²⁾	AN4	AN3	AN2	AN1	ANO
0000(1)	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α
0001	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α
0010	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α
0011	D	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α
0100	D	D	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α
0101	D	D	D	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α
0110	D	D	D	D	Α	Α	Α	Α	Α	Α	Α	Α	Α
0111(1)	D	D	D	D	D	Α	Α	Α	Α	Α	Α	Α	Α
1000	D	D	D	D	D	D	Α	Α	Α	Α	Α	Α	Α
1001	D	D	D	D	D	D	D	Α	Α	Α	Α	Α	Α
1010	D	D	D	D	D	D	D	D	Α	Α	Α	Α	Α
1011	D	D	D	D	D	D	D	D	D	Α	Α	Α	Α
1100	D	D	D	D	D	D	D	D	D	D	Α	Α	Α
1101	D	D	D	D	D	D	D	D	D	D	D	Α	Α
1110	D	D	D	D	D	D	D	D	D	D	D	D	Α
1111	D	D	D	D	D	D	D	D	D	D	D	D	D

A = Analog input D = Digital I/O

REGISTER 21-3: ADCON2: A/D CONTROL REGISTER 2

R/W-0	U-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0				
ADFM	_	ACQT2	ACQT1	ACQT0	ADCS2	ADCS1	ADCS0				
bit 7	ADFI	M: A/D Re	sult Forma	at Select b	it						
		tight justifie eft justified									
bit 6	Unim	Unimplemented: Read as '0'									
bit 5-3	111: 110: 101: 100: 011: 010:	ACQT2:ACQT0: A/D Acquisition Time Select bits 111 = 20 TAD 110 = 16 TAD 101 = 12 TAD 100 = 8 TAD 011 = 6 TAD 010 = 4 TAD 001 = 2 TAD									
bit 2-0	111: 110: 101: 100: 011: 010:	= FRC (clos = FOSC/64 = FOSC/16 = FOSC/4	ck derived	from A/D	Clock Selec RC oscillar	tor) ⁽¹⁾					

REGISTER 12-1: T1CON: TIMER1 CONTROL REGISTER

000 = Fosc/2

R/W-0	R-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0				
RD16	T1RUN	T1CKPS1	T1CKPS0	T10SCEN	T1SYNC	TMR1CS	TMR10N				
bit 7		i-Bit Read/W									
					ne 16-bit ope wo 8-bit opera						
bit 6	T1RUN:	Timer1 Syste	m Clock Sta	atus bit							
		ce clock is de									
		ce clock is de									
bit 5-4				ut Clock Pre	scale Select I	oits					
		Prescale vali									
		10 = 1:4 Prescale value 01 = 1:2 Prescale value									
	00 = 1:1 F	Prescale val	ue								
bit 3	T10SCEI	N: Timer1 Os	scillator Ena	ble bit							
	1 = Timer1 oscillator is enabled										
	 Timer1 oscillator is shut off The oscillator inverter and feedback resistor are turned off to eliminate power drain 										
bit 2					onization Sel		ower drain.				
DIL 2		IR1CS = 1:	illai Ciock	input Syntan	OHZAUOH SCI	CCL DIL					
		1 = Do not synchronize external clock input									
	0 = Synchronize external clock input										
		IR1CS = 0:									
		-			ock when TM	R1CS = 0.					
bit 1	TMR1CS: Timer1 Clock Source Select bit 1 = External clock from RC0/T10SO/T13CKI pin (on the rising edge)										
		mal clock fro nal clock (F0		SO/T13CKI	pin (on the ri	sing edge)					
bit 0	TMR10N	: Timer1 On	bit								
		oles Timer1									
	0 = Stops Timer1										

