

## SOLUCIÓ PARCIAL 2 DE CI. QUATRIMESTRE DE PRIMAVERA, 2012


1. (1 Punt) En una rutina d'interrupció d'alta prioritat, per error, ens trobem el següent codi:

```
MOVWF    W_TEMP                ; W_TEMP is in virtual bank
MOVFF    STATUS, STATUS_TEMP    ; STATUS_TEMP located anywhere
MOVFF    BSR, BSR_TEMP          ; BSR_TEMP located anywhere
;
; USER ISR CODE
;
MOVFF    BSR_TEMP, BSR          ; Restore BSR
MOVF     W_TEMP, W              ; Restore WREG
MOVFF    STATUS_TEMP, STATUS    ; Restore STATUS
```

De quina manera podria afectar aquest codi a una rutina de baixa prioritat que conté les mateixes instruccions per guardar i recuperar el context?

2. (1 Punt) Amb una freqüència del sistema de 8MHz, calcular la freqüència màxima i mínima del senyal TMR2IF que es pot generar amb el timer 2, si el valor del registre PR2 és de 100.

FIGURE 13-1: TIMER2 BLOCK DIAGRAM



3. (3 Punts) Es vol saber el temps existent entre dues interrupcions (INT0) mitjançant la consulta directa del TMR0 configurat en mode de 16 bits, amb un rellotge del sistema de 1MHz i un prescaler de 1.
- a) Quin és el temps mínim i màxim que es pot arribar a mesurar?
  - b) Indiqueu abreviadament el codi de la funció d'interrupció que realitzaria la mesura entre dues interrupcions INT0, sense considerar possibles overflows i underflows del contador TMR0.
  - c) Milloreu el codi de l'apartat *b)* per introduir la detecció d'overflows i underflows del contador TMR0.

4. (1 Punt) Com podríem aprofitar el hardware del PIC per fer una funció igual a la de la pregunta 3?

5. (1 Punt) Què li passa a la sortida CCP2 de la unitat PWM si el valor de CCPR2L > PR2 ?





Figure 8.24 Simplified PWM block diagram (redraw with permission of Microchip)

6. (3 Punts) Si la freqüència de l'oscil.lador és de 8MHz, quin és el temps mínim que ha de passar entre dos motius d'interrupció per garantir que es s'atendran els dos (és a dir que la RSI es dispararà dues vegades), en els següents casos:

- Les dues són del generades per la INT2 externa.

- Una és de l'INT2 i l'altra del Timer0.



Note 1: INTF flag is sampled here (every Q1).  
 2: Interrupt latency = 3-4 Tcy where Tcy = instruction cycle time.  
 Latency is the same whether Instruction (PC) is a single cycle or a 2-cycle instruction.  
 3: CLKOUT is available only in RC oscillator mode.  
 4: For minimum width of INT pulse, refer to AC specs.  
 5: INTF is enabled to be set anytime during the Q4-Q1 cycles.