

## Computer Interfacing. Tercer parcial, 16/1/2018

Responen les preguntes a l'espai reservat. **Justifiqueu** les respostes.

Poseu el nom a tots els fulls.

- 1) Volem capturar un senyal de vídeo analògic provinent d'una càmera que té un sensor CCD de tal manera que a partir de la digitalització obtinguem un vídeo amb una resolució de **640x480 píxels per imatge i 30 imatges per segon**. Els píxels venen seqüencialment per una única línia i un cop convertit cada píxel estarà representat per un únic valor de 10 bits (la imatge no és en color).  
Penseu que seria possible realitzar aquesta digitalització amb el conversor AD del PIC18F4550 funcionant amb un oscil·lador a 20MHz? Justifica la resposta amb els càlculs pertinents (2 punts).

Hi ha diverses formes de demostrar que no és possible fer la digitalització del senyal que demana l'enunciat.

La més simple és calcular la velocitat a la que hauríem de mostrejar cada píxel i veure que és impossible assolir-la.


De l'enunciat deduïm que hauríem de mostrejar 640x480x30 píxels en un segon, es a dir 9.216.000 píxels. Això vol dir que hauríem de mostrejar un píxel cada 0,1 microsegons. Sabem que el temps mínim TEÒRIC de mostreig que podríem aconseguir (independentment de la velocitat de l'oscil·lador del micro) és  $TACQ + 12TAD$ . Donades les restriccions del fabricant ( $TACQ_{min} > 2,45$  microsegons i  $TAD \geq 0,8$  microsegons) directament es pot veure que el temps mínim teòric de mostreig que podem assolir amb aquest micro és molt superior a les exigències del problema.

$(2,45 \text{ microsegons} + 12 * 0,8 \text{ microsegons}) \gg 0,1 \text{ microsegon}$ .

- 2) Descreu breument els sistemes de detecció d'errors de comunicació del bus SPI (1 punt).

El bus SPI NO disposa de cap sistema de detecció d'errors. És un dels seus inconvenients. Seria possible implementar-los però sempre amb una implementació feta i controlada per l'usuari i amb els sobre costos en el temps d'enviament.

FIGURE 21-5: A/D CONVERSION TAD CYCLES (ACQT<2:0> = 010, TACQ = 4 TAD)



Requirements:

Tad>0,8us

Tacq>2,45us

PIC18F family

	7	6	5	4	3	2	1	0
value after reset	ADFM	--	ACQT2	ACQT1	ACQT0	ADCS2	ADCS1	ADCS0
	0	0	0	0	0	0	0	0

ADFM: A/D result format select bit

0 = left justified

1 = right justified

ACQT2:ACQT0: A/D acquisition time select bits

000 = 0 TAD(1)

001 = 2 TAD

010 = 4 TAD

011 = 6 TAD

100 = 8 TAD

101 = 12 TAD

110 = 16 TAD

111 = 20 TAD

ADCS2:ADCS0: A/D conversion clock select bits

000 = FOSC/2

001 = FOSC/8

010 = FOSC/32

011 = FRC (clock derived from A/D RC oscillator)

100 = FOSC/4

101 = FOSC/16

110 = FOSC/64

111 = FRC (clock derived from A/D RC oscillator)

**Note 1:** If the A/D FRC clock source is selected, a delay of one TCY (instruction cycle) is added before the A/D clock starts. This allows the SLEEP instruction to be executed before starting a conversion.

Figure 12.10a ADCON2 register (PIC18F8X8X/8X2X/6X2X/2X20/4x20/1220/1320)  
(redraw with permission of Microchip)

- 3) Es vol configurar la USART del microcontrolador PIC18F4550 per realitzar unes transmissions molt precises a 9600, 19200, 38400, 57600 i 115200 bps. Quina seria la freqüència mínima més adequada de l'oscil·lador del sistema ( $F_{osc}$ ) per obtenir amb precisió les velocitats de transmissió referides anteriorment? (2 punts).

TABLE 20-1: BAUD RATE FORMULAS

Configuration Bits			BRG/EUSART Mode	Baud Rate Formula
SYNC	BRG16	BRGH		
0	0	0	8-bit/Asynchronous	$F_{osc}/[64(n+1)]$
0	0	1	8-bit/Asynchronous	$F_{osc}/[16(n+1)]$
0	1	0	16-bit/Asynchronous	
0	1	1	16-bit/Asynchronous	$F_{osc}/[4(n+1)]$
1	0	x	8-bit/Synchronous	
1	1	x	16-bit/Synchronous	

Legend: x = Don't care, n = value of SPBRGH:SPBRG register pair

Per poder generar les freqüències de transmissió de 9600, 19200, 38400, 57600 i 115200 bps de forma exacte utilitzant la UART del pic18f, cal que la freqüència del sistema compleixi que

(Eq 1)  $F_{osc} / [4(n+1)] = 115200, 57600, 38400, 19200, 9600$  o bé  
 (Eq 2)  $F_{osc} / [16(n+1)] = 115200, 57600, 38400, 19200, 9600$  o bé  
 (Eq 3)  $F_{osc} / [64(n+1)] = 115200, 57600, 38400, 19200, 9600$

També s'observa que si aconseguim configurar la UART amb la major freqüència de transmissió (115200 Hz) també s'obtenen fàcilment les altres freqüències doncs totes elles són exactament la meitat de l'anterior.


De la primera equació (Eq1) obtenim que  $F_{osc} / [4(n+1)] = 115200$ , si prenem el valor més baix de  $n = 0$  obtenim que  $F_{osc} = 4 * 115.200 \text{ bps} = 460.800 \text{ Hz}$ . Amb la freqüència de 460.800 es poden generar exactament les altres freqüències que es sol·liciten utilitzant els valors enters de  $n=1, n=2, n=5, n=4, n=11$ .

Si provem amb la Eq 2, tal que  $F_{osc} / [16(n+1)] = 115200$ , amb  $n = 0$  ens dona que la freqüència del sistema seria de  $1.843.200 \text{ Hz} = 1,8432 \text{ MHz}$  (\*), que és superior a la trobada anteriorment. El mateix passa amb l'Eq 3.

(\*) Per curiositat, la freqüència de 1,8432 MHz és la freqüència que s'utilitzava en la UART dels primers equips IBM PC (veure xip UART 8250).

- 4) Calculeu el temps que es trigaria en fer la transmissió per USB a FS (12 Mbps) d'un paquet que conté **64 Bytes** de dades com el representat a sota si TOTS ells tenen valor 255 (és a dir  $64 \times 8$  uns). I si fossin 64 bytes tots ells a zero? (1 punt).

Format dels paquets



La codificació USB imposa que cada sis uns consecutius s'insereixi un zero (anomenat stuffed bit). Llavors el temps que es triga en transmetre depèn del nombre de uns consecutius de les dades; si tots els bits del camp data són igual a 1, tenim que hi han  $64 \times 8$  uns. El nombre de zeros afegits és igual a  $(64 \times 8) / 6 = 85$  (la part decimal s'ignora). Llavors tenim que

Temps a transmetre el camp DATA (tots 1) =  $(512 + 85 \text{ stuffed bits}) / 12 \text{ MHz} = 49,75 \text{ useg}$   
 Temps a transmetre el camp DATA (tots 0) =  $(512 \text{ bits}) / 12 \text{ MHz} = 42,66 \text{ useg}$






Figure 10.3 Connection between an SPI master and an SPI slave



## SPI vs I2C SETUP

### I<sup>2</sup>C Inter-Integrated Circuit Bus



- 5) Tenim el conversor AD del PIC configurat amb una  $V_{ref-} = 1V$  i  $V_{ref+} = 4V$ . Fosc és 8MHz, i el bit ADFM està a 1 (justificat a la dreta). Li posem un senyal a l'entrada (constant), el convertim (respectant les restriccions de  $T_{ad}$  i  $T_{acq}$ ) i obtenim als registres ADRESH:ADRESL el valor,

ADRESH : ADRESL  
----- 01 00101111

Quina tensió analògica (en Volts) tenim a l'entrada del conversor AD? (1,5 punts).

El valor trobat a ADRES és com sempre de 10 bits i com es veu, la part alta és a l'esquerra, per tant correspon al valor digital 303.

Tenim referències de +1 i +4 per tant el rang és 3V. Per tant, 3V correspon a 1024 valors digitals i cada unitat és  $3V/1024=0,29mV$

Així doncs, la tensió a l'entrada és:  $V_{in} = 1V$  (la referència-) +  $303 \times 0,29 = 1,887V$

- 6) Volem enviar 240 Bytes per una línia sèrie configurada a 19200 bps, 8P1 (8 bits per byte, paritat parell i 1 bit de stop). Calcula, sense tenir en compte el software associat, ni el manegament o existència d'errors, el temps necessari per la seva transmissió (1 punt).

Donat que tenim transmissió amb bit de paritat, per cada dada de 8 bits hem d'enviar-ne 11: 1 start + 8 data + 1 paritat + 1 stop.

Així doncs, el temps total serà de

$240 \text{ Bytes} \times (11 \text{ bits} / 1 \text{ Byte}) \times (1 \text{ segon} / 19200 \text{ bits}) = 137,5 \text{ ms.}$

- 7) Indica si les afirmacions següents sobre el bus I2C són certes ( C ) o falses ( F ) (1,5 punts, 0,25 per encert, -0,25 per error):

El bus I2C és diferencial. Per això té els cables D+ i D-.

Fals, la codificació és directa en tensió. Diferencial és per exemple USB.

El bus I2C està pensat per treballar dins d'un circuit imprès on hi comunica xips.

Cert, tal com el seu nom indica, InterIntegratedCircuit

El bus I2C és més ràpid que el bus SPI a l'hora de fer una transmissió de 8 bits.

Fals. I2C necessita indicar l'adreça de l'esclau a cada transmissió( + start, ack..)

El bus I2C és asíncron. No té una línia de *clock* per marcar el temps de cada bit.

Fals. És síncron. La línia de clock és SCL.

Si en un bus I2C no funciona un dispositiu esclau, tots els altres fallaran també.

Fals, són independents entre ells, tenen adreça pròpia.

Un bus I2C pot tenir un màxim total de 7 dispositius connectats.

Fals, hi ha 7 bits per indicar l'adreça. Pot haver 8 màxim del mateix tipus.