1) Configurem la unitat CCP1 en mode Compare amb els valors (**Fosc=8MHz**): CCP1CON=0x02, CCPTMRS0=0x02, CCPR1=0x0336, T5CON=0x73, TMR5GE=0 i CCP1TRIS=0.

Quína freqüència del senyal esperem tenir a la sortida del pin CCP1?

(1,5punts)

CCP1CON=2 vol dir que estem en mode Toggle. CCPTMRS0=0x02 vol dir que triem el Timer 5 per la unitat de CCP, T5CON=0x73 vol dir que hem triat Fosc amb un PREscaler de 8, per tant arribarà un tick de rellotge cada 1us. El TMR5GE implica que no utilitzem el circuit de Gate i el TRIS està ben configurat com a sortida.

Si CCPR1=0x336, que en base 10 és 822, vol dir que cada 822us farem un Toggle de la sortida (suposem que es resetejarà el TIMER) i per tant el senyal generat estarà 822us a 0 i 822us a 1, donant un període de 1644us i una freqüència (invers) de 608,27 Hz.

2) Volem tenir una interrupció d'alta prioritat del Timer0 cada 25ms i comptar les interrupcions que van arribant. Configura tot el necessari si tenim un **Fosc=20MHz**. (2,5punts)

Al timer 0 arriba Fosc/4 això són 50ns\*4=200ns. Per comptar 25ms cal comptar 25ms/200ns=125000 ticks de rellotge. Com que això no cap en 16 bits posem el PREscaler a 2 i comptem 62500 ticks.

3) Si s'activessin en el mateix moment 4 flags d'interrupció (per ex. INT1IF, TMR1IF, ADIF, CCP3IF), i estan les 4 habilitades i configurades com a baixa prioritat, què determinarà en quin ordre les atendrem? (1punt)

Donat que quan es comprovin els interrupt flags, estaran 4 activats, i es fa la OR dels 4 per determinar que cal llançar la rutina d'interrupció de l'adreça 0x18, el que determina l'ordre d'atenció serà el codi fet per l'usuari a la rutina. Si comencem amb un:

If (INT1IF && INT1IE) la INT1... serà la primera a atendre's.

TMROL TMR0L

GIEH/GIE-

IPR5<2:0>-0

INT1IF INT1IE INT1IP

INT2IF INT2IE INT2IP

Nom i	Cognoms:			

4) Volem utilitzar la unitat de Capture de dos CCPs per saber l'amplada d'un pols. La CCP1 estarà configurada per trobar el flanc de pujada i la CCP2 per trobar el flanc de baixada. Fosc=8MHz, el timer associat utilitza Fosc com a entrada i PRE=1. Després de l'arribada dels dos flancs tenim que CCPR1=17 i CCPR2=17, què podem saber respecte l'amplada del pols? (2 punts)

Amb Fosc=8MHz, Prescaler=1 i l'entrada del Timer triada a Fosc, vol dir que el nostre Timer s'incrementa cada 125ns (1/Fosc). Si quan han arribat els dos flancs del senyal (ascendent i descendent) els CCPR1 i CCPR2 valen el mateix, en aquest cas 17, tenim dues opcions:

- Els dos flancs han arribat en menys de 125ns, i els dos CCP han captat el mateix valor del timer.
- Hi ha hagut overflows i els dos flancs han arribat en 125\*N\*65536 ns, on N pot valdre 0 (cas anterior), 1, 2, 3 ...
- 5) Se'ns demana, a partir d'un Fosc=12MHz, generar un PWM de freqüència 12,5 KHz. Quínes configuracions ens permetran tenir com a mínim 6 bits de resolució? (2 punts)

Si apliquem la fórmula del període del PWM tenim que:

1/12,5KHz = (PR+1) \* 4 \* 1/12MHz \* PRE D'aquí treiem que: (PR+1)\*PRE = 240

Provem amb els PREscalers posibles (1, 4, 16).

Si PRE=1 llavors PR+1=240 i els Duty Cicles possibles són 960, amb una resolució de 9,9 bits.

Si PRE=4 llavors PR+1=60 i els Duty Cicles possibles són 240, amb una resolució de 7,9 bits.

Si PRE=16 llavors PR+1=15 i els Duty Cicles possibles són 60, amb una resolució de 5,9 bits.

Aquesta última configuració no servirà.

6) Volem utilitzar el timer 4 com a base de temps, tot generant una interrupció periòdica basada en TMR4IF. Si Fosc=8MHz, quína serà la freqüència mínima amb que ens poden arribar les interrupcions?

(1 punt)

Per tenir la frequència mínima hem de tenir els PREscalers, POSTscalers i comparador al màxim, per consumir el màxim de temps (període màxim).

Tindrem Fosc/4 a l'entrada, amb un PRE=16, PRx=255 (màxim en 8 bits) i POST=16.

La freqüència que resulta és de 30,5 Hz que equival a 0,032768 segons de període.

# REGISTER 12-1: TXCON: TIMER1/3/5 CONTROL REGISTER

• • • •								
Г	R/W-0/u	R/W-0/u	R/W-0/u	R/W-0/u	R/W-0/u	R/W-0/u	R/W-0/0	R/W-0/u
Г	TMRxCS<1:0>		TxCKPS<1:0>		TxSOSCEN	TxSYNC	TxRD16	TMRxON
bi	it 7							bit 0

### bit 7-6 TMRxCS<1:0>: Timer1/3/5 Clock Source Select bits

11 = Reserved. Do not use.

10 = Timer1/3/5 clock source is pin or oscillator:

If TxSOSCEN = 0:

External clock from TxCKI pin (on the rising edge)

If TxSOSCEN = 1:

Crystal oscillator on SOSCI/SOSCO pins

01 = Timer1/3/5 clock source is system clock (Fosc) 00 = Timer1/3/5 clock source is instruction clock (Fosc/4)

### bit 5-4 TxCKPS<1:0>: Timer1/3/5 Input Clock Prescale Select bits

11 = 1:8 Prescale value

10 = 1:4 Prescale value

01 = 1:2 Prescale value

00 = 1:1 Prescale value

### bit 3 TxSOSCEN: Secondary Oscillator Enable Control bit

1 = Dedicated Secondary oscillator circuit enabled

0 = Dedicated Secondary oscillator circuit disabled

## bit 2 TxSYNC: Timer1/3/5 External Clock Input Synchronization Control bit

# TMRxCS<1:0> = 1X

1 = Do not synchronize external clock input

0 = Synchronize external clock input with system clock (Fosc)

# TMRxCS<1:0>=0X

This bit is ignored. Timer1/3/5 uses the internal clock when TMRxCS<1:0> = 1x.

#### TxRD16: 16-Bit Read/Write Mode Enable bit bit 1

1 = Enables register read/write of Timer1/3/5 in one 16-bit operation


0 = Enables register read/write of Timer1/3/5 in two 8-bit operation

## TMRxON: Timer1/3/5 On bit bit 0


1 = Enables Timer1/3/5

0 = Stops Timer1/3/5

Clears Timer1/3/5 Gate flip-flop



## FIGURE 14-4: SIMPLIFIED PWM BLOCK DIAGRAM



Note 1: The 8-bit timer TMRx register is concatenated with the 2-bit internal system clock (Fosc), or 2 bits of the prescaler, to create the 10-bit time

2: In PWM mode, CCPRxH is a read-only register.

$$PWM \ Period = [(PRx) + 1] \bullet 4 \bullet Tosc \bullet$$
  
 $(TMRx \ Prescale \ Value)$ 

Note 1: Tosc = 1/Fosc

$$Resolution = \frac{log[4(PRx + 1)]}{log(2)} bits$$

FIGURE 14-1: CAPTURE MODE OPERATION BLOCK DIAGRAM





FIGURE 14-2: COMPARE MODE OPERATION BLOCK DIAGRAM



TIMER2/4/6 BLOCK DIAGRAM FIGURE 13-1:

