
## Nom i Cognoms: \_\_\_\_\_Una possible solució\_\_\_\_\_

1) La figura mostra la connexió del pin d'E/S RB0 de la placa EASYPIC6.



Indiqueu l'estat lògic de l'entrada RB0 (configurada com a pin d'entrada) en funció de l'estat del switch SW2, els jumpers J17 i J2 i el polsador.

		Polsador Premut		Polsador no premut	
		J17 dalt	J17 baix	J17 dalt	J17 baix
SW2 ON	J2 dalt	1	0	1	1
	J2 baix	1	0	0	0
SW2 OFF	J2 dalt	1	0	Ind	Ind
	J2 baix	1	0	Ind	Ind

2) R58 és una resistència de protecció. Si la curtcircuitèssim amb el jumper J24, es podria malmetre el hardware. Detalleu un cas (indicant l'estat del polsador, del TRISB, i del PORTB) en el qual es pogués malmetre el pin RB0.

TRISB = 0 (sortida) PORTB = 0 J17 dalt (VCC)

Si es prem el polsador, provoca un curteircuit. Forcem la sortida.

3) Calculeu el valor mínim de R58 per a protegir el pin RB0. (VCC-MCU = 5V)

$$I = VCC-MCU / R$$
  
Cal garantir  $I < 25mA$ . ==>  $R > 200\Omega$ 

4) La instrucció RETFIE FAST provoca el retorn de la rsi. Quines dues accions més realitza aquesta instrucció que no es poden aconseguir amb un simple RETURN ?

Restaura WREG, STATUS, i BSR. Habilita les interrupcions (GIE = 1)

## Absolute Maximum Ratings<sup>(†)</sup>

Ambient temperature under bias	40°C to +85°C
Storage temperature	65°C to +150°C
Voltage on any pin with respect to VSS (except VDD and MCLR) (Note 3)	0.3V to (VDD + 0.3V)
Voltage on VDD with respect to VSS	0.3V to +7.5V
Voltage on MCLR with respect to VSS (Note 2)	0V to +13.25V
Total power dissipation (Note 1)	1.0W
Maximum current out of VSS pin	300 mA
Maximum current into VDD pin	250 mA
Input clamp current, IiK (VI < 0 or VI > VDD)	±20 mA
Output clamp current, IOK (VO < 0 or VO > VDD)	±20 mA
Maximum output current sunk by any I/O pin	25 mA
Maximum output current sourced by any I/O pin	25 mA
Maximum current sunk by all ports	200 mA
Maximum current sourced by all ports	200 mA

Nom i Cognoms: Ui	possible solució
-------------------	------------------


5) Utilitzant el bit de configuració INTEDG0 de la interrupció INT0, de quina manera es podria servir la interrupció INT0 tant en el flanc de pujada com en el flanc de baixada?

bit 6 INTEDG0: External Interrupt 0 Edge Select bit

1 = Interrupt on rising edge0 = Interrupt on falling edge

Dins de la rutina d'atenció a la interrupció es pot invertir el bit INTEDGO. D'aquesta manera una vegada servida la interrupció en el flanc de pujada, el maquinari estarà configurat per a quan l'entrada baixi s'executi la rsi, i viceversa.

6) Donat l'esquema conceptual de la figura següent indiqueu la configuració i dades a escriure al port A i B (TRIS i PORT) per tal que el LED1 i LED2 estiguin encesos.



Tots els ports s'han de configurar de sortida, llavors TRISA i TRISB = 0. El valors dels bits dels ports han de ser A0 = 1, A1 = 0, B0 = 1, B1 = 0.

7) Implementeu en el llenguatge C, una rutina anomenada -- *void Invertir (int n)* -- que inverteixi el valor del bit n-èssim del port A sense alterar els seus altres 7 bits.

```
void Invertir (int n) // inverir el bit n-èssim del port A
{
   PORTA = LATA ^ (1 << n);
}

// el símbol ^ significa la XOR bit a bit
// el símbol << significa shiftar a l'esquerra tants cops com s'indica</pre>
```

8) Com és possible que, si en el PIC18F4550 només hi ha dues adreces per atendre les interrupcions (alta i baixa prioritat), es pugui manegar més de dues fonts d'interrupció?

Tot i que la subrutina d'atenció a la interrupció (rsi) és única (com a molt dos, si contem també la de baixa prioritat), es discerneix quina causa és la que genera la interrupció consultant els **flags** de les interrupcions habilitades. La rsi executarà l'acció pertinent segons si el seu corresponent flag està aixecat (com per exemple el flag INT0IF).