Nom i Cognoms:

1) Justifiqueu quina de les dues últimes línies del següent codi és innecessària, si ho són les dues, o bé si calen les dues.

2) Quines unitats de memòria diferents identifiques en l'esquema del PIC18F4550?Enumera-les, indicant el la seva amplada en bits.

Memòria	Amplada

3) Un enginyer de telecomunicacions presenta la següent rutina per a calcular el factorial d'un cert nombre n.

Us sembla raonable implementar-lo en el PIC18F4550? Justifiqueu la resposta.

```
int factorial(int n)
{
    int temp;

    if(n <= 1) return 1;
    temp = n * factorial(n - 1);
    return temp;
}</pre>
```

4) En que es diferencia el resultat d'aquestes dues instruccions?


```
a) PORTA = valor; b) LATA = valor;
```


i el d'aquestes dues?

```
a) vble=PORTA; b) vble = LATA;
```

5) La següent imatge mostra un fragment del protoboard. Uniu amb ratlles tots aquells punts elèctrics que estan físicament curteircuitats en el protoboard real.








Nom i Cognoms:

6) Quin valor lògic llegirem a l'entrada del PIN B0 després d'executar aquest codi?



7) Si posem un oscil.lador de 16 MHz al nostre PIC, quin senyal tindrem a la sortida del PIN B0 a l'executar el següent codi?

;
$$temps\ t=0$$
 $clrf\ TRISB,0$
 $et:\ clrf\ PORTB,0$
 nop
 $setf\ PORTB,0$
 $bra\ et$
 VSS

Tus

 $2us$
 $3us$
 $4us$

8) Amb quin valor queda el WREG després d'executar el següent codi?


movlw	0x12		
setf	0x12,0		
addwf	0x12,0,0		

9) Per quin motiu en el PIC18F4550 el registre BSR només implementa 4 bits?

10) Quina errada en el següent esquema impediria una simulació correcta en el Proteus?

NOP

Operands:



BRA n				
-1024 ≤ n ≤ 1023				
(PC) + 2 + 2n → PC				
None				
1101 Onnn nnnn nnnn				
Add the 2's complement number '2n' to the PC. Since the PC will have incremented to fetch the next instruction, the new address will be PC + 2 + 2n. This instruction is a two-cycle instruction.				
ADD W to f				
ADDWF	f {,d {,a	a}}		
$0 \le f \le 255$ $d \in [0,1]$ $a \in [0,1]$				
$(W) + (f) \rightarrow dest$				
(W) + (f) -	→ dest			
(W) + (f) – N, OV, C,				
. , . ,		ffff	ffff	
	$(PC) + 2 + None$ 1101 Add the 2's the PC. Sin increments instruction, PC + 2 + 2 two-cycle in ADD W to ADDWF $0 \le f \le 258$ $d \in [0,1]$	$(PC) + 2 + 2n \rightarrow PC$ None $\begin{array}{c c} 1101 & 0nnn \\ \hline Add the 2's compler \\ the PC. Since the P \\ incremented to fetch \\ instruction, the new PC + 2 + 2n. This in \\ two-cycle instruction \\ ADD W to f \\ \hline ADDWF & f \{,d \}, \\ 0 \leq f \leq 255 \\ d \in [0,1] \\ \end{array}$	$(PC) + 2 + 2n \rightarrow PC$ None $\begin{array}{ c c c c c }\hline 1101 & 0nnn & nnnn\\\hline 1101 & 0nnn & nnnn\\\hline Add the 2's complement numb the PC. Since the PC will have incremented to fetch the next instruction, the new address w PC + 2 + 2n. This instruction is two-cycle instruction. \\\hline ADD W to f \\\hline ADDWF & f \{,d \{,a\}\}\\\hline 0 \leq f \leq 255\\\hline d \in [0,1]\\\hline \end{array}$	

Unconditional Branch

BRA

Operation:	No operation			
Status Affected:	None			
Encoding:	0000 0000 0000 0000 1111 жижи жижи жижи			
Description:	No operation.			
Words:	1			
Cycles:	1			
MOVLW	Move Literal to W			
Syntax:	MOVLW k			
-,				
Operands:	0 ≤ k ≤ 255			
•	0 ≤ k ≤ 255 k → W			
Operands:				
Operation:	$k \rightarrow W$			
Operands: Operation: Status Affected:	$k \rightarrow W$ None			
Operands: Operation: Status Affected: Encoding:	k → W None 0000 1110 kkkk kkkk			
Operands: Operation: Status Affected: Encoding: Description:	$k \rightarrow W$ None 0000 1110 kkkk kkkk The eight-bit literal 'k' is loaded into W.			

No Operation

NOP

None

SETF	Set f			
Syntax:	SETF f{	,a}		
Operands:	0 ≤ f ≤ 255 a ∈ [0,1]			
Operation:	$FFh \rightarrow f$			
Status Affected:	None			
Encoding:	0110	100a	ffff	ffff
Description:	The contents of the specified register are set to FFh. If 'a' is '0', the Access Bank is selected. If 'a' is '1', the BSR is used to select the			

CLRF	Clear f			
Syntax:	CLRF f {,a}			
Operands:	$0 \le f \le 255$ $a \in [0,1]$			
Operation:	$000h \rightarrow f,$ $1 \rightarrow Z$			
Status Affected:	Z			
Encoding:	0110	101a	ffff	ffff
Description:	Clears the contents of the specified register. If 'a' is '0', the Access Bank is selected.			