Nom i Cognoms:
1) Raoneu si les següents afirmacions són certes o falses:
• Les memòries estàtiques no necessiten d'alimentació per a mantenir la informació.
• El principal inconvenient de les memòries dinàmiques és que cada cel.la ocupa molta superfície.
2) Per què les instruccions de salt condicional triguen un cicle en executar-se si la condició és
falsa però 2 cicles si la condició és certa?
3) En comptes d'executar una instrucció a cada cicle de rellotge, el PIC18F4550 ha d'esperar 4
cicles de rellotge per tenir un cicle d'instrucció. Per quin motiu?

4) Un enginyer de telecomunicacions ha fet el següent codi per omplir el BankO amb termes de la sèrie de Fibonacci:

MOVLW 1	;posem el Wreg a 1
MOVWF 0,A	;primer element a 1
MOVWF 1,A	;segon element a 1
LFSR 0,0	;FSRO apunta a O
LFSR 1,1	;FSR1 apunta a 1
LFSR 2,2	;FSR2 apunta a 2


bucle: MOVF POSTINCO,W,A ;posem element k-2 al Wreg, incrementa índex
ADDWF POSTINC1,W,A ;hi afegim element k-1, incrementa índex
MOVWF POSTINC2,A ;posem el resultat a l'element k, incrementa índex

TSTFSZ FSRL2,A ;quan arribem a 256 elements, sortim

BRA bucle

Quants termes correctes calcularà amb el PIC18f4550? Justifica la resposta.

5) Observeu el següent esquema electrònic fet amb Proteus. En temps t=0 es prem el botó. Si no s'ha deixat anar el botó, quina tensió hi haurà al punt A en temps t= 0.16 segons?



Cognoms:	:	
	Cognoms:	Cognoms:

6) Omple la taula de registres següent amb els valors resultants de l'execució d'aquest codi (la h indica que el valor expressat és hexadecimal):

File	Initvalue	Final value
WREG	00h	
0, BANK 0	07h	
1, BANK 0	12h	
0, BANK 1	11h	
1, BANK 1	23h	

GENERAL FORMAT FOR INSTRUCTIONS

Byte-oriented file register operations 10 9 8 7 OPCODE d a f (FILE#) **Example Instruction**

ADDWF MYREG, W, B

d = 0 for result destination to be WREG register d = 1 for result destination to be what register (f)
a = 0 to force Access Bank
a = 1 for BSR to select bank
f = 8-bit file register address

RALE-OKII	ENTED (OPERATIONS							
ADDWF	f, d, a	Add WREG and f	1	0010	01da	ffff	ffff	C, DC, Z, OV, N	1, 2
ADDWFC	f, d, a	Add WREG and Carry bit to f	1	0010	00da	ffff		C, DC, Z, OV, N	1, 2
ANDWF	f, d, a	AND WREG with f	1	0001	01da	ffff	ffff	Z, N	1,2
CLRF	f, a	Clear f	1	0110	101a	ffff	ffff	Z	2
COMF	f, d, a	Complement f	1	0001	11da	ffff	ffff	Z, N	1, 2
CPFSEQ	f, a	Compare f with WREG, Skip =	1 (2 or 3)	0110	001a	ffff	ffff	None	4
CPFSGT	f, a	Compare f with WREG, Skip >	1 (2 or 3)	0110	010a	ffff	ffff	None	4
CPFSLT	f, a	Compare f with WREG, Skip <	1 (2 or 3)	0110	000a	ffff	ffff	None	1, 2
DECF	f, d, a	Decrement f	1	0000	01da	ffff	ffff	C, DC, Z, OV, N	1, 2, 3, 4
DECFSZ	f, d, a	Decrement f, Skip if 0	1 (2 or 3)	0010	11da	ffff	ffff	None	1, 2, 3, 4
DCFSNZ	f, d, a	Decrement f, Skip if Not 0	1 (2 or 3)	0100	11da	ffff	ffff	None	1, 2
INCF	f, d, a	Increment f	1	0010	10da	ffff	ffff	C, DC, Z, OV, N	1, 2, 3, 4
INCFSZ	f, d, a	Increment f, Skip if 0	1 (2 or 3)	0011	11da	ffff	ffff	None	4
INFSNZ	f, d, a	Increment f, Skip if Not 0	1 (2 or 3)	0100	10da	ffff	ffff	None	1, 2
IORWF	f, d, a	Inclusive OR WREG with f	1	0001	00da	ffff	ffff	Z, N	1, 2
MOVF	f, d, a	Move f	1	0101	00da	ffff	ffff	Z, N	1
MOVFF	f _s , f _d	Move f _s (source) to 1st word	2	1100	ffff	ffff	ffff	None	
		f _d (destination) 2nd word		1111	ffff	ffff	ffff		
MOVWF	f, a	Move WREG to f	1	0110	111a	ffff	ffff	None	
MULWF	f, a	Multiply WREG with f	1	0000	001a	ffff	ffff	None	1, 2
NEGF	f, a	Negate f	1	0110	110a	ffff	ffff	C, DC, Z, OV, N	
RLCF	f, d, a	Rotate Left f through Carry	1	0011	01da	ffff	ffff	C, Z, N	1, 2
RLNCF	f, d, a	Rotate Left f (No Carry)	1	0100	01da	ffff	ffff	Z, N	
RRCF	f, d, a	Rotate Right f through Carry	1	0011	00da	ffff	ffff	C, Z, N	
RRNCF	f, d, a	Rotate Right f (No Carry)	1	0100	00da	ffff	ffff	Z, N	
SETF	f, a	Set f	1	0110	100a	ffff	ffff	None	1, 2
SUBFWB	f, d, a	Subtract f from WREG with Borrow	1	0101	01da	ffff	ffff	C, DC, Z, OV, N	
SUBWF	f, d, a	Subtract WREG from f	1	0101	11da	ffff	ffff	C, DC, Z, OV, N	1, 2
SUBWFB	f, d, a	Subtract WREG from f with	1	0101	10da	ffff		C, DC, Z, OV, N	'
		Borrow							
SWAPF	f, d, a	Swap Nibbles in f	1	0011	10da	ffff	ffff	None	4
TSTFSZ	f, a	Test f, Skip if 0	1 (2 or 3)	0110	011a	ffff	ffff	None	1, 2
XORWF	f, d, a	Exclusive OR WREG with f	1 ′	0001	10da	ffff	ffff	Z, N	

7) Per la **secció de codi assemblador en negreta** de la part dreta, calcula el seu temps d'execució tenim present que la freqüència de l'oscil·lador del micro és de 1 MHz.

Count1 equ 0x20 Count2 equ 0x21 Delay1 equ d'250' Delay2 equ d'100'

movlw Delay2 movff WREG, Count2

, loop0

movlw Delay1 movwf Count1, A

loop1

nop nop

8) Indiqueu el nombre total de bytes en memòria de programa que ocupa la totalitat del codi de la part dreta en un PIC 18F.

nop
nop
nop
decfsz Count1, F, A
bra loop1
decfsz Count2, F, A
GOTO loop0

movlw d'0'

....

;

CONTROL	OPERA	TIONS							
вс	n	Branch if Carry	1 (2)	1110	0010	nnnn	nnnn	None	
BN	n	Branch if Negative	1 (2)	1110	0110	nnnn	nnnn	None	
BNC	n	Branch if Not Carry	1 (2)	1110	0011	nnnn	nnnn	None	
BNN	n	Branch if Not Negative	1 (2)	1110	0111	nnnn	nnnn	None	
BNOV	n	Branch if Not Overflow	1 (2)	1110	0101	nnnn	nnnn	None	
BNZ	n	Branch if Not Zero	1 (2)	1110	0001	nnnn	nnnn	None	
BOV	n	Branch if Overflow	1 (2)	1110	0100	nnnn	nnnn	None	
BRA	n	Branch Unconditionally	2	1101	Onnn	nnnn	nnnn	None	
BZ	n	Branch if Zero	1 (2)	1110	0000	nnnn	nnnn	None	
CALL	n, s	Call Subroutine 1st word	2	1110	110s	kkkk	kkkk	None	
		2nd word		1111	kkkk	kkkk	kkkk	l	
CLRWDT	_	Clear Watchdog Timer	1	0000	0000	0000	0100	TO, PD	
DAW	_	Decimal Adjust WREG	1	0000	0000	0000	0111	С	
GOTO	n	Go to Address 1st word	2	1110	1111	kkkk	kkkk	None	
		2nd word		1111	kkkk	kkkk	kkkk		
NOP	_	No Operation	1	0000	0000	0000	0000	None	
NOP	_	No Operation	1	1111	MMMM	MMMM	MMMM	None	4
POP	_	Pop Top of Return Stack (TOS)	1	0000	0000	0000	0110	None	
PUSH	_	Push Top of Return Stack (TOS)	1	0000	0000	0000	0101	None	
RCALL	n	Relative Call	2	1101	lnnn	nnnn	nnnn	None	
RESET		Software Device Reset	1	0000	0000	1111	1111	All	
RETFIE	5	Return from Interrupt Enable	2	0000	0000	0001	0005	GIE/GIEH,	