
Cognoms i Nom: UNA POSSIBLE SOLUCIÓ – LA RESPOSTA APAREIX EN COLOR VERMELL Doc. Identitat: _____

Totes les respostes han d'estar degudament justificades. Respostes sense un mínim text explicatiu no es tindran en consideració.

- 1) En base a l'esquema de la figura, on es mostren les connexions realitzades entre el PIC18F i el controlador tipus SPI del LED RGB (A6281), contesteu els següents apartats: (2 p.)
- a) Completeu les definicions següents:

```
#define DADES PORTCbits. RC0
#define CLOCK PORTCbits. RC4
#define LATCH PORTCbits. RC1
#define ENABLE PORTCbits. RC2
```



b) Completeu el codi adjunt per a que la subrutina Tx_Byte_SPI transmeti correctament un byte seguint el format de transmissió SPI.

```
c) Completeu el codi adjunt per a que la
subrutina Activar_RGB_SPI activi el color passat
per paràmetre.
```

```
void Tx_Byte_SPI (unsigned char b) {
  int j;
  for (j = 0; j < 8; j++) {
     DADES = (b & 0x80) >>7;
     b = b << 1;
     CLOCK = 0;
     __delay_ms(1);
     CLOCK = 1;
     __delay_ms(1);
}

void Activar_RGB_SPI (unsigned long ENABLE = 0; // SLAVE SELECT</pre>
```

```
void Activar_RGB_SPI (unsigned long color) {
    ENABLE = 0; // SLAVE SELECT
    Tx_byte_SPI ((BYTE) (color>>24));
    Tx_byte_SPI ((BYTE) (color>>16));
    Tx_byte_SPI ((BYTE) (color>>8));
    Tx_byte_SPI ((BYTE) (color>>0));
    LATCH = 1;
    __delay_ms(1);
    LATCH = 0;
    __delay_ms(1);
    ENABLE = 1;
}
```

d) En base al codi realitzat anteriorment i considerant que el temps d'execució del codi no és significatiu en front als retards (*delays*), quant de temps trigarà la subrutina en activar un color RGB?

 T_{RGB24} = 32bits x 2 mseg + 2 mseg (Latch)

e) En base al codi realitzat anteriorment, en quin ordre de significança es transmeten els bits en la subrutina Tx_byte_SPI(BYTE b)?


De major a menor significança (8é bit primer)

2) En un bus I2C, un Màster transmet un word (16 bits) de manera alternada a 3 esclaus a una velocitat d'100 kbps. Quina seria la velocitat de comunicació efectiva (en bps) entre el Màster i cadascun dels seus esclaus? (1 p)

Per a cada esclau es transmet: 1 bit de condició START + 7 bits d'adreça del dispositiu + 1 bit R/W + 1 bit d'ACK + 8 bits de dades + 1 bit d'ACK + 8 bits de dades (no cal enviar de nou l'adreça) + 1 bit d'ACK + 1 bit de condició STOP = 29 bits (dels quals només 16 bits són de dades).

Velocitat efectiva Master/Slave= 100K bps \cdot 16 / 29 \cdot 1/3 = 18,3 Kbps

3) En relació a les comunicacions USB, quina és la funció de la resistència R2 de la figura següent (1 p)



És la resistència que identifica al dispositiu (el PIC18F) com a Full Speed en el procés de senyalització del tipus de velocitat a nivell electrònic (signaling)

Cognoms i Nom:	Doc. Identitat:	

Totes les respostes han d'estar degudament justificades. Respostes sense un mínim text explicatiu no es tindran en consideració.

4) En relació a les comunicacions USB en mode comunicacions Isòcrones FS (Full Speed), quina seria la mida d'un paquet de dades per a maximitzar la velocitat efectiva de comunicació, si el temps de frame (temps entre dos SOF) fos de 2 mseg? En respondre a la pregunta, no cal que la mida de les dades del paquet DATA0/1 sigui múltiple de 2. Dades: Velocitat Full Speed= 12Mbps, Mida paquet IN/OUT= 35 bits, Mida paquet DATA0/1 = 34 bits + Dades, Mida paquet ACK= 18 bits, Mida màxima de les dades d'un paquet DATA0/1= 1023 Bytes = 8184 bits. (2 p)

Bits en un Frame de 2 mseg = 24000 bits

Per a cada Tx Isòcrona es transmeten = 35 b (IN) + 34 b + la longitud L de les dades (Nota: no es retorna ACK en Tx Isòcrones).

Llavors per maximitzar la velocitat, cal que el nombre de bits per paquet sigui màxim (però menor que 1023 B), que el nombre de bits de N paquets s'apropi i sigui inferior a 24000 bits (amb N enter).

24000 bits = $N \cdot (69 \text{ bits} + L \text{ bits})$

N = 1, L = 23931 bits (massa gran)

N = 2, L = 11931 bits (massa gran)

N = 3, L = 7931 bits

5) Configureu l'EUSART per a realitzar una comunicació asíncrona, a 57600 bauds, amb transmissió de 9 bits de dades. Indiqueu el valor dels bits dels registres TXSTA, RCSTA, BAUCON, SPBRGH i SPBRG. Fosc= 10 MHz (Inclogueu els càlculs necessaris, i justifiqueu la resposta). (1,5 p)

Optem per una configuració de l'USART estàndard, és a dir, sense cap de les funcionalitats avançades. La relació entre Fosc i el valor n del registre SPBRGH: SPBRG és:

Baud rate= Fosc/(C·(n+1)) on C= 64, 16 o 4 en funció de la configuració

Per C=64 => n= 2 => Baus rate real= 52080 bauds

Per C=16 => n= 10 => Baus rate real= 56810 bauds

Per C=4 => n= 42 => Baus rate real= 58139 bauds

L'opció que s'aproxima més al BR desitjat (57600) és C= 4, i per tant SYNC=0, BRG16=1 i BRGH=1. n=42

La configuració dels registres queda (els bits no indicats tenen valor 0)

TXSTAbits.TX9=1, TXSTAbits.TXEN=1, TXSTAbits.SYNC=0, TXSTAbits.BRGH=1

RCSTAbits.SPEN=1, RCSTAbits.RX9=1, RCSTAbits.CREN=1

BAUDCONbits.BRG16=1, SPBRGH=0, SPBRG= 42


Alternativa en la codificació TXSTA= 0x64; RCSTA=0xD0; BAUDCON= 0x08; SPBRGH=0; SPBRG=42;

TABLE 20-1: BAUD RATE FORMULAS

C	onfiguration E	Bits	DDC/FUCADT Made	Baud Rate Formula			
SYNC	BRG16	BRGH	BRG/EUSART Mode				
0	0	0	8-bit/Asynchronous	Fosc/[64 (n + 1)]			
0	0	1	8-bit/Asynchronous	F000/[46 (n + 4)]			
0	1	0	16-bit/Asynchronous	Fosc/[16 (n + 1)]			
0	1	1	16-bit/Asynchronous				
1	0	х	8-bit/Synchronous	Fosc/[4 (n + 1)]			
1	1	х	16-bit/Synchronous				

Legend: x = Don't care, n = value of SPBRGH:SPBRG register pair

6) Indiqueu damunt del següent cronograma d'una recepció d'un byte enviat per un dispositiu segons el protocol 1Wire, en quin moment el dispositiu Màster configura el seu pin 1Wire d'entrada o de sortida. (1 p)




El Master marca el sincronisme de cada bit baixant el bit a zero durant 15 μ s i passa a llegir la resposta del esclau passats 15 μ s. En conseqüència al inici de cada bit es configura el pin de sortida i passats els 15 μ s configura el pin d'entrada per llegir la resposta.

7) Disposem d'un sensor que mesura la distància a un objecte, similar a l'utilitzat al laboratori. La relació tensió de sortida (**Vd**) en funció de la distància (**d**) es mostra a la figura adjunta.

Volem adquirir amb un PIC18F4550 (F_{OSC} = 1 MHz, V_{DD} =5V, V_{SS} =0V) la informació del sensor, que està connectat a l'entrada analògica 2, per a realitzar mesures en l'interval de 0,05 a 0,5 m, amb una resolució de 0,001 m., i 100 mostres/seg.

Indiqueu el nombre mínim de bits necessaris per l'ADC, i els valors dels registres ADCON0, ADCON1 i ADCON2 per a configurar el mòdul A/D amb un temps de conversió mínim. (Inclogueu els càlculs necessaris, i justifiqueu la resposta). (1,5 p)



Nombre de bits

Rang de mesura 0,05 a 0,50 m. (equival de 4,6 a 1,66 volts)

Nombre de codi= Rang mesura/resolució= 0,45/0,001= 450 codis

Considerem que utilitzem com a tensions de referència les tensions d'alimentació del PIC (V_{ref+} = 5 V, V_{ref-} = 0 V, Vd està dintre d'aquestes tensions).

Si en l'interval 4,6-1,66= 2,94 V volem 450 codis, llavors en l'interval de 5 V necessitem 765,30 codis per obtenir la resolució desitjada. Per tant necessitem, com a mínim, un ADC de 10 bits.

Amb un ADC de 10 bits, i V_{ref+} = 5 V, V_{ref-} = 0 V, tenim que si Vin= 1,66 V => Codi= 339, i si Vin= 4,6 V => Codi= 941, llavors la resolució real obtinguda 0,45 m/602 codis = 0,0007475 m.

Configuració del mòdul A/D

Ens demanen adquirir 100 mostres/seg., o el que és el mateix T_{mostreig}=1/100= 0,01 seg.= 10 ms.

Donades les característiques del ADC del PIC18F4550, T_{mostreig} >= T_{CONV}= T_{ACQ} + 12*T_{AD}

 F_{OSC} = 1 MHz => T_{OSC} = 1 μs

Cal satisfer que T_{AD} = $N*T_{osc}$ i T_{AD} \geq 0,8 => N>=1. De les opcions possibles, triem N=2=> T_{AD} = 2 μs

 T_{ACQ} >2,45 i T_{ACQ} = M* T_{AD} => M>=2 Si triem M=2, T_{ACQ} = 2*2 μ s = 4 μ s => T_{CONV} = 4 + 12*2= 28 μ s.

ADCON0= 0x09 // Canal 2 CHS<3:0>= 0010, AD On ADON= 1

ADCON1= 0x0C // Entrades AN0, AN1, AN2 com analògiques, la resta digitals PCFG<3:0>=1100, $V_{ref+} = V_{DD}$, $V_{ref-} = V_{SS}$ VCFG<1:0>= 00

ADCON2= 0x88 // Right justified -> ADFM=1, $2 T_{AD}$ -> ACQT<2:0>= 001, $F_{osc}/2$ -> ADCS<2:0>= 000

ADCON0: A/D CONTROL REGISTER 0

bit 7-6 Unimplemented: Read as '0'

bit 5-2 CHS3:CHS0: Analog Channel Select bits

0000 = Channel 0 (AN0);0001 = Channel 1 (AN1)0010 = Channel 2 (AN2);0011 = Channel 3 (AN3)0100 = Channel 4 (AN4);0101 = Channel 5 (AN5)0110 = Channel 6 (AN6);0111 = Channel 7 (AN7)1001 = Channel 9 (AN9)1000 = Channel 8 (AN8);1010 = Channel 10 (AN10);1011 = Channel 11 (AN11)1100 = Channel 12 (AN12); 1101 = Unimplemented

1110 = Unimplemented; 1111 = Unimplemented bit 1 GO/DONE: A/D Conversion Status bit

When ADON = 1:

 $\overline{1} = A/D$ conversion in progress; 0 = A/D Idle

bit 0 ADON: A/D On bit

1 = A/D converter module is enabled 0 = A/D converter module is disabled

ADCON1: A/D CONTROL REGISTER 1

bit 7-6 Unimplemented: Read as '0

bit 5 VCFG1: Voltage reference Configutaion bit

1 = VREF- (AN2); $0 = V_{SS}$

bit 4 VCFG0: Voltage reference Configutaion bit

1 = VREF + (AN2); $0 = V_{DD}$

bit 3-0 PCFG3:PCFG0: A/D Port Configutaion Control bits

AN12	AN11	AN10	AN9	AN8	AN7(2)	AN6(2)	AN5(2)	AN4	AN3	ANZ	ANI	ANO
Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	A
Α	Α	Α	A	A	Α	Α	Α	Α	Α	Α	Α	A
Α	Α	Α	A	Α	Α	Α	Α	Α	Α	Α	Α	Α
D	Α	A	A	Α	Α	Α	Α	Α	Α	A	Α	A
D	D	Α	Α	Α	Α	Α	Α	Α	Α	A	Α	A
D	D	D	Α	Α	Α	Α	Α	Α	Α	A	Α	A
D	D	D	D	Α	A	Α	Α	Α	Α	Α	Α	A
D	D	D	D	D	Α	A	A	Α	Α	Α	Α	A
D	D	D	D	D	D	A	Α	Α	Α	Α	Α	A
D	D	D	D	D	D	D	Α	Α	A	Α	Α	A
D	D	D	D	D	D	D	D	Α	Α	A	Α	A
D	D	D	D	D	D	D	D	D	Α	A	Α	A
D	D	D	D	D	D	D	D	D	D	Α	Α	A
D	D	D	D	D	D	D	D	D	D	D	Α	A
D	D	D	D	D	D	D	D	D	D	D	D	A
D	D	D	D	D	D	D	D	D	D	D	D	D
	A A A D D D D D D D D D D D D D D D D D	A A A A A A A A A A A A B D D D D D D D	A A A A A A A A A A A A A A A A A A A	A A A A A A A A A A A A A A A A A A A	A A A A A A A A A A A A A A A A A A A	A A A A A A A A A A A A A A A A A A A	A A A A A A A A A A A A A A A A A A A	A A A A A A A A A A A A A A A A A A A	A A A A A A A A A A A A A A A A A A A	A A A A A A A A A A A A A A A A A A A	A A A A A A A A A A A A A A A A A A A	A A

A = Analog input

ADCON2: A/D CONTROL REGISTER 2

bit 7 ADFM: A/D Result Format Select bit

1 = Right justified; 0 = Left justified

bit 6 Unimplemented: Read as '0'

bit 5-3 ACQT2:ACQT0: A/D Acquisition Time Select bits

111 = 20 TAD;110 = 16 TAD101 = 12 TAD;100 = 8 TAD010 = 4 TAD011 = 6 TAD;000 = 0 TAD001 = 2 TAD;

bit 2-0 ADCS2:ADCS0: A/D Conversion Clock Select bits

111 = FRC (clock derived from A/D RC oscillator)

110 = FOSC/64; 101 = FOSC/16

100 = FOSC/4; 011 = FRC (clock derived from A/D RC oscillator)

001 = FOSC/8010 = FOSC/32;

000 = FOSC/2

TXSTA: TRANSMIT STATUS AND CONTROL REGISTER

bit 7 CSRC: Clock Source Select bit

Asynchronous mode: Don't care.

Synchronous mode:

1 = Master mode (clock generated internally from BRG)

0 = Slave mode (clock from external source)

bit 6 TX9: 9-Bit Transmit Enable bit

1 = Selects 9-bit transmission; 0 = Selects 8-bit transmission

bit 5 TXEN: Transmit Enable bit

0 = Transmit disabled1 = Transmit enabled;

bit 4 SYNC: EUSART Mode Select bit

0 = Asynchronous mode1 = Synchronous mode;

bit 3 SENDB: Send Break Character bit

Asynchronous mode:

1 = Send Sync Break on next transmission

0 = Sync Break transmission completed

Synchronous mode: Don't care.

bit 2 BRGH: High Baud Rate Select bit

Asynchronous mode:

1 = High speed;0 = Low speedSynchronous mode: Unused in this mode.

bit 1 TRMT: Transmit Shift Register Status bit

1 = TSR empty;0 = TSR full bit 0 **TX9D**: 9th bit of Transmit Data Can be address/data bit or a parity bit.

RCSTA: RECEIVE STATUS AND CONTROL REGISTER

bit 7 SPEN: Serial Port Enable bit

1 = Serial port enabled

0 = Serial port disabled

bit 6 RX9: 9-Bit Receive Enable bit

1 = Selects 9-bit reception

0 = Selects 8-bit reception

bit 5 SREN: Single Receive Enable bit

Asynchronous mode: Don't care.

Synchronous mode - Master:

1 = Enables single receive

0 = Disables single receive

This bit is cleared after reception is complete.

Synchronous mode - Slave: Don't care.

bit 4 CREN: Continuous Receive Enable bit

Asynchronous mode:

1 = Enables receiver

0 = Disables receiver

Synchronous mode:

1 = Enables continuous receive until enable bit CREN is

cleared (CREN overrides SREN)

0 = Disables continuous receive

bit 3 ADDEN: Address Detect Enable bit

Asynchronous mode 9-bit (RX9 = 1):

1 = Enables address detection, enables interrupt and loads the receive buffer when RSR<8> is set

0 = Disables address detection, all bytes are received and ninth bit can be used as parity bit

Asynchronous mode 8-bit (RX9 = 0): Don't care.

bit 2 FERR: Framing Error bit

1 = Framing error (can be updated by reading RCREG register and receiving next valid byte)

0 = No framing error

bit 1 OERR: Overrun Error bit

1 = Overrun error (can be cleared by clearing bit CREN)

0 = No overrun error

bit 0 RX9D: 9th bit of Received Data

This can be address/data bit or a parity bit and must be calculated by user firmware.

BAUCON: BAUD RATE CONTROL REGISTER

bit 7 ABDOVF: Auto-Baud Acquisition Rollover Status bit

1 = A BRG rollover has occurred during Auto-Baud Rate

Detect mode (must be cleared in software) 0 = No BRG rollover has occurred

bit 6 RCIDL: Receive Operation Idle Status bit

1 = Receive operation is Idle

0 =Receive operation is active

bit 5 RXDTP: Received Data Polarity Select bit

Asynchronous mode:

1 = RX data is inverted

0 = RX data received is not inverted

Synchronous modes:

1 = Received Data (DT) is inverted. Idle state is a low level.

0 = No inversion of Data (DT). Idle state is a high level.

bit 4 TXCKP: Clock and Data Polarity Select bit

Asynchronous mode:

1 = TX data is inverted

0 = TX data is not inverted

Synchronous modes:

1 = Clock (CK) is inverted. Idle state is a high level.

0 = No inversion of Clock (CK). Idle state is a low level.

bit 3 BRG16: 16-Bit Baud Rate Register Enable bit

1 = 16-bit Baud Rate Generator – SPBRGH and SPBRG

0 = 8-bit Baud Rate Generator - SPBRG only (Compatible mode), SPBRGH value ignored

bit 2 Unimplemented: Read as '0'

bit 1 WUE: Wake-up Enable bit

Asynchronous mode:

1 = EUSART will continue to sample the RX pin – interrupt generated on falling edge; bit cleared in hardware on following rising edge

0 = RX pin not monitored or rising edge detected

Synchronous mode: Unused in this mode.

bit 0 ABDEN: Auto-Baud Detect Enable bit

Asynchronous mode:

1 = Enable baud rate measurement on the next character.

Requires reception of a Sync field (55h); cleared in hardware upon completion.

0 = Baud rate measurement disabled or completed

Synchronous mode: Unused in this mode.