ADDWF

Cognoms: Una possible solució

1) Calcula el temps d'execució, en microsegons, del següent tros de codi, suposant que el microcontrolador té un clock de 4MHz. Justifica la resposta.

org 0000h movlw 0x12 clrf 0x00, 0 addwf 0x00, 1, 0 negf 0x00, 0

C1	C2	C3	C4	C5
fetch movlw	exe movlw			
	fetch clrf	exe clrf		
		fetch addwf	exe addwf	
			fetch negf	exe negf

5 cicles x 4 subcicles/cicle = 20 subcicles 20 subcicles * 1 subcicle/4 MHz = 5 μs

ADD W to f

2) Com queden després de l'execució del codi els següents registres?

	b7	b6	b5	b4	b3	b2	b1	b0
0x00	1	1	1	0	1	1	1	0
W (working register)	0	0	0	1	0	0	1	0

al W queda 0x12 (és hexa, no decimal!) negf: és complement a 2!

3) Considerant que el codi mostrat comença a l'adreça 0x0000, omple el codi màquina corresponent en la següent taula de memòria:

Instruccions:				
movlw 0x12	0000	0001 0010	0001	0000 1110
clrf 0x00, 0	0002	0000 0000	0003	0110 1010
addwf 0x00, 1, 0	0004	0000 0000	0005	0010 0110
negf 0x00, 0	0006	0000 0000	0007	0110 1100

Syntax:	ADDWF f {,d {,a}}	Syntax:
Operands:	$0 \le f \le 255$ $d \in [0,1]$ $a \in [0,1]$	Operands:
Operation:	$(W) + (f) \rightarrow dest$	Operation:
Status Affected:	N, OV, C, DC, Z	Status Affect
Encoding:	0010 01da ffff ffff	Encoding:
Description:	Add W to register 'f'. If 'd' is '0', the result is stored in W. If 'd' is '1', the result is stored back in register 'f' (default).	Description:
NEGF	Negate f	MOVLW
NEGF Syntax:	Negate f NEGF f {,a}	MOVLW Syntax:
		Syntax: Operands:
Syntax:	NEGF f{,a} 0 ≤ f ≤ 255	Syntax:
Syntax: Operands:	NEGF f{,a} 0 ≤ f ≤ 255 a ∈ [0,1]	Syntax: Operands: Operation:
Syntax: Operands: Operation:	NEGF $f\{,a\}$ $0 \le f \le 255$ $a \in [0,1]$ $(f) + 1 \to f$	Syntax: Operands: Operation: Status Affecting:
Syntax: Operands: Operation: Status Affected:	NEGF $f\{.a\}$ $0 \le f \le 255$ $a \in [0,1]$ $(f) + 1 \to f$ N, OV, C, DC, Z	Syntax: Operands: Operation: Status Affec

CLRF	Clear f			
Syntax:	CLRF f {,a}			
Operands:	$0 \le f \le 255$ $a \in [0,1]$			
Operation:	$\begin{array}{l} 000h \rightarrow f, \\ 1 \rightarrow Z \end{array}$			
Status Affected:	Z			
Encoding:	0110	101a	ffff	ffff
Description:	Clears the register. If 'a' is '0',			

MOVLW	Move Literal to W			
Syntax:	MOVLW k			
Operands:	$0 \le k \le 255$			
Operation:	$k \rightarrow W$			
Status Affected:	None			
Encoding:	0000	1110	kkkk	kkkk
Description:	The eight-bit literal 'k' is loaded into W.			
Words:	1			
Cycles:	1			

4) Què fa el següent codi?

```
movlb
      0x13, 0, 1
movf
movlb 3
movwf 0x12,1
```

Copia el contingut del registre 0x13 del bank 2, al registre 0x12 del bank 3.

5) Podríem fer el mateix que en el codi anterior en una única instrucció? Si és posible, escriu-la:

movff 0x213,0x312 Si:

6) Compara la sol.lució de la pregunta 4 amb la de la pregunta 5 (si és que n'has trobat alguna).

La de la pregunta 4 ocupa 4 words de 16 bits a memòria de codi, la de la 5, 2 words. La de la pregunta 4 necessita 4 cicles d'execució, la de la 5, 2 cicles. La de la pregunta 4 afecta el contingut del Wreg i del BSR.

MOVF	Move f	MOVWF	Move W to f
Syntax:	MOVF f {,d {,a}}	Syntax:	MOVWF f {,a}
Operands:	0 ≤ f ≤ 255 d ∈ [0,1]	Operands:	0 ≤ f ≤ 255 a ∈ [0,1]
Operation:	a ∈ [0,1] f → dest	Operation:	$(W) \rightarrow f$
Status Affected:	N. Z	Status Affected:	None
		Encoding:	0110 111a ffff ffff
Encoding:	0101 00da ffff ffff	Description:	Move data from W to register 'f'.
Description:	The contents of register 'f' are moved to		Location 'f' can be anywhere in the
	a destination dependent upon the		256-byte bank.
	status of 'd'. If 'd' is '0', the result is		If 'a' is '0', the Access Bank is selected.
	placed in W. If 'd' is '1', the result is		If 'a' is '1', the BSR is used to select the
	placed back in register 'f' (default).		GPR bank (default).
	Location 'f' can be anywhere in the		If 'a' is '0' and the extended instruction
	256-byte bank.		set is enabled, this instruction operates
	If 'a' is '0', the Access Bank is selected.		in Indexed Literal Offset Addressing
	If 'a' is '1', the BSR is used to select the		mode whenever f ≤ 95 (5Fh). See
	GPR bank (default).		

MOVFF	Move f to f
Syntax:	MOVFF f _s ,f _d
Operands:	0 ≤ f _g ≤ 4095 0 ≤ f _d ≤ 4095
Operation:	$(f_S) \rightarrow f_d$
Status Affected:	None
Encoding: 1st word (source) 2nd word (destin.)	1100 ffff ffff ffffs 1111 ffff ffff ffffd
Description:	The contents of source register 'f _d ' are moved to destination register 'f _d '. Location of source 'f _d ' can be anywhere in the 4006-byte data space (000h to FFFh) and location of destination 'f _d ' can also be anywhere from 000h to FFFh. Either source or destination can be W (a useful special situation). MOVFF is particularly useful for transferring a data memory location to a peripheral register (such as the transmit buffer or an I/O port). The MOVFF instruction cannot use the PCL, TOSU, TOSH or TOSL as the destination register.

MOVLB		Move Lite	Move Literal to Low Nibble in BSR				
Syntax:		MOVLW	MOVLW k				
Operand	5:	0 ≤ k ≤ 258	$0 \le k \le 255$				
Operation	n:	$k \to BSR$					
Status Af	fected:	None					
En∞ding	j :	0000	0001	kkk	k	kkkk	
Descripti	on:	Bank Sele of BSR<7:	The eight-bit literal 'k' is loaded into the Bank Select Register (BSR). The value of BSR<7:4> always remains '0' regardless of the value of k ₇ :k ₄ .				
Words:		1					
Cycles:		1					
Q Cycle	Activity:						
	Q1	Q2	, Q3	3		Q4	
)ecode	Read literal 'k'	Process Write litera Data 'k' to BSF				
Example		MOVLB	5	•			
	BSR Reg r Instruction BSR Reg	gister = 00 on	2h 5h				

Nom i Cognoms:	Una possible solució
----------------	----------------------

7) De quina mida és el bus d'adreces i dades per accedir a la ROM Program Memory.

El bus d'adreces és de 21 bits i el de dades de 16.

8) Es cert o fals que no hi ha cap mena de connexió entre el bus de dades de la ROM i el bus de dades de la RAM? Penseu si hi ha alguna instrucció que ho permeti. Raoneu la resposta.

Tot i que és tracta d'una arquitectura Harvard, amb un bus per accedir al programa i un altre per accedir a les dades, hi han instruccions que mouen dades (constants) des del programa a la memòria de dades. Un exemple d'aquestes instruccions és movlw que mou un literal al working register via el bus de dades (veure diapositiva 3 del PIC-1.PPT).

9) Si el temps d'execució d'un instrucció d'un cicle és de 200 nseg, quina és la freqüència del rellotge? Indiqueu els càlculs en la resposta.

```
Tclk = Tinstruccio / 4 = 200/4 nseg = 50 nseg fclk = 1/Tclk = 20 MHz
```

10) Quina decisió de disseny sobre el format o mida del conjunt d'instruccions obliga a dividir la memòria en bancs?

El fet que la majoria d'instruccions són de 16bits, reservant només 8 bit per a especificar l'adreça a les dades. Com la memòria RAM és més gran que el 256 Bytes, aquesta s'ha dividit en bancs.

11) Si el PIC18F4550 disposa de 2KB de memòria de dades, quants bits del BSR (Bank Select Register) són significatius? I si el microcomputador disposes de 4KB de memòria de dades?

Per adreçar 2KB es necessita 11 bits, dels quals 8 estan especificats en la instrucció i els altres 3 en el registre BSR (Bank Select Register). En el cas de 4KB necessitaríem 4 bits addicionals.

12) Quina instrucció o tipus d'instruccions sol haver en l'adreça 0x00000? Raoneu la resposta.

En l'adreça absoluta 0 de la memòria del programa hi ha la primera instrucció que s'executarà després de donar tensió al microprocessador. Degut a que en adreces posteriors (0x08h i 0x16) hi ha l'espai reservat per a interrupcions, s'acostuma a incloure un salt en l'adreça zero per accedir al programa principal (una instrucció goto o branch).