
Nom i Cognoms:

Contesteu en aquest mateix full en l'espai reservat de cada pregunta. Raoneu totes les respostes. Les respostes que no vagin acompanyades d'una mínima explicació no s'admetran.

1. (1 Punt) Dibuixeu l'esquema complet d'un conversor A/D Flash de 3 bits.



- 2. (1.5 Punt) Un conversor A/D de 10 bits amb tensions de referència +-5 volts i temps de resposta total de 25 μseg, té a la seva entrada un filtre antialiàsing amb una freqüència de tall de 12 KHz. A l'entrada del filtre antialiàsing hi ha un sensor de corrent que proporciona un senyal variable d'entre -4 i 4 volts i com a molt de 6 KHz de freqüència màxima. Es demana:
 - a. Quina és la freqüència màxima a la que es podrien adquirir les mostres?

Fmostreig = 1/Tmostreig = 1/25 μseg = 40 KHz

b. Quina és la freqüència mínima a la que s'haurien d'adquirir les mostres?

Per no tenir l'efecte aliasing s'haurien d'adquirir al doble de la freq. màxima del senyal. Com que el sensor no proporciona un senyal major de 6KHz, llavors s'haurien d'adquirir a 12 KHz com a mínim.

c. Quina seria la freqüència de tall més adequada del filtre antialiàsing si es vol adquirir una mostra cada 1 mseg?

La freqüència de tall més adequada és a la meitat de la freqüència de mostreig per a que no hi hagi *aliaisinq*, llavors hauria de ser de 500 Hz.

3. (1 Punt) Un sistema receptor dotat d'una memòria auxiliar de 1GB de RAM en una memòria SD, rep un flux de dades d'una línia sèrie configurada a 9600 bps amb 8 bits de dades, 1 bit de paritat parell i 2 bits de Stop. Si es vol emmagatzemar totes les dades rebudes utilitzant la configuració descrita anteriorment, en quan de temps s'omplirà la memòria auxiliar del sistema?

$$1GB = 1024 MB = 1024 \cdot 1024 KB = 1024 \cdot 1024 1024 B = 2^{30} Bytes$$

Per cada byte de dades tx. s'envien 12 bits (1 Start+ 8 de dades + 1 paritat + 2 Stop). Si el flux de dades no s'atura i no hi ha errors de comunicació, el temps total per omplir el buffer d'un GB serà de = 2^{30} Bytes * 12 bits/Byte * 1/9600 bps = 1342177,28 segons.

4. (1.5 Punt) Es vol realitzar una comunicació sèrie asíncrona de 8 bits a 115200 bps. Segons la taula següent, quin seria el valor dels registres BRGH i SPBRG que ens aproparia amb més exactitud a la velocitat requerida?

TABLE 20-1: BAUD RATE FORMULAS

Co	onfiguration B	its	BRG/EUSART Mode	Baud Rate Formula				
SYNC	BRG16	BRGH	BRG/EUSART Mode					
0	0	0	8-bit/Asynchronous	Fosc/[64 (n + 1)]				
0	0 1		8-bit/Asynchronous	Foco/[16 /p + 1)]				
0	1	0	16-bit/Asynchronous	Fosc/[16 (n + 1)]				
0	1	1	16-bit/Asynchronous					
1	0	×	8-bit/Synchronous	Fosc/[4 (n + 1)]				
1	1	×	16-bit/Synchronous					

Legend: x = Don't care, n = value of SPBRGH:SPBRG register pair

Hi han dues possibilitats per tx. 8 bits asíncrons (SYNC = 0; BRG16 = 0), utilitzant a) BRGH = 0 o b) BRGH = 1.

- a) Si Fosc / [64 (n+1)] = 115200, llavors n = 0,085. Llavors utilitzant el valor enter més proper SPBRG = 0. Fet que produeix que Baud Rate sigui de 125000.
- b) Si Fosc / [16 (n+1)] = 115200, llavors n = 4,340. Llavors utilitzant el valor enter més proper SPBRG = 4. Fet que també produeix que Baud Rate sigui de 125000.

En conseqüència qualsevol de les dos opcions: (BRGH = 0, SPBRG=0), (BRGH = 1, SPBRG=4) ens dona el mateix error.

Nom i Cognoms:____

Contesteu en aquest mateix full en l'espai reservat de cada pregunta. Raoneu totes les respostes. Les respostes que no vagin acompanyades d'una mínima explicació no s'admetran.

1. Indica l'estat lògic de les línies D+ i D- si el host USB envia un paquet de ACK a un dispositiu (1, 5 punts).

IDLE	SOP	PID	DATA	CRC	EOP	IDLE
	0000001	See table - 8b	0 to 1023B	5 or 16b	2b	

Paquet Format

	(LSb)							(MSb)
PID bits:	PID ₀	PID ₁	PID ₂	PID ₃	PID 0	PID 1	PID 2	$\overline{\text{PID}}_3$

PID Type	PID Name	PID[3:0]*	Description
Token	OUT	0001B	Address + endpoint number in host-to-function transaction
	IN	1001B	Address + endpoint number in function-to-host transaction
	SOF	0101B	Start-of-Frame marker and frame number
	SETUP	1101B	Address + endpoint number in host-to-function transaction for SETUP to a control pipe
Data	DATA0	0011B	Data packet PID even
	DATA1	1011B	Data packet PID odd
Handshake	ACK	0010B	Receiver accepts error-free data packet
	NAK	1010B	Rx device cannot accept data or Tx device cannot send data
	STALL	1110B	Endpoint is halted or a control pipe request is not supported.
Special	PRE	1100B	Host-issued preamble. Enables downstream bus traffic to low-speed devices.

^{*}Note: PID bits are shown in MSb order. When sent on the USB, the rightmost bit (bit 0) will be sent first.

	Idl	dle SOP							PID							EOP		Idle					
D+	1	1	0	0	0	0	0	0	0	1	0	1	0	0	1	0	1	1	0	0	1	1	1
D+c	1	1	0	1	0	1	0	1	0	0	1	1	0	1	1	0	0	0	0	0	1	1	1
D-c	0	0	1	0	1	0	1	0	1	1	0	0	1	0	0	1	1	1	0	0	0	0	0

- 2. Té alguna avantatja utilitzar NRZI i $Stuffed\ bit$, respecte a una codificació directa '1' = 5V, '0' = 0V? Indica-la (1 punt)
 - Si. Donat que els 0 codifiquen canvis d'estat a la línia (NRZi) i que impedim que hi hagi molts 1 (no canvi d'estat) seguits amb el stuffed bit, forcem que hi hagi moltes transicions 0/1 1/0, cosa que ajuda a sincronitzar la recepció per part de la interfície USB.

- 3. La placa emprada a laboratori es connecta al PC mitjançant un cable USB i un microcontrolador dedicat. Quin tipus d'*EndPoint* creieu que és el més adequat per enviar els fitxers .hex a la placa? Per què? (1 punt)
 - Com que és una transferència que s'origina aperiòdicament, amb una certa quantitat de dades a transferir i on importa que les dades arribin correctament, el tipus d'endpoint a emprar és BULK.
- 4. Què limita el nombre de dispositius esclaus que podem connectar a un microcontrolador en els següents casos (1,5 punts):
 - Bus I2C: En el bus I2C es defineix una trama que té 7 bits d'adreces. Per tant podrà haver com a molt 128 dispositius connectats.
 - Bus SPI (mètode 1): En aquest cas (sense emprar hardware addicional) podríem triar tants dispositius com pins d'E/S tinguem lliures en el microcontrolador que fa de màster.
 - Bus SPI (mètode 2): En principi ni hi hauria limitació de nombre, però cal considerar: retard en transferir/rebre la informació quan augmenta el nombre de dispositius. capacitat del pin SCK del micro per governar altres pins (fan-out) retard de la línia SCK si és massa llarga.




Figure 10.5 Single-master and multiple-slave device connection (method 1)




Figure 10.6 Single-master and multiple-slave device connection (method 2)