

Dividers

Empezar tarea

- Fecha de entrega 25 de jun a las 23:59
- Puntos 100
- Entregando una carga de archivo
- Disponible después de 14 de jun en 0:00

Realizar la implementación de 1 Divisor entero de 64-bits

- La parametrización no se considerará para la calificación final, pero es un buen reto para ser implementada.

Se deberá realizar la implementación de 1 arquitectura de división, restoring/non-restoring/Newton-Raphson/SRT

- Las arquitecturas restoring/non-restoring se calificarán sobre 80
- Las arquitecturas Newton-Raphson/SRT se calificarán sobre 110
- Tratar de obtener un pipeline optimizado para frecuencia, traten que cada una de las etapas de pipeline tenga un logic depth < 30 , un logic depth < 40 aún es aceptado pero no excedan mucho este límite
- Debe de soportar operaciones con signo y sin signo
- Incluye la bandera `div_zero_f` que indica un division entre 0, en este caso el resultado regresa -1 y el remainder el dividendo.
- El remainder conserva el signo del dividendo.

El divisor debe de respetar la siguiente interface

```
module divider#(  
    parameter int WIDTH = 64  
) (  
    input logic [WIDTH-1:0] srca,  
    input logic [WIDTH-1:0] srcb,  
    input logic is_signed,  
    output logic [WIDTH-1:0] result,  
    output logic [WIDTH-1:0] rem,  
    output logic div_zero_f  
);
```

En el reporte incluir la frecuencia máxima alcanzada por el circuito, así como la ruta crítica, área y niveles de lógica de la ruta crítica

Recuerden revisar la rubrica de calificación para incluir todo lo necesario en el reporte.

Anexo el TB simple del divisor con el cual pueden verificar su diseño

[tb_divider.sv \(https://canvas.iteso.mx/courses/56482/files/12277857?wrap=1\)](https://canvas.iteso.mx/courses/56482/files/12277857?wrap=1) 
(https://canvas.iteso.mx/courses/56482/files/12277857/download?download_frd=1)