

UNIDAD 2

viernes, 11 de septiembre de 2020 17:53

CLASE SEPTIEMBRE 11

Ya vimos las direcciones de memoria, palabras,

TECNICAS BASICAS DE IMPLEMENTACION DE PROCESADORES

¿Quién es responsable de unos de los componentes de rendimiento, los cuales son CPI y Duración del ciclo de reloj? **La Implementación.**


▪ La arquitectura da la forma a un edificio, pero la carpintería determina la calidad de su construcción. **La carpintería de la computación es la implementación**, que es responsable de unos de los componentes de rendimiento:

- **CPI (ciclos de reloj por instrucción) y**
- **Duración del ciclo de reloj.**

▪ Iniciaremos dando énfasis en el control y las interrupciones vistas anteriormente.

▪ Von Neumann dividió el computador en componentes básicos, y estos componentes permanecen todavía:

- **La CPU o procesador:** Es el núcleo del computador y contiene todo excepto memoria, entrada y salida.
- El procesador se divide además en computación y control.



=====

La ruta de datos ("datapath") es el conjunto de unidades funcionales que procesan los datos

Desde <<http://darkdans.blogspot.com/2017/02/el-camino-de-datos-datapath.html>>

Explicación: Datapath es como va a recorrer la información dentro del CPU. (qué componentes se van a activar cuando ADD \$R1, \$R2) o las rutas que deben tomar los datos en base a las señales de control.

¿El datapath consta de o De qué consta el datapath? R/unidades de ejecución, como ejemplo unidades aritméticas (ALU) o desplazadores, registros, y caminos de comunicación entre ellos.

- =====
- Hoy día, el órgano «**aritmético**» de von Neumann se denomina camino de datos (datapath). Consta de unidades de ejecución, como ejemplo **unidades aritméticas (ALU) o desplazadores, registros, y caminos de comunicación** entre ellos.
 - Desde la perspectiva del programador, el camino de datos contiene la mayor parte del estado del procesador la información que se debe guardar cuando se suspende la ejecución de un programa y después restaurar para que continúe ejecutándose.
 - Además de los registros de propósito general visibles al usuario, el estado incluye el contador de programa (PC), el registro de direcciones de interrupción (IAR), y el registro de estado del programa

- =====
- **La importancia del diseño del procesador.**
 - El rendimiento de un computador está determinado por el tiempo que la CPU tarda en ejecutar programas:

Tiempo de CPU = instrucciones por programa x CPI X tiempo de ciclo

$(\text{tiempo de CPU}) = (\text{instrucciones por programa}) \times \text{CPI} \times (\text{tiempo de ciclo})$

▪ El diseño del procesador determina el **tiempo del ciclo de reloj, Número de ciclos de reloj promedio por instrucción**. Comúnmente estos dos factores tienen una relación inversa:

- **Procesador monociclo:** 1 ciclo por instrucción tiempo de ciclo largo
- **Procesador multiciclo:** Varios ciclos por instrucción, tiempo de ciclo corto

=====

▪ **Metodología para el diseño de un procesador**

▪ **Paso 1: Analizar el repertorio de instrucciones** para obtener los requisitos de la ruta de datos. La ruta de datos debe incluir tantos elementos de almacenamiento como registros sean visibles por el programador. Además puede tener otros elementos de almacenamiento transparentes.

▪ La ruta de datos debe incluir tantos tipos de elementos operativos como tipos de operaciones de cálculo se indiquen en el repertorio de instrucciones.

- El significado de cada instrucción vendrá dado por un conjunto de transferencias entre registros. La ruta de datos debe ser capaz de soportar dichas transferencias.

=====

- **Paso 2: Establecer la metodología de temporización**

- **Monociclo (CPI = 1):** todas las transferencias de entre registros implicadas en una instrucción se realizan en un único ciclo de reloj.

- **Multiciclo(CPI>1):** las transferencias entre registros implicadas en una instrucción se reparten entre varios ciclos de reloj.

=====

- **Paso 3:** Seleccionar el conjunto de módulos(de almacenamiento, operativos e interconexión) que forman la ruta de datos .

- **Paso 4:** Ensamblar la ruta de datos de modo que se cumplan los requisitos impuestos por el repertorio, localizando los puntos de control .

- **Paso 5:** Determinar los valores de los puntos de control analizando las transferencias entre registros incluídas en cada instrucción.

- **Paso 6:** Diseñar la lógica de control.

=====

podría decirse que el datapath es la lógica con la que se diseñó el cpu?

Básicamente serían las rutas que deben tomar los datos en base a las señales de control?

datapath

paso 1: lo que hará, analizar el repertorio de instrucciones y obtener los requisitos del datapath (qué es lo que queremos que haga) o definir las instrucciones que ejecutara el procesador

paso 2: capacidad de realizar las acciones (de cuantas va a hacer, la capacidad del procesador para ejecutar las acciones, si la hará en un solo ciclo o en varios) y establecer la temporización.

Paso 3: Seleccionar el conjunto de módulos que componen la ruta de datos (qué componentes utilizaré para hacer dichas operaciones)

Paso 4: Ensamblar y hacer la implementación del datapath y que se cumplan los requisitos del repertorio, localizar los puntos de control.

1:11:18 hora

=====

Puntos de control

Paso 5:

Paso 6:

Datapath mips

Computo---->1-4

Control ---->5-6

MOV \$R1, 0X323 ----->

ADD \$R1 , \$R2

=====

3.1.3 Procesadores RISC y procesadores CISC

Siempre ha existido una gran polémica en torno a cuál de estas dos plataformas es mejor. Tal vez podamos considerar inútil estar hablando sobre esto, pero es interesante comprender la diferencia entre estas dos plataformas para entender varios aspectos de los procesadores modernos.

Un procesador CISC (Complex Instruction Set Computer, u ordenador con un conjunto complejo de instrucciones), es capaz de ejecutar varios centenares de instrucciones complejas diferentes, siendo extremadamente versátil. Algunos ejemplos de procesadores CISC son el 386 y el 486.

A inicios de la década de los años 80, la tendencia era construir chips con conjuntos de instrucciones cada vez más complejos. Sin embargo, algunos fabricantes consideraron seguir el camino contrario, creando el formato RISC (Reduced Instruction Set Computer, u ordenador con un conjunto reducido de instrucciones). **Al contrario de los complejos procesadores CISC, los procesadores RISC sólo son capaces de ejecutar algunas instrucciones simples.** Justamente por esto, los chips basados en esta arquitectura son más simples y más baratos. **Otra ventaja de los procesadores RISC, es que al tener un número menor de circuitos internos, pueden trabajar a frecuencias más elevadas.** Un ejemplo son los procesadores Alpha, que en el año 97 ya podían trabajar a unos nada despreciables 600 MHz para la época.

Puede parecer extraño que un chip que es capaz de ejecutar pocas instrucciones pueda ser considerado, por muchos, más rápido que otro que ejecuta centenares de instrucciones. Pero un procesador RISC es capaz de ejecutar tales instrucciones de forma mucho más rápida. La idea principal es que a pesar de que un procesador CISC sea capaz de ejecutar centenares de instrucciones diferentes, sólo algunas son usadas de forma frecuente.

Entonces, podríamos crear un procesador optimizado para ejecutar sólo las instrucciones simples que se utilizan con una mayor frecuencia. Como de cualquier forma, poca gente programa directamente en lenguaje ensamblador, bastaría alterar los compiladores para que los programas fuesen compatibles con los nuevos procesadores.

Es indiscutible, sin embargo, que los procesadores CISC son mejores en la mayoría de tareas, principalmente por su gran número de recursos. Por eso, en vez de la consolidación de una de las dos tecnologías, actualmente vemos procesadores híbridos, que son esencialmente procesadores CISC pero que incorporan muchos recursos encontrados en los procesadores RISC (o viceversa).

Examinando desde un punto de vista un poco más práctico, la ventaja de una arquitectura CISC es que ya tenemos muchas de las instrucciones guardadas en el propio procesador, lo que facilita el trabajo de los programadores, que ya disponen de prácticamente todas las instrucciones que serán usadas en sus programas. En el caso de un chip estrictamente RISC, el programador tendría un poco más de trabajo, pues sólo dispondría de instrucciones simples y tendría que combinar varias instrucciones siempre que necesitase ejecutar alguna tarea más compleja.

En los chips actuales, que son una mezcla de las dos arquitecturas, unimos las dos capacidades. Internamente, el procesador lleva a cabo sólo instrucciones simples. Estas instrucciones internas, variando en función del tipo de procesador, se adaptan al

proyecto del chip. Por ejemplo, las instrucciones internas de una K6 son diferentes a las de un Pentium. Sobre estas instrucciones internas disponemos de un circuito decodificador, que convierte las instrucciones complejas utilizadas por los programas, en varias instrucciones simples que pueden ser entendidas por el procesador.

El conjunto básico de instrucciones usadas en los equipos PC es conocido por el conjunto **x86. Este conjunto está compuesto por un total de 187 instrucciones**, que son las más utilizadas por todos los programas. Además de este conjunto principal, algunos procesadores también traen añadidas instrucciones alternativas, que permiten a los programas ejecutar algunas tareas de forma más rápida de lo que sería posible sólo con el uso de las instrucciones x86. Algunos ejemplos de conjuntos alternativos de instrucciones son el MMX (usado a partir del Pentium MMX), el 3D-Now! (usado por los procesadores de la casa AMD a partir del K6-2) y el SSE (soportado a partir del Pentium III).

QUE SON LOS PROCESADORES RISC Y CISC?

=====

RISC es el acrónimo de Reduced Instruction Set Computer lo que en castellano viene a ser conjunto reducido de instrucciones de computadora. Se entiende por procesador RISC aquel que tiene un conjunto de instrucciones con unas características determinadas.

Las características que generalmente son encontradas en los diseños RISC son:

Codificación uniforme de instrucciones, lo que permite una de codificación más rápida. Un conjunto de registros homogéneo, permitiendo que cualquier registro sea utilizado en cualquier contexto y así simplificar el diseño del compilador.

Modos de direccionamiento simple con modos más complejos reemplazados por secuencias de instrucciones aritméticas simples.

Los tipos de datos soportados en el hardware no se encuentran en una máquina RISC.

Los diseños RISC también prefieren utilizar como característica un modelo de memoria Harvard, donde los conjuntos de instrucciones y los conjuntos de datos están conceptualmente separados.

Ventajas del diseño Risc

La CPU trabaja más rápido al utilizar menos ciclos de reloj para ejecutar instrucciones. Utiliza un sistema de direcciones no destructivas en RAM. Eso significa que a diferencia de CISC, RISC conserva después de realizar sus operaciones en memoria los dos operandos y su resultado, reduciendo la ejecución de nuevas operaciones. Cada instrucción puede ser ejecutada en un solo ciclo del CPU

Desventajas del diseño RISC

Menor potencia que otros procesadores. Existen operaciones que se aceleran muchísimo con instrucciones complejas.

Sobre todo de índole matemática asociadas a simulaciones, tratamiento de señal, video, fotos.

* **Mayor tamaño de los programas.** Esto en la actualidad no tiene importancia ya que la capacidad de los discos duros ha crecido de forma exponencial y bajada su precio pero hace años era importante.

Ejemplo Procesadores RISC

MIPS, Millions Instruction Per Second.

PA-RISC, Hewlett Packard.

SPARC, Scalable Processor Architecture, Sun Microsystems.

POWER PC, Apple, Motorola e IBM.

Dispositivos que poseen procesadores RISC

La línea MIPS Technologies Inc., que se encontraba en la mayoría de las computadoras de Silicon Graphics hasta 2006, y estuvo en las consolas ya descatalogadas Nintendo 64, PlayStation y PlayStation 2. Actualmente se utiliza en la PlayStation Portable y algunos routers.

La serie IBM POWER, utilizado principalmente por IBM en Servidores y superordenadores.

La versión PowerPC de Motorola e IBM (una versión de la serie IBM POWER) utilizada en los ordenadores AmigaOne, Apple Macintosh como el iMac, eMac, Power Mac y posteriores (hasta 2006). Actualmente se utiliza en muchos sistemas empujados en automóviles, routers, etc, así como en muchas consolas de videojuegos, como la Playstation 3, Xbox 360 y Wii.

El procesador SPARC y UltraSPARC de Sun Microsystems y Fujitsu, que se encuentra en sus últimos modelos de servidores (y hasta 2008 también en estaciones de trabajo).

El PA-RISC y el HP/PA de Hewlett-Packard, ya descatalogados.

El DEC Alpha en servidores HP AlphaServer y estaciones de trabajo AlphaStation, ya descatalogados.

El ARM – El paso de hardware de instrucciones x86 en operaciones RISC llega a ser significativo en el área y la energía para dispositivos móviles e integrados. Por lo tanto, los procesadores ARM dominan en PALM, Nintendo DS, Game Boy Advance y en múltiples PDAs, Apple iPods, Apple iPhone, iPod Touch (Samsung ARM1176JZF, ARM Cortex-A8, Apple A4), Apple iPad (Apple A4 ARM -based SoC), videoconsolas como Nintendo DS (ARM7TDMI, ARM946E-S), Nintendo Game Boy Advance (ARM7TDMI). El Atmel AVR usado en gran variedad de productos, desde mandos de la Xbox a los

coches de la empresa BMW.

La plataforma SuperH de Hitachi, originalmente usada para las consolas Sega Super 32X, Saturn y Dreamcast, ahora forman parte de el corazon de muchos equipos electrónicos para el consumo. SuperH es la plataforma base de el grupo Mitsubishi - Hitachi. Estos dos grupos, unidos en 2002, dejaron aparte la propia arquitectura RISC de Mitsubishi, el M32R.

Los procesadores XAP usados en muchos chips wireless de poco consumo (Bluetooth, wifi) de CSR.

Que es un procesador CISC?

CISC: (Complex Instruction Set Computer, u ordenador con un conjunto complejo de instrucciones), es capaz de ejecutar varios centenares de instrucciones complejas diferentes siendo extremadamente versátil.

RISC: (Reduced Instruction Set Computer, u ordenador con un conjunto reducido de instrucciones), es capaz de ejecutar tales instrucciones de forma mucho mas rápida.

Características

CISC	RISC
“Computador con repertorio de instrucciones complejo”	“Computador con repertorio de instrucciones reducido”
Gran número de instrucciones complejas, múltiples ciclos.	Pocas instrucciones y muy básicas.
Permite implementar instrucciones de alto nivel directamente o con un número pequeño de instrucciones ensamblador.	Repertorio simple y ortogonal.
Gran variedad de tipos de datos y de modos de direccionamiento.	Formato de instrucción uniformes.
Se pueden añadir nuevas instrucciones al repertorio manteniendo las antiguas.	Pocos tipos de datos y de modos de direccionamiento, siempre los más sencillos.

Ventajas

CISC	RISC
Facilidad de implementación del conjunto de instrucciones.	Se incrementa la velocidad a un conjunto de instrucciones más simples.
Compatibilidad hacia adelante y hacia atrás de nuevas CPU's.	Hardware más simple debido a las instrucciones más sencillas que requieren menos espacios del chip.
Facilidad de programación.	El ciclo del diseño más corto resulta en un diseño efectivo, costos controlados de desarrollo tiempo de salida del mercado más corto.
Puede ser menor la complejidad del compilador.	

Desventajas

CISC	RISC
La complejidad del conjunto de instrucciones crece.	Excesiva dependencia en la efectividad del compilador.

Las instrucciones de longitud variable reducen el rendimiento del sistema.	La depuración de los programas se hace difícil por la programación de instrucciones.
Inclusión de instrucciones que raramente se usan.	Se incrementa el tamaño del código de lenguaje máquina.
	Necesidad de memoria rápida.

EJEMPLOS

CISC:

Intel 8086, 8088, 80386, 80486.

Motorola 68000, 68010, 68020, 68030, 6840.

AMD.

IMS.

RISC:

Fabricantes de RISC.

Hewlett Packard (PA-RISC).

Digital equipment (Alpha).

Silicon (MIP).

Sun microsystems (SPARC).

IBM, Motorola.

Apple (PowerPC)

DISPOSITIVOS

CISC:

Computadoras de escritorio.

Laptos.

Servidores.

Xbox One – PS4

RISC:

Smartphones.

Tabletas.

Raspberrys.



Los microprocesadores CISC tienen un conjunto de instrucciones que se caracteriza por ser muy amplio y permitir operaciones complejas entre operandos situados en la memoria o en los registros internos, en contraposición a la arquitectura RISC.

CARACTERISTICAS

- Permiten operaciones complejas entre operandos situados en la memoria o en los registros internos.
- Los CISC pertenecen a la primera corriente de construcción de procesadores, antes del desarrollo de los RISC.

VENTAJA DEL DISEÑO CISC

- Reduce la dificultad de crear compiladores.
- Permite reducir el costo total del sistema.
- Reduce los costos de creación de software.
- Mejora la compactación de código.
- Facilita la depuración de errores.

DESVENTAJAS DEL DISEÑO CISC

- Se dificulta el paralelismo. Esto obliga a subsanar lo anterior mencionado con microprocesadores que implementen un sistema que convierte instrucciones complejas en varias instrucciones simples.
- No llega a ser tan eficiente como la arquitectura RISC
- Utiliza más recursos que RISC.
- Inclusión de instrucciones que raramente se usan.
- La complejidad del conjunto que contiene las instrucciones es creciente.

EJEMPLOS DE MICROPROCESADORES BASADOS EN LA TECNOLOGIA CISC

- **Intel** 8086, 8088, 80286, 80386, 80486.

- **Motorola** 68000, 68010, 68020, 68030, 6840.

DISPOSITIVOS QUE POSEEN LOS PROCESADORES CISC

- XBOX-one
- Playstation-4
- Todos los procesadores Intel de 32bits

QUE ES UN PROCESADOR RISC

- RISC es el acrónimo de Reduced Instruction Set Computer lo que en castellano viene a ser conjunto reducido de instrucciones de computadora. Se entiende por procesador RISC aquel que tiene un conjunto de instrucciones con unas características determinadas.

PCI-EXPRESS, PCI, AGP

PCI-EXPRESS

- Es lo último en tecnología, vino a sustituir los buses PCI y AGP.
- Cuenta con dos velocidades, la PCI Express 1X con velocidad de 133Mhz para dispositivos como tarjetas de audio y TV.
- Con PCI Express estaremos en la capacidad de ampliar y duplicar la velocidad de transferencia de datos de la ya conocida PCI.
- PCI Express, a nivel físico, es una conexión serial de dos vías la cual lleva los datos en paquetes a lo largo de dos pares de carriles de datos punto a punto permitiendo que su tasa de velocidad sea mayor.
- PCI Express (también abreviado como PCIe o PCI-E) es una evolución del estándar PCI presentada en 2004 que consiste en el PCI serial.
- Actualmente encontramos diferentes tipos de ranuras PCI Express en nuestra tarjeta madre las cuales son de diversos tamaños, encontramos las siguientes opciones:
- x1 Cuenta con una capacidad de 250 MB/s y la encontramos en la mayoría de boards actuales.
- x4 Cuenta con una capacidad de 800 MB/s y se usa principalmente en los servidores.
- x8 Cuenta con una capacidad de 1600 MB/s y su uso principal también está enfocado a nivel de servidores.
- x16 Posee una capacidad de 4000 MB/s y la podemos encontrar en todas las tarjetas madre modernas ya que es un estándar para tarjetas gráficas.
- x32 (No tan común) Posee una capacidad de 8000MB/s y tiene el mismo formato que la versión x16 de PCI Express.
- Cada uno de estos tipos de PCI Express varia su tamaño y es por esto que cada tipo esta precedido por una letra x donde la x significa el número de líneas o carriles que serán usados para transportar la información.
- La velocidad se ve aumentada gracias al uso de comunicaciones full-duplex, a la par que el tamaño del bus disminuye. Tenemos, de hecho, cinco tipos de ranuras, según dispongan de uno, dos, cuatro, ocho o dieciséis carriles de comunicaciones para el traspaso de datos entre la placa PCIe y la placa base del sistema informático.
- La compatibilidad hacia atrás garantiza que un fabricante puede reconvertir un diseño PCI a una nueva placa PCI Express con tan solo adaptar los conectores físicos, manteniendo el mismo funcionamiento del dispositivo.
- Las velocidades de transferencia aumentan respecto a su predecesor, llegando a los 250 MB/s en la versión 1.x y conector x1 (4 GB/s para el conector x16), los 500 MB/s de la versión 2.x con el conector x1 (8 GB/s para el x16), y 1969 MB/s en el conector x1 para la versión 4.0 del estándar PCIe (31,51 GB/s en el conector x16).
- Esta última versión proporciona un ancho de banda tan rápido como la versión más

veloz del estándar de conectividad AGP para tarjetas gráficas.

- Es por ello que PCI Express está llamado no solamente a sustituir al estándar PCI, sino también a los demás estándares de conectividad de tarjetas de periféricos directamente a la placa base, como el mismo AGP para las tarjetas gráficas, simplificando la construcción de tarjetas madre y las compras a los usuarios.

Dispositivos que se le pueden conectar

- Se usa para conectar una pequeña tarjeta que añade conectividad WIFI y Bluetooth
- Tarjetas de sonido
- Capturadoras
- Tarjetas de red
- Tarjetas con puerto USB adicional
- Tarjetas gráficas
- SSD de alta velocidad basados en NVME

PCI

En informática, Peripheral Component Interconnect o PCI (en español: Interconexión de Componentes Periféricos), es un bus estándar de computadoras para conectar dispositivos periféricos directamente a la placa base.

Consiste en una conjunción de circuitos integrados (también llamados Dispositivos Planares) o bien de tarjetas de expansión que se ajustan a los conectores de este tipo.

Estos dispositivos pueden ser circuitos integrados ajustados en esta (los llamados dispositivos planares en la especificación PCI) o tarjetas de expansión que se ajustan en conectores. Es común en computadoras personales, donde ha desplazado al ISA como bus estándar, pero también se emplea en otro tipo de computadoras.

Su desarrollo comenzó en el año 1990, por parte de los laboratorios de la compañía [Intel](#), que comenzaron a comercializar estos componentes en año 1992, haciéndose masivo con la comercialización del puerto PCI 2.1 a mediados del año 1995.

El PCI 1.0 fue lanzado el 22 de junio de 1992, y era solamente una especificación a nivel de componentes.

El PCI 2.0, lanzado en 1993, fue el primero en establecer el estándar para el conector y la ranura (slot) de la placa base.

El PCI 2.1 se lanzó al mercado el 1 de junio de 1995.

Las nuevas versiones PCI añadieron características y mejoras en el rendimiento, incluyendo un estándar a 66MHz y 3,3V y otro de 133MHz: llamados PCI-X. Ambos PCI-X 1.0b y PCI-X 2.0 son compatibles con sus predecesores. Con la introducción de la versión serial PCI Express en el 2004, los fabricantes de placas base van incluyendo cada vez menos ranuras PCI a favor del nuevo estándar.

El PCI tiene dos espacios de dirección separados de 32-bit y 64-bit, correspondientes a la memoria y puerto de dirección de entrada/salida de la familia de procesadores de X86. El direccionamiento es asignado por el software. Un tercer espacio de dirección llamado "Espacio de Configuración PCI" (PCI Configuration Space), el cual utiliza un esquema de direccionamiento corregido

que permite al software determinar la cantidad de memoria y espacio de direcciones entrada/salida necesario por cada dispositivo.

Cada dispositivo que se conecta puede solicitar hasta seis áreas de espacio de memoria o espacios de puerto entrada/salida a través de su registro de espacio de configuración.

Fue así que con la llegada de una nueva generación de procesadores (los recordados Intel Pentium II) comenzó a aceptarse aún más la utilización de los Puertos PCI en las placas madre, mejorando notoriamente el rendimiento en versiones posteriores, hasta lo que hoy en día es conocido como PCI-Express (introducido en el mercado en el año 2004) lo que está siendo implementado en forma progresiva.

Esta conectividad está más que nada aceptada en lo que es la utilización de Tarjetas de Expansión, sobre todo en la utilización de Placas de Video, notando una gran mejora en lo que es velocidades, y sobre todo reconocimiento de nuevos dispositivos, siendo de muy fácil instalación y configuración.

Hay muchos tipos de dispositivos informáticos que utilizan los puertos PCI: Módems, Tarjetas Ethernet, Tarjetas de sonido, Tarjetas de video, Adaptadores inalámbricos.

Especificaciones

Las siguientes especificaciones representan a la versión de PCI usada más comúnmente en las PC:

- Reloj de 33,33 MHz con transferencias síncronas.
- Ancho de bus de 32 bits o 64 bits.
- Tasa de transferencia máxima de 133 MB por segundo en el bus de 32 bits ($33,33 \text{ MHz} \times 32 \text{ bits} \div 8 \text{ bits/byte} = 133 \text{ MB/s}$).
- Tasa de transferencia máxima de 266 MB/s en el bus de 64 bits.
- Espacio de dirección de 32 bits (4 GB).
- Espacio de puertos I/O de 32 bits (actualmente obsoleto).
- 256 bytes de espacio de configuración.
- 3,3 V o 5 V, dependiendo del dispositivo.
- Reflected-wave switching.

Variaciones

- Cardbus es un formato PCMCIA de 32 bits y 33 MHz PCI.
- Compact PCI utiliza módulos de tamaño Eurocard conectado en una placa hija PCI.
- PCI 2.2 funciona a 66 MHz (requiere 3,3 voltios en las señales), con índice de transferencia máximo de 503 MiB/s (533MB/s).
- PCI 2.3 permite el uso de 3,3 voltios y señalizador universal, pero no soporta los 5 voltios en las tarjetas.
- PCI 3.0 es el estándar final oficial del bus, con el soporte de 5 voltios completamente quitado.
- PCI-X cambia el protocolo levemente y aumenta la transferencia de datos a 133 MHz (índice de transferencia máximo de 1014 MiB/s).
- PCI-X 2.0 tiene un ratio de 266 MHz (índice de transferencia máximo de 2035 MiB/s) y

también de 533 MHz, expande el espacio de configuración a 4096 bytes, añade una variante de bus de 16 bits y utiliza señales de 1,5 voltios.

- Mini PCI es un nuevo formato de PCI 2.2 para utilizarlo internamente en las computadoras portátiles.
- PC104/Plus es un bus industrial que utiliza las señales PCI con diferentes conectores.
- Advanced Telecommunications Computing Architecture (ATCA o AdvancedTCA) es la siguiente generación de buses para la industria de las telecomunicaciones.
- PXI es la extensión del bus PCI para instrumentación y control.

AGP

El bus AGP (abreviatura de Accelerated Graphics Port) se lanzó en mayo de 1997 para los conjuntos de chips Slot One, y luego se lanzó para los chips Super 7 para administrar el flujo de datos gráficos, que se había vuelto demasiado grande para ser manejado por un bus PCI. El bus AGP está directamente vinculado al FSB (Front Side Bus) del procesador y usa la misma frecuencia para aumentar el ancho de banda.

Situado en la placa base del ordenador, especialmente creado para ser usado con tarjetas gráficas. En general es de color marrón y algo más pequeño que los puertos PCI, con 32 pins de conexión (aunque su número puede variar).

Fue muy usado desde su creación en 1997, hasta que fue reemplazado paulatinamente por los nuevos puertos PCI Express (PCIe), casi diez años más tarde. Salieron varias versiones, entre las que destacan la AGPx1, AGPx2, AGPx4 y AGPx8, que fundamentalmente variaban en su velocidad de transferencia de datos y en el voltaje usado. Al ser diseñadas exclusivamente para tarjetas gráficas, se cuidó mucho que las nuevas versiones de los puertos fuesen totalmente compatibles con las viejas tarjetas gráficas, a fin de evitar incompatibilidades.

Actualmente, y basándose en la tecnología AGP, se han creado algunas variantes modernas, si bien con poco éxito, y sólo usadas en ámbitos profesionales.

En realidad el puerto AGP era un puerto PCI modificado, que permitía una comunicación directa de la tarjeta gráfica con la memoria del ordenador.

Anteriormente, en los puertos PCI, el puerto pedía permiso a la CPU para usar la memoria del ordenador y así leer la información gráfica, que luego procesaba la tarjeta.

En los AGP, no era necesario solicitar nada al procesador, sino que la tarjeta podía acceder directamente a la memoria del ordenador, sin intermediarios. Además, su velocidad de transferencia de datos también era mayor. Las tarjetas PCI tenían un ancho de banda de unos 100 MBs/s, mientras que las AGP tenían velocidades que variaban entre los 266 MBs/s de las primeras versiones, a los más de 2000 MBs/segundo en las últimas (AGPx8).

Al igual que los puertos PCI, también trabajaban en 32 bits, pero su velocidad interna de trabajo era el doble que los puertos PCI normales (66 Megahertzios), lo que también era una ventaja evidente.

Versiones:

- La versión 1.0 del bus AGP, que utilizaba 3,3 V de potencia, tenía un modo 1X que podía enviar 8 bytes cada dos ciclos, y un modo 2x para transferir 8 bytes por ciclo.
- En 1998, la versión 2.0 de AGP agregó AGP 4X, que podría enviar 16 bytes por ciclo. La versión 2.0 de AGP funcionaba con 1.5 V, y se liberaron conectores "universales" AGP

2.0 que podían soportar cualquier voltaje.

- La versión 3.0 de AGP, lanzada en 2002, duplicó la velocidad de AGP 2.0 con un nuevo modo AGP 8x.

Características

- El puerto AGP 1X funciona a 66 MHz, a diferencia de 33 MHz para un bus PCI, lo que le da una velocidad máxima de 264 MB / s (frente a 132 MB / s, compartido entre todas las tarjetas, para PCI). Esto le da a AGP un mejor rendimiento, especialmente cuando se muestran escenas 3D complicadas.
- Cuando se lanzó AGP 4X, su velocidad subió a 1 GB / s. Esta generación de AGP utilizó 25 W de potencia. La próxima generación se llamó AGP Pro y usó 50W.
- AGP Pro 8x ofrece velocidades de 2 GB / s.
- Cabe señalar que cada uno de estos estándares AGP es compatible con versiones anteriores, lo que significa que las tarjetas AGP 4X o AGP 2X se pueden insertar en una ranura AGP 8X.

Las velocidades de transferencia para los diversos estándares AGP son:

- AGP 1X: $66.66 \text{ MHz} \times 1 \text{ (coef.)} \times 32 \text{ bits} / 8 = 266.67 \text{ MB} / \text{s}$ 3.3 V (Volts)
- AGP 2X: $66.66 \text{ MHz} \times 2 \text{ (coef.)} \times 32 \text{ bits} / 8 = 533.33 \text{ MB} / \text{s}$ 3.3 V
- AGP 4X: $66.66 \text{ MHz} \times 4 \text{ (coef.)} \times 32 \text{ bits} / 8 = 1.06 \text{ GB} / \text{s}$ 3.3 V ó 1.5 V
- AGP 8X: $66.66 \text{ MHz} \times 8 \text{ (coef.)} \times 32 \text{ bits} / 8 = 2.11 \text{ GB} / \text{s}$ 0.7 V ó 1.5 V

- AGP se considera una ranura de expansión, pero no está dentro de la categoría sino más bien de un puerto.
- Es una ranura que ocupa muy poco espacio en la tarjeta principal (Motherboard) mide apenas 8 cm. de largo.
- No está conectado con las ranuras de expansión, por lo que no comparte recursos y agiliza su función.
- Tiene la capacidad de acceder de manera directa al Chipset (dispositivo que adecua la velocidad de los microprocesadores con las tarjetas) y por lo tanto consigue mayor rendimiento.
- Integra un seguro que permite una mejor fijación de la tarjeta aceleradora de gráficos en la ranura.
- Cuenta con una función llamada DMA ("Direct Memory Access") lo cual permite trabajar de manera directa con los dispositivos y la memoria RAM sin que intervenga el microprocesador.

Conectores

Las placas base recientes están construidas con un conector AGP general que se puede identificar por su color marrón. Hay tres tipos de conectores:

Conector AGP de 1.5 voltios:



Conector AGP de 3.3 voltios:



Conector universal AGP:



Aquí hay una tabla que resume las especificaciones técnicas para cada versión y modo de AGP:

AGP	voltaje	Modo
AGP 1.0	3,3 V	1x, 2x
AGP 2.0	1.5 V	1x, 2x, 4x
AGP 2.0 universal	1.5 V, 3.3 V	1x, 2x, 4x
AGP 3.0	1.5 V	4x, 8x

=====

CLASE 2 . SEPTIEMBRE 18

Buses de Comunicación

Interconexión de Buses (Introducción)

CARACTERISTICA CLAVE DE UN BUS R/ ES QUE SE TRATA DE UN MEDIO DE TRANSMISION COMPARTIDO.

☐ Un bus es un camino de comunicación entre dos o más dispositivos. Una característica clave de un bus es que se trata de un medio de transmisión compartido. Al bus se conectan varios dispositivos, y cualquier señal transmitida por uno de esos dispositivos está disponible para que los otros dispositivos conectados al bus puedan acceder a ella.

PROBLEMAS DE LOS BUSES R/ ES QUE SI DOS DISPOSITIVOS TRANSMITEN DURANTE EL MISMO PERIODO, SUS SENALES PUEDEN SOLAPARSE Y DISTORSIONARSE. POR CONSIGUIENTE, SOLO UN DISPOSITIVO PUEDE TRANSMITIR CON ÉXITO EN UN

MOMENTO DADO.

☐ Uno de los problemas de los buses es, si dos dispositivos transmiten durante el mismo periodo de tiempo, sus señales pueden solaparse y distorsionarse. Consiguientemente, solo un dispositivo puede transmitir con éxito en un momento dado.

=====

COMO ESTA CONSTITUIDO UN BUS USUALMENTE?

R/POR VARIOS CAMINOS DE COMUNICACIÓN, O LINEAS.

SIMULTANEAMENTE QUIERE DECIR EN PARALELO.

☐ Usualmente, un bus está constituido por varios caminos de comunicación, o líneas. Cada línea es capaz de transmitir señales binarias representadas por 1 y por 0. En un intervalo de tiempo, se puede transmitir una secuencia de dígitos binarios a través de una única línea. Se pueden utilizar varias líneas del bus para transmitir dígitos binarios simultáneamente (en paralelo). Por ejemplo, un dato de 8 bits puede transmitirse mediante ocho líneas del bus.

=====

Estructura del Bus

COMO ESTA CONSTITUIDO EL BUS DE SISTEMA, USUALMENTE?

R/POR ENTRE CINCUENTA Y CIENTO LINEAS.

A CADA LINEA SE LE ASIGNA UN SIGNIFICADO O UNA FUNCION PARTICULAR? CIERTO.

☐ El bus de sistema está constituido, usualmente, por entre cincuenta y cien líneas. A cada línea se le asigna un significado o una función particular. Aunque existen diseños de buses muy diversos, en todos ellos las líneas se pueden clasificar en tres grupos funcionales :


CLASIFICACION DE LAS LINEAS EN TRES GRUPOS.

☐ Líneas de Datos

☐ Líneas de Dirección

☐ Líneas de Control

=====



“Pueden existir líneas de alimentación para suministrar energía a los módulos”

=====

Estructura de Bus: Líneas de Datos

CADA LINEA SOLO PUEDE TRANSPORTAR UN BIT CADA VEZ, EL NUMERO DE LINEAS DETERMINA CUANTOS BITS SE PUEDEN TRANSFERIR AL MISMO TIEMPO? CIERTO.


ES UN FACTOR CLAVE A LA HORA DE DETERMINAR LAS PRESTACIONES DEL CONJUNTO DEL SISTEMA? R/ LA ANCHURA DEL BUS.

☐ Proporcionan un camino para transmitir datos entre los módulos del sistema. El conjunto constituido por estas líneas se denomina bus de datos. El bus de datos puede incluir entre 32 y cientos de líneas, cuyo número se conoce como anchura del bus de datos. Puesto que cada línea solo puede transportar un bit cada vez, el número de líneas determina cuántos bits se pueden transferir al mismo tiempo.

“La anchura del bus es un factor clave a la hora de determinar las prestaciones del conjunto del sistema.”

QUE PASA SI E BUS DE DATOS TIENE UNA ANCHURA DE OCHO BITS, Y LAS INSTRUCCIONES SON DE 16 BITS,
R/ EL PROCESADOR DEBE ACCEDER AL MODULO DE MEMORIA DOS VECES POR CADA CICLO DE INSTRUCCIÓN

☐ “Si el bus de datos tiene una anchura de ocho bits, y las instrucciones son de 16 bits, entonces el procesador debe acceder al módulo de memoria dos veces por cada ciclo de instrucción”



Estructura de Bus: Líneas de Dirección

PARA QUE SE UTILIZAN LAS LINEAS DE DIRECCION? R/ PARA DESIGNAR LA FUENTE O EL DESTINO DEL DATO SITUADO EN EL BUS DE DATOS.

DETERMINA LA MAXIMA CAPACIDAD DE MEMORIA POSIBLE EN EL SISTEMA? R/ LA ANCHURA DEL BUS DE DIRECCIONES.

☐ Se utilizan para designar la fuente o el destino del dato situado en el bus de datos. Por ejemplo, si el procesador desea leer una palabra (8,16 o 32 bits) de datos de la memoria, sitúa la dirección de la palabra deseada en las líneas de direcciones. Claramente, la anchura del bus de direcciones determina la máxima capacidad de memoria posible en el sistema

=====

SE UTILIZAN TAMBIEN PARA DIRECCIONAR LOS PUERTOS DE E/S

R/ LAS LINEAS DE DIRECCIONES

SE UTILIZAN PARA SELECCIONAR UNA POSICION DE MEMORIA O UN PUERTO DE E/S DENTRO DE UN MODULO.

R/ LOS BITS DE ORDEN MAS ALTO

☐ Además, las líneas de direcciones generalmente se utilizan también para direccionar los puertos de E/S.

☐ Usualmente, los bits de orden más alto se utilizan para seleccionar una posición de memoria o un puerto de E/S dentro de un módulo. Por ejemplo, en un bus de 8 bits, la dirección 01111111 e inferiores harían referencia a posiciones dentro de un módulo de memoria (el módulo 0) con 128 palabras de memoria, y las direcciones 10000000 y superiores designarían dispositivos conectados a un módulo de E/S (módulo 1).

=====

Estructura de Bus: Líneas de Control

SE UTILIZAN PARA CONTROLAR EL ACCESO Y EL USO DE LAS LINEAS DE DATOS Y DE DIRECCIONES.

R/ LAS LINEAS DE CONTROL.

LAS LINEAS DE DATOS Y DE DIRECCIONES SON COMPARTIDAS POR TODOS LOS COMPONENTES.

R/CIERTO.

TRANSMITEN TANTO ORDENES COMO INFORMACION DE TEMPORIZACION ENTRE LOS MODULOS DEL SISTEMA

R/LAS SEÑALES DE CONTROL.

☐ Las líneas de control se utilizan para controlar el acceso y el uso de las líneas de datos y de direcciones. Puesto que las líneas de datos y de direcciones son compartidas por todos los componentes, debe existir una forma de controlar su uso. Las señales de control transmiten tanto órdenes como información de temporización entre los módulos del sistema.

=====

☐ Las señales de órdenes especifican las operaciones a realizar. Algunas líneas de control típicas son:

- ☐ Escritura en memoria (Memory write)
- ☐ Lectura de memoria (Memory read)
- ☐ Escritura de E/S (I/O write)
- ☐ Lectura de E/S (I/O read)
- ☐ Transferencia reconocida (Transfer ACK)
- ☐ Petición de bus (Bus request)
- ☐ Cesión de bus (Bus grant)
- ☐ Petición de interrupción (Interrupt request)
- ☐ Interrupción reconocida (Interrupt ACK)
- ☐ Reloj (clock)
- ☐ Inicio (Reset)

=====

¿Cómo funciona el BUS?

☐ Si un módulo desea enviar un dato a otro debe hacer dos cosas:

(1) obtener el uso del bus y

(2) transferir el dato a través del bus. Si un módulo desea pedir un dato a otro módulo, debe :


(1) obtener el uso del bus y

(2) transferir la petición al otro módulo mediante las líneas de control y dirección apropiadas.

Después debe esperar a que el segundo módulo envíe el dato.

Físicamente, el bus de sistema es de hecho un conjunto de conductores eléctricos paralelos. Estos conductores son líneas de metal grabadas en una tarjeta (tarjeta de circuito impreso). El bus se extiende a través de todos los componentes del sistema, cada uno de los cuales se conecta a algunas o a todas las líneas del bus. Una disposición física muy común se muestra

¿Cómo FUNCIONA EL BUS?



Implementación física típica de una arquitectura de bus.

=====

Ejemplo de Ejecución en MIPS




Diagrama de bus [backplane](#) como extensión del bus del [microprocesador](#) donde se grafican los buses de direcciones, de datos, y de control, que van desde la [CPU](#) a la [RAM](#), [ROM](#), [E/S](#) y otros.

Bus de direcciones

La memoria RAM es direccionable, de forma que cada celda de memoria tiene su propia dirección. Las direcciones son un número que selecciona una celda de memoria dentro de la [memoria principal](#) o en el espacio de direcciones de la unidad de entrada/salida.

El [bus de direcciones](#) es un canal del [microprocesador](#) totalmente independiente del [bus de datos](#) donde se establece la dirección de memoria del dato en tránsito.

El bus de dirección consiste en el conjunto de líneas eléctricas necesarias para establecer una dirección. La capacidad de la memoria que se puede direccionar depende de la cantidad de bits que conforman el bus de direcciones, siendo 2^n el tamaño máximo en bits del banco de memoria que se podrá direccionar con n líneas. Por ejemplo, para direccionar una memoria de 256 bits, son necesarias al menos 8 líneas, pues $2^8 = 256$. Adicionalmente pueden ser necesarias líneas de control para señalar cuándo la dirección está disponible en el bus. Esto depende del diseño del propio bus.

Bus de datos

El bus de datos permite el intercambio de [datos](#) entre la CPU y el resto de unidades.

Buses multiplexados

Algunos diseños utilizan líneas eléctricas multiplexadas para el bus de direcciones y el bus de datos. Esto significa que un mismo conjunto de líneas eléctricas se comportan unas veces como *bus de direcciones* y otras veces como *bus de datos*, pero nunca al mismo tiempo. Una línea de control permite discernir cuál de las dos funciones está activa.

En [arquitectura de computadores](#), el [bus](#) (o canal) es un [sistema digital](#) que transfiere datos entre los componentes de una [computadora](#). Está formado por cables o pistas en

un [circuito impreso](#), dispositivos como [resistores](#) y [condensadores](#), además de [circuitos integrados](#).

Existen dos tipos de transferencia en los buses:

1. Serie: El bus solamente es capaz de transferir los datos bit a bit. Es decir, el bus tiene un único cable que transmite la información.
2. Paralelo: El bus permite transferir varios bits simultáneamente, por ejemplo 8 bits.

Aunque en primera instancia parece mucho más eficiente la transferencia en paralelo, esta presenta inconvenientes:

1. La frecuencia de reloj en el bus paralelo tiene que ser más reducida.
2. La longitud de los cables que forman el bus está limitada por las posibles interferencias, el ruido y los retardos en la señal.

Además, los modernos buses serie están formados por varios canales: En este caso se transmite por varios buses serie simultáneamente.

En los primeros computadores electrónicos, era muy habitual encontrar buses paralelos, quedando los buses serie dedicados para funciones de menor entidad y dispositivos lentos, como el teclado.

La tendencia en los últimos años es reemplazar los buses paralelos por buses serie (que suelen ser multicanal). Estos son más difíciles de implementar, pero están dejando velocidades de transferencia más elevadas, además de permitir longitudes de cable mayores..

Funcionamiento

La función del bus es permitir la conexión lógica entre los diferentes subsistemas que componen el computador. En su mayoría los buses están formados por [conductores metálicos](#) por los cuales se transmiten [señales](#) eléctricas que son enviadas y recibidas con la ayuda de circuitos integrados que manejan un [protocolo](#) que les permite transmitir [datos](#) útiles. Además de los datos el bus transmite otras [señales digitales](#) como son las direcciones y señales de control.

Los buses definen su capacidad de acuerdo a la [frecuencia](#) máxima de envío y al ancho de los datos. Por lo general estos valores son inversamente proporcionales: si se tiene una alta frecuencia, el ancho de datos debe ser pequeño. Esto se debe a que la interferencia entre las señales (crosstalk) y la dificultad de [sincronizarlas](#), crecen con la frecuencia, de manera que un bus con pocas señales es menos susceptible a esos problemas y puede funcionar a alta velocidad.

Todos los buses de computador tienen funciones especiales como las [interrupciones](#) y las [DMA](#) que permiten que un dispositivo periférico acceda a una CPU o a la memoria usando el mínimo de recursos.

Primera generación

Los primeros computadores tenían dos sistemas de buses, uno para la memoria y otro para los demás dispositivos. La CPU tenía que acceder a dos sistemas con instrucciones para cada uno, protocolos y sincronizaciones diferentes.

La empresa [DEC](#) notó que el uso de dos buses no era necesario si se combinaban las direcciones de memoria con las de los periféricos en un solo espacio de memoria ([mapeo](#)), de manera que la arquitectura se simplificaba ahorrando costos de fabricación en equipos fabricados en masa, como eran los primeros [minicomputadores](#).



Bus [Backplane](#) del PDP-11 junto con algunas tarjetasBus [Backplane](#) del PDP-11 junto con algunas tarjetas

Los primeros [microcomputadores](#) se basaban en la conexión de varias tarjetas de circuito impreso a un bus [Backplane](#) pasivo que servía de eje al sistema. En ese bus se conectaba la tarjeta de [CPU](#) que realiza las funciones de árbitro de las comunicaciones con las demás tarjetas de dispositivo conectadas; las tarjetas incluían la memoria, controladoras de disquete y disco, adaptadores de vídeo. La CPU escribía o leía los datos apuntando a la dirección que tuviera el dispositivo buscado en el espacio único de direcciones haciendo que la información fluyera a través del bus principal.

Entre las implementaciones más conocidas, están los buses [Bus S-100](#) y el [Bus ISA](#) usados en varios microcomputadores de las décadas de 1970 y 1980. En ambos, el bus era simplemente una extensión del bus del [procesador](#) de manera que funcionaba a la misma frecuencia. Por ejemplo en los sistemas con procesador [Intel 80286](#) el bus ISA tenía 6 u 8 [megahercios](#) de frecuencia dependiendo del procesador.


Segunda generación

El hecho de que el bus fuera pasivo y que usara la CPU como control, representaba varios problemas para la ampliación y modernización de cualquier sistema con esa arquitectura. Además que la CPU utilizaba una parte considerable de su potencia en controlar el bus.

Desde que los procesadores empezaron a funcionar con frecuencias más altas, se hizo necesario jerarquizar los buses de acuerdo a su frecuencia: se creó el concepto de bus de sistema (conexión entre el procesador y la [RAM](#)) y de buses de expansión, haciendo necesario el uso de un [chipset](#).

El bus [ISA](#) utilizado como backplane en el [PC](#) IBM original pasó de ser un bus de sistema a uno de expansión, dejando su arbitraje a un integrado del chipset e implementando un bus a una frecuencia más alta para conectar la memoria con el procesador.

En cambio, el bus Nubus era independiente desde su creación, tenía un controlador propio y presentaba una interfaz estándar al resto del sistema, permitiendo su inclusión en diferentes arquitecturas. Fue usado en diversos equipos, incluyendo algunos de [Apple](#) y se caracterizaba por tener un ancho de 32 [bits](#) y algunas capacidades [Plug and Play](#) (autoconfiguración), que lo hacían muy versátil y adelantado a su tiempo. Entre otros ejemplos de estos buses autónomos, están el [AGP](#) y el bus [PCI](#).



Jerarquía de diversos buses en un equipo relativamente moderno: SATA, FSB, AGP, USB entre otros.

Tercera generación

Algunos diseños utilizan líneas eléctricas multiplexadas para el bus de direcciones y el bus de datos. Esto significa que un mismo conjunto de líneas eléctricas se comportan unas veces como *bus de direcciones* y otras veces como *bus de datos*, pero nunca al mismo tiempo. Una línea de control permite discernir cuál de las dos funciones está activa.

Tipos de bus

Existen dos tipos que están clasificados por el método de envío de la información: **bus paralelo** o **bus serial**.

Hay diferencias en el rendimiento y hasta hace unos años se consideraba que el uso apropiado dependía de la longitud física de la conexión: para cortas distancias el bus paralelo, para largas el serial.

Bus paralelo

Es un bus en el cual los datos son enviados por bytes al mismo tiempo, con la ayuda de varias líneas que tienen funciones fijas. La cantidad de datos enviada es bastante grande con una frecuencia moderada y es igual al ancho de los datos por la frecuencia de funcionamiento. En los computadores ha sido usado de manera intensiva, desde el bus del procesador, los buses de discos duros, tarjetas de expansión y de vídeo, hasta las impresoras.

El *front-side bus* de los procesadores Intel es un bus de este tipo y como cualquier bus presenta unas funciones en líneas dedicadas:

- Las **líneas de dirección** son las encargadas de indicar la posición de memoria o el dispositivo con el que se desea establecer comunicación.
- Las **líneas de control** son las encargadas de enviar señales de arbitraje entre los dispositivos. Entre las más importantes están las líneas de interrupción, **DMA** y los indicadores de estado.
- Las **líneas de datos** transmiten los bits de forma aleatoria de manera que por lo general un bus tiene un ancho que es potencia de 2.

Un bus paralelo tiene conexiones físicas complejas, pero la lógica es sencilla, que lo

hace útil en sistemas con poco poder de cómputo. En los primeros microcomputadores, el bus era simplemente la extensión del bus del procesador y los demás integrados "escuchan" las línea de direcciones, en espera de recibir instrucciones. En el PC IBM original, el diseño del bus fue determinante a la hora de elegir un procesador con I/O de 8 bits ([Intel 8088](#)), sobre uno de 16 (el 8086), porque era posible usar hardware diseñado para otros procesadores, abaratando el producto.

Bus serie

En este los datos son enviados, bit a bit y se reconstruyen por medio de registros o rutinas. Está formado por pocos conductores y su ancho de banda depende de la frecuencia. Aunque originalmente fueron usados para conectar dispositivos lentos (como el teclado o un ratón), actualmente se están usando para conectar dispositivos mucho más rápidos como discos duros, unidades de estado sólido, tarjetas de expansión e incluso para el bus del procesador.

=====

Video de interes

https://www.youtube.com/watch?v=4_wgkQXSZ0A&t=357s

=====

BUSES PCI

=====

PCI-EXPRESS, PCI, AGP

PCI-EXPRESS

- Es lo último en tecnología, vino a sustituir los buses PCI y AGP.
- Cuenta con dos velocidades, la PCI Express 1X con velocidad de 133Mhz para dispositivos como tarjetas de audio y TV.
- Con PCI Express estaremos en la capacidad de ampliar y duplicar la velocidad de transferencia de datos de la ya conocida PCI.
- PCI Express, a nivel físico, es una conexión serial de dos vías la cual lleva los datos en paquetes a lo largo de dos pares de carriles de datos punto a punto permitiendo que su tasa de velocidad sea mayor.
- PCI Express (también abreviado como PCIe o PCI-E) es una evolución del estándar PCI presentada en 2004 que consiste en el PCI serial.
- Actualmente encontramos diferentes tipos de ranuras PCI Express en nuestra tarjeta madre las cuales son de diversos tamaños, encontramos las siguientes opciones:
- x1 Cuenta con una capacidad de 250 MB/s y la encontramos en la mayoría de boards actuales.
- x4 Cuenta con una capacidad de 800 MB/s y se usa principalmente en los servidores.
- x8 Cuenta con una capacidad de 1600 MB/s y su uso principal también está enfocado a nivel de servidores.
- x16 Posee una capacidad de 4000 MB/s y la podemos encontrar en todas las tarjetas

madre modernas ya que es un estándar para tarjetas gráficas.

- x32 (No tan común) Posee una capacidad de 8000MB/s y tiene el mismo formato que la versión x16 de PCI Express.
- Cada uno de estos tipos de PCI Express varia su tamaño y es por esto que cada tipo esta precedido por una letra x donde la x significa el número de líneas o carriles que serán usados para transportar la información.
- La velocidad se ve aumentada gracias al uso de comunicaciones full-duplex, a la par que el tamaño del bus disminuye. Tenemos, de hecho, cinco tipos de ranuras, según dispongan de uno, dos, cuatro, ocho o dieciséis carriles de comunicaciones para el traspaso de datos entre la placa PCIe y la placa base del sistema informático.
- La compatibilidad hacia atrás garantiza que un fabricante puede reconvertir un diseño PCI a una nueva placa PCI Express con tan solo adaptar los conectores físicos, manteniendo el mismo funcionamiento del dispositivo.
- Las velocidades de transferencia aumentan respecto a su predecesor, llegando a los 250 MB/s en la versión 1.x y conector x1 (4 GB/s para el conector x16), los 500 MB/s de la versión 2.x con el conector x1 (8 GB/s para el x16), y 1969 MB/s en el conector x1 para la versión 4.0 del estándar PCIe (31,51 GB/s en el conector x16).
- Esta última versión proporciona un ancho de banda tan rápido como la versión más veloz del estándar de conectividad AGP para tarjetas gráficas.
- Es por ello que PCI Express está llamado no solamente a sustituir al estándar PCI, sino también a los demás estándares de conectividad de tarjetas de periféricos directamente a la placa base, como el mismo AGP para las tarjetas gráficas, simplificando la construcción de tarjetas madre y las compras a los usuarios.

Dispositivos que se le pueden conectar

- Se usa para conectar una pequeña tarjeta que añade conectividad WIFI y Bluetooth
- Tarjetas de sonido
- Capturadoras
- Tarjetas de red
- Tarjetas con puerto USB adicional
- Tarjetas gráficas
- SSD de alta velocidad basados en NVME

PCI

En informática, Peripheral Component Interconnect o PCI (en español: Interconexión de Componentes Periféricos), es un bus estándar de computadoras para conectar dispositivos periféricos directamente a la placa base.

Consiste en una conjunción de circuitos integrados (también llamados Dispositivos Planares) o bien de tarjetas de expansión que se ajustan a los conectores de este tipo.

Estos dispositivos pueden ser circuitos integrados ajustados en esta (los llamados dispositivos planares en la especificación PCI) o tarjetas de expansión que se ajustan en conectores. Es común en computadoras personales, donde ha desplazado al ISA como bus estándar, pero también se emplea en otro tipo de computadoras.

Su desarrollo comenzó en el año 1990, por parte de los laboratorios de la compañía [Intel](#), que comenzaron a comercializar estos componentes en año 1992, haciéndose masivo con la comercialización del puerto PCI 2.1 a mediados del año 1995.

El PCI 1.0 fue lanzado el 22 de junio de 1992, y era solamente una especificación a nivel de componentes.

El PCI 2.0, lanzado en 1993, fue el primero en establecer el estándar para el conector y la ranura (slot) de la placa base.

El PCI 2.1 se lanzó al mercado el 1 de junio de 1995.

Las nuevas versiones PCI añadieron características y mejoras en el rendimiento, incluyendo un estándar a 66MHz y 3,3V y otro de 133MHz: llamados PCI-X. Ambos PCI-X 1.0b y PCI-X 2.0 son compatibles con sus predecesores. Con la introducción de la versión serial PCI Express en el 2004, los fabricantes de placas base van incluyendo cada vez menos ranuras PCI a favor del nuevo estándar.

El PCI tiene dos espacios de dirección separados de 32-bit y 64-bit, correspondientes a la memoria y puerto de dirección de entrada/salida de la familia de procesadores de X86. El direccionamiento es asignado por el software. Un tercer espacio de dirección llamado “Espacio de Configuración PCI” (PCI Configuration Space), el cual utiliza un esquema de direccionamiento corregido que permite al software determinar la cantidad de memoria y espacio de direcciones entrada/salida necesario por cada dispositivo.

Cada dispositivo que se conecta puede solicitar hasta seis áreas de espacio de memoria o espacios de puerto entrada/salida a través de su registro de espacio de configuración.

Fue así que con la llegada de una nueva generación de procesadores (los recordados Intel Pentium II) comenzó a aceptarse aún más la utilización de los Puertos PCI en las placas madre, mejorando notoriamente el rendimiento en versiones posteriores, hasta lo que hoy en día es conocido como PCI-Express (introducido en el mercado en el año 2004) lo que está siendo implementado en forma progresiva.

Esta conectividad está más que nada aceptada en lo que es la utilización de Tarjetas de Expansión, sobre todo en la utilización de Placas de Video, notando una gran mejora en lo que es velocidades, y sobre todo reconocimiento de nuevos dispositivos, siendo de muy fácil instalación y configuración.

Hay muchos tipos de dispositivos informáticos que utilizan los puertos PCI: Módems, Tarjetas Ethernet, Tarjetas de sonido, Tarjetas de video, Adaptadores inalámbricos.

Especificaciones

Las siguientes especificaciones representan a la versión de PCI usada más comúnmente en las PC:

- Reloj de 33,33 MHz con transferencias síncronas.
- Ancho de bus de 32 bits o 64 bits.
- Tasa de transferencia máxima de 133 MB por segundo en el bus de 32 bits ($33,33 \text{ MHz} \times 32 \text{ bits} \div 8 \text{ bits/byte} = 133 \text{ MB/s}$).
- Tasa de transferencia máxima de 266 MB/s en el bus de 64 bits.
- Espacio de dirección de 32 bits (4 GB).
- Espacio de puertos I/O de 32 bits (actualmente obsoleto).

- 256 bytes de espacio de configuración.
- 3,3 V o 5 V, dependiendo del dispositivo.
- Reflected-wave switching.

Variaciones

- Cardbus es un formato PCMCIA de 32 bits y 33 MHz PCI.
- Compact PCI utiliza módulos de tamaño Eurocard conectado en una placa hija PCI.
- PCI 2.2 funciona a 66 MHz (requiere 3,3 voltios en las señales), con índice de transferencia máximo de 503 MiB/s (533MB/s).
- PCI 2.3 permite el uso de 3,3 voltios y señalizador universal, pero no soporta los 5 voltios en las tarjetas.
- PCI 3.0 es el estándar final oficial del bus, con el soporte de 5 voltios completamente quitado.
- PCI-X cambia el protocolo levemente y aumenta la transferencia de datos a 133 MHz (índice de transferencia máximo de 1014 MiB/s).
- PCI-X 2.0 tiene un ratio de 266 MHz (índice de transferencia máximo de 2035 MiB/s) y también de 533 MHz, expande el espacio de configuración a 4096 bytes, añade una variante de bus de 16 bits y utiliza señales de 1,5 voltios.
- Mini PCI es un nuevo formato de PCI 2.2 para utilizarlo internamente en las computadoras portátiles.
- PC104/Plus es un bus industrial que utiliza las señales PCI con diferentes conectores.
- Advanced Telecommunications Computing Architecture (ATCA o AdvancedTCA) es la siguiente generación de buses para la industria de las telecomunicaciones.
- PXI es la extensión del bus PCI para instrumentación y control.

AGP

El bus AGP (abreviatura de Accelerated Graphics Port) se lanzó en mayo de 1997 para los conjuntos de chips Slot One, y luego se lanzó para los chips Super 7 para administrar el flujo de datos gráficos, que se había vuelto demasiado grande para ser manejado por un bus PCI. El bus AGP está directamente vinculado al FSB (Front Side Bus) del procesador y usa la misma frecuencia para aumentar el ancho de banda.

Situado en la placa base del ordenador, especialmente creado para ser usado con tarjetas gráficas. En general es de color marrón y algo más pequeño que los puertos PCI, con 32 pins de conexión (aunque su número puede variar).

Fue muy usado desde su creación en 1997, hasta que fue reemplazado paulatinamente por los nuevos puertos PCI Express (PCIe), casi diez años más tarde. Salieron varias versiones, entre las que destacan la AGPx1, AGPx2, AGPx4 y AGPx8, que fundamentalmente variaban en su velocidad de transferencia de datos y en el voltaje usado. Al ser diseñadas exclusivamente para tarjetas gráficas, se cuidó mucho que las nuevas versiones de los puertos fuesen totalmente compatibles con las viejas tarjetas gráficas, a fin de evitar incompatibilidades.

Actualmente, y basándose en la tecnología AGP, se han creado algunas variantes modernas, si bien con poco éxito, y sólo usadas en ámbitos profesionales.

En realidad el puerto AGP era un puerto PCI modificado, que permitía una comunicación directa de la tarjeta gráfica con la memoria del ordenador.

Anteriormente, en los puertos PCI, el puerto pedía permiso a la CPU para usar la memoria del ordenador y así leer la información gráfica, que luego procesaba la tarjeta.

En los AGP, no era necesario solicitar nada al procesador, sino que la tarjeta podía acceder directamente a la memoria del ordenador, sin intermediarios. Además, su velocidad de transferencia de datos también era mayor. Las tarjetas PCI tenían un ancho de banda de unos 100 MBs/s, mientras que las AGP tenían velocidades que variaban entre los 266 MBs/s de las primeras versiones, a los más de 2000 MBs/segundo en las últimas (AGPx8).

Al igual que los puertos PCI, también trabajaban en 32 bits, pero su velocidad interna de trabajo era el doble que los puertos PCI normales (66 Megaherzios), lo que también era una ventaja evidente.

Versiones:

- La versión 1.0 del bus AGP, que utilizaba 3,3 V de potencia, tenía un modo 1X que podía enviar 8 bytes cada dos ciclos, y un modo 2x para transferir 8 bytes por ciclo.
- En 1998, la versión 2.0 de AGP agregó AGP 4X, que podría enviar 16 bytes por ciclo. La versión 2.0 de AGP funcionaba con 1.5 V, y se liberaron conectores "universales" AGP 2.0 que podían soportar cualquier voltaje.
- La versión 3.0 de AGP, lanzada en 2002, duplicó la velocidad de AGP 2.0 con un nuevo modo AGP 8x.

Características

- El puerto AGP 1X funciona a 66 MHz, a diferencia de 33 MHz para un bus PCI, lo que le da una velocidad máxima de 264 MB / s (frente a 132 MB / s, compartido entre todas las tarjetas, para PCI). Esto le da a AGP un mejor rendimiento, especialmente cuando se muestran escenas 3D complicadas.
- Cuando se lanzó AGP 4X, su velocidad subió a 1 GB / s. Esta generación de AGP utilizó 25 W de potencia. La próxima generación se llamó AGP Pro y usó 50W.
- AGP Pro 8x ofrece velocidades de 2 GB / s.
- Cabe señalar que cada uno de estos estándares AGP es compatible con versiones anteriores, lo que significa que las tarjetas AGP 4X o AGP 2X se pueden insertar en una ranura AGP 8X.

Las velocidades de transferencia para los diversos estándares AGP son:

- AGP 1X: $66.66 \text{ MHz} \times 1 \text{ (coef.)} \times 32 \text{ bits} / 8 = 266.67 \text{ MB} / \text{s}$ 3.3 V (Volts)
- AGP 2X: $66.66 \text{ MHz} \times 2 \text{ (coef.)} \times 32 \text{ bits} / 8 = 533.33 \text{ MB} / \text{s}$ 3.3 V
- AGP 4X: $66.66 \text{ MHz} \times 4 \text{ (coef.)} \times 32 \text{ bits} / 8 = 1.06 \text{ GB} / \text{s}$ 3.3 V ó 1.5 V
- AGP 8X: $66.66 \text{ MHz} \times 8 \text{ (coef.)} \times 32 \text{ bits} / 8 = 2.11 \text{ GB} / \text{s}$ 0.7 V ó 1.5 V

- AGP se considera una ranura de expansión, pero no está dentro de la categoría sino más bien de un puerto.
- Es una ranura que ocupa muy poco espacio en la tarjeta principal (Motherboard) mide apenas 8 cm. de largo.
- No está conectado con las ranuras de expansión, por lo que no comparte recursos y agiliza su función.

- Tiene la capacidad de acceder de manera directa al Chipset (dispositivo que adecua la velocidad de los microprocesadores con las tarjetas) y por lo tanto consigue mayor rendimiento.
- Integra un seguro que permite una mejor fijación de la tarjeta aceleradora de gráficos en la ranura.
- Cuenta con una función llamada DMA ("Direct Memory Access") lo cual permite trabajar de manera directa con los dispositivos y la memoria RAM sin que intervenga el microprocesador.

Conectores

Las placas base recientes están construidas con un conector AGP general que se puede identificar por su color marrón. Hay tres tipos de conectores:

Conector AGP de 1.5 voltios:



Conector AGP de 3.3 voltios:



Conector universal AGP:



Aquí hay una tabla que resume las especificaciones técnicas para cada versión y modo de AGP:

AGP	voltaje	Modo
AGP 1.0	3,3 V	1x, 2x
AGP 2.0	1.5 V	1x, 2x, 4x
AGP 2.0 universal	1.5 V, 3.3 V	1x, 2x, 4x
AGP 3.0	1.5 V	4x, 8x

- =====
Clase 25 septiembre

BUSES.

CONECTANDO DISPOSITIVOS DE E/S a CPU/MEMORIA

SIRVE COMO ENLACE DE COMUNICACIÓN COMPARTIDO ENTRE LOS SUBSISTEMAS.
R/EL BUS.

PRINCIPALES VENTAJAS DE LA ORGANIZACIÓN BUS
R/BAJO COSTE Y VERSATILIDAD.

En un sistema de computadoras, los diversos subsistemas deben tener interfaces entre sí; por ejemplo, la memoria y la CPU necesitan comunicarse, así como la CPU y los dispositivos de E/S. Esto, normalmente, se realiza con un bus. El bus sirve como enlace de comunicación compartido entre los subsistemas. Las dos principales ventajas de la organización bus son **bajo coste y versatilidad. 06:13**

=====

PRINCIPAL DESVENTAJA DE UN BUS

**R/CREA UN CUELLO DE BOTELLA DE COMUNICACIÓN LIMITANDO POSIBLEMENTE LA
MAXIMA PRODUCTIVIDAD DE LAS E/S.**

La principal desventaja de un bus es que crea un cuello de botella de comunicación, limitado posiblemente a la máxima productividad de las E/S. Cuando las E/S deben pasar a través de un bus central, esta limitación de ancho de banda es tan real como y a veces más severa que el ancho de banda de memoria.

=====

Una razón, por la que el diseño del bus es tan difícil, es que la máxima velocidad del bus está limitada por factores físicos:

- La longitud del bus
- El número de dispositivos (y, por consiguiente, la carga del bus).




FIGURA 9.1 COLECCIÓN TÍPICA DE DISPOSITIVOS DE E/S EN UN COMPUTADOR.

MEMORIA-BUS DE E/S

- Los buses tradicionalmente se clasifican en buses de CPU-memoria o buses de E/S.
- Característica
- Los buses de E/S pueden ser más largos, pueden tener muchos tipos de dispositivos conectados a ellos, tienen un amplio rango en el ancho de banda de datos de los dispositivos conectados a ellos y, normalmente, siguen un estandar de bus.
- =====
- Los buses CPU-memoria, por otro lado, son cortos, generalmente de alta velocidad, y adaptados al sistema de memoria para maximizar el ancho de banda memoria-CPU.
- Durante la fase de diseño, el diseñador de un bus CPU-memoria conoce todos los tipos de dispositivos que deben conectarse juntos, mientras que el diseñador del bus de E/S debe aceptar dispositivos que varían en posibilidades de latencia y ancho de banda.
- "Para bajar costes, algunos computadores tienen un solo bus para memoria y dispositivos de E/S.2"
- =====
- -25:50
- 25:51-32:00
- Ejemplo:Paint
- 32:01-36:24
- Ejemplo
- 36:25-
- Preguntas

Ejemplo:

Consideremos una transacción típica de un bus.

Una transacción del bus incluye dos partes: enviar la dirección y recibir o enviar el dato.

¿Cómo se definen las transacciones del bus?

Las transacciones del bus, normalmente, se definen por lo que hacen en memoria: una transacción de lectura transfiere datos desde memoria (a la CPU o a un dispositivo de E/S), y una transacción de escritura escribe datos en memoria.

En una transacción de lectura, se envía primero la dirección desde el bus a memoria, junto con señales de control adecuadas que indican una lectura.

La memoria responde devolviendo el dato al bus con señales de control adecuadas.

Una transacción de escritura requiere que la CPU o dispositivo de E/S envíe dirección y dato y no requiere vuelta de datos.

=====

El diseño de un bus presenta varias opciones, como muestra la Figura

Opción	Alto rendimiento	Bajo coste
Ancho del bus	Direcciones y líneas de datos separadas	Múltiples direcciones y líneas de datos
Ancho de los datos	Más ancho es más rápido (p. ej., 32 bits)	Más delgado es más barato (p. ej., 8 bits)
Tamaño de transferencia	Múltiples palabras tienen menos gasto de bus	La transferencia de una sola palabra es más simple
Amos del bus	Múltiple (requiere arbitración)	Único amo (no arbitración)
¿Dividir transacción?	Sí—separar paquetes de Petición y Respuesta obtiene un ancho de banda mayor (necesita múltiples maestros)	No—la conexión continua es más barata y tiene menos latencia
Reloj	Síncrono	Asíncrono

Opción	Alto rendimiento	Bajo coste
Ancho del bus	Direcciones y líneas de datos separadas	Múltiples direcciones y líneas de datos
Ancho de los datos	Más ancho es más rápido (p.ej., 32 bits)	Más delgado es más barato (p. ej., 8bits)
Tamaño de transferencia	Múltiples palabras tienen menos gasto de bus	La transferencia de una sola palabra es más simple
Amos del bus	Múltiple (requiere arbitración)	Único amo (no arbitración)
Dividir transacción?	Si -separar paquetes de Petición y Respuesta obtiene un ancho de banda mayor (necesita múltiples maestros)	No -la conexión continua es más barata y tiene menos latencia.
Reloj	Síncrono	Asíncrono

=====

La Arbitración de Buses

BUS SEGMENTADO.

Con múltiples amos un bus puede ofrecer mayor ancho de banda al enviar los paquetes, en contraposición a mantener el bus durante la transacción completa. Esta técnica se designa de transacciones divididas (split transactions). (Algunos sistemas llaman a esta posibilidad conexión/desconexión o bus segmentado.)

=====

UN BUS DE TRANSACCIONES DIVIDIDAS TIENE MAYOR ANCHURA DE BANDA.
R/CIERTO.

LA CPU DEBE ARBITRAR PARA QUE EL BUS ENVIE LOS DATOS

LA MEMORIA DEBE ARBITRAR PARA QUE EL BUS LOS DEVUELVA LOS DATOS LOS
DEVUELVA.

HACEN EL BUS DISPONIBLE PARA OTROS AMOS MIENTRAS LA MEMORIA LEE LAS
PALABRAS DESDE LA DIRECCION REQUERIDA
R/LAS TRANSACCIONES DIVIDIDAS.

☐ Las transacciones divididas hacen el bus disponible para otros amos mientras la memoria lee las palabras desde la dirección requerida. También significa, normalmente, que la CPU debe arbitrar para que el bus envíe los datos, y la memoria debe arbitrar para que el bus los devuelva.

Por tanto, un bus de transacciones divididas tiene mayor anchura de banda, pero habitualmente tiene mayor latencia que un bus que se mantiene durante la transacción completa.

=====

La Arbitración de Buses: El elemento fijo, el Reloj

☐ Está relacionado con que el bus sea síncrono o asíncrono.

BUS QUE INCLUYE UN RELOJ EN LAS LINEAS DE CONTROL Y UN PROTOCOLO FIJO PARA DIRECCIONES Y DATOS RELATIVOS AL RELOJ; PUEDEN SER RAPIDOS Y BARATOS.
R/BUS SINCRONO.

Si un bus es síncrono incluye un reloj en las líneas de control y un protocolo fijo para direcciones y datos relativos al reloj. Como no se necesita ninguna o muy poca lógica para decidir qué hacer a continuación, estos buses pueden ser rápidos y baratos. Sin embargo, tienen dos desventajas importantes

DESVENTAJAS IMPORTANTES DE LOS BUSES SINCRONOS

“Todo lo que pase por el bus debe correr a la misma frecuencia de reloj y, debido a los problemas de solapamiento de reloj, **los buses síncronos no pueden ser largos**. Los buses de CPU-memoria normalmente son síncronos”

=====

Un bus asíncrono no tiene reloj. En su lugar, se utilizan protocolos autotemporizados de establecimiento de comunicación entre emisor y el receptor en el bus. Este esquema hace mucho más fácil acomodar una amplia variedad de dispositivos y la longitud del bus sin que importen los solapamientos de reloj ni los problemas de sincronización

=====

El número y variedad de dispositivos de E/S no es fijo en la mayoría de los sistemas de computadores, permitiendo que los clientes confeccionen los computadores a sus necesidades.


Como la interfaz a la que se conectan los dispositivos, el bus de E/S también se puede considerar como un bus de expansión para añadir dispositivos de E/S a lo largo del tiempo.

Los estándares que permiten al diseñador de computadores y al diseñador de dispositivos de E/S trabajar independientemente, por tanto, juegan un gran papel a la hora de elegir los buses. Mientras que el diseñador del sistema de computadores y el de los dispositivos de E/S cumplan los requerimientos, cualquier dispositivo de E/S se puede conectar a cualquier computador

=====

Buses serie para interfaz de E/S

RS-232C Aprobado por la asociación EIA (Electronic Industries Association) es uno de los estándares más antiguos y más comunes para establecer interfaces serie. El estándar RS-232C también se denomina EIA-232. La mayoría de los modems (modulador/demodulador) cumplen el estándar EIA-232, y la mayor parte de las computadoras personales disponen de un puerto RS-232C. El ratón y algunos monitores e impresoras serie, además de los modems, se diseñan para conectarse al puerto RS-232C. El estándar RS-232C se usa habitualmente para establecer la interfaz entre un equipo terminal de datos, DTE (Data Terminal Equipment) y un equipo de comunicación de datos, DCE (Data Communication Equipment). Por ejemplo, una computadora se clasifica como un DTE y un modem como un DCE. El estándar EIA-232 especifica veinticinco líneas de conexión entre un DTE y un DCE que requieren un conector de veinticinco pines (DB-25), como se muestra en la Figura 12.36. En las aplicaciones de computadoras personales, no se requieren todas las señales RS-232C. Normalmente, se emplean un mínimo de tres y un máximo de once. Por esta razón, IBM definió un conector de 9 pines (DB-9) para su interfaz serie.




enumera las señales y la asignación de pines para el conector RS-232C de 25 pines y, en la parte (b) de la figura, se enumeran las señales y la asignación de pines correspondientes al conector de 9 pines. Los once pines y señales marcadas en color gris claro en la parte (a) indican las señales típicamente utilizadas en las aplicaciones de computadoras personales. Las tres señales mínimas se han marcado mediante un asterisco (pines 2, 3 y 7).

Buses paralelo para interfaz de E/S

IEEE48 Este estándar de bus se emplea hace tiempo y se conoce también con el nombre de bus de interfaz de propósito general (GPIB, General Purpose Interface Bus). Ampliamente utilizado en aplicaciones de medida y pruebas, fue

desarrollado por Hewlett-Packard en los años sesenta. El estándar IEEE 488 especifica 24 líneas, que se usan para transferir ocho bits de datos en paralelo a la vez y proporcionar ocho señales de control, que incluyen tres líneas para el establecimiento de la comunicación y cinco líneas para el gobierno del bus. También incluye ocho líneas de tierra para apantallamiento y para los retornos a masa. La velocidad de transferencia de datos máxima para el estándar IEEE 488 es de 1 MB/s. Un superconjunto de este estándar, denominado HS488, proporciona una velocidad de transferencia de datos máxima de 8 MB/s. Para conectar un equipo de pruebas a una computadora utilizando el bus IEEE 488, se instala una tarjeta de interfaz en la computadora, que convierte a la computadora en un controlador del sistema. En una configuración GPIB típica, se pueden conectar al controlador del sistema hasta 14 dispositivos (instrumentos de medida y pruebas). Cuando el controlador del sistema envía un comando dirigido a un dispositivo controlado, con el fin de que éste lleve a cabo una operación específica, como por ejemplo una medida de frecuencia, se dice que el controlador “habla” (transmisor) y que el dispositivo controlado “escucha” (receptor).



Un receptor es un instrumento capaz de recibir datos en una configuración GPIB cuando el controlador del sistema (computadora) se dirige a él. Ejemplos de escuchas son las impresoras, monitores, fuentes de alimentación programables y generadores de señal programables. Un transmisor es un instrumento capaz de enviar datos a través del bus GPIB. Ejemplos de transmisores son los multímetros digitales y los contadores de frecuencia que pueden generar datos compatibles con el bus. Algunos instrumentos pueden enviar y recibir datos y se denominan transmisores/receptores; ejemplos de ellos son las computadoras, modems y ciertos instrumentos de medida. El controlador del sistema puede definir a cada uno de los otros instrumentos que hay conectados al bus como receptores o transmisores, de cara a la transferencia de datos. Normalmente, el controlador es un transmisor/receptor.

Desde <<https://busesyparalelismo.wordpress.com/2014/07/29/tipos-de-buses/>>

http://atc2.aut.uah.es/~avicente/asignaturas/ac/pdf/ac_t6.pdf

<http://busessalida.blogspot.com/2016/05/buses-de-entrada-y-salida.html>

http://icaro.eii.us.es/descargas/TRANSPARENCIAS_Tema_1_Buses_curso_04-05

Unidad 4. Los Sistemas de BUS

Desde <<https://sites.google.com/site/computadorasarquitectura/unidad-4-los-sistemas-de-bus>>

<https://sites.google.com/site/computadorasarquitectura/unidad-4-los-sistemas-de-bus>

=====

Como se fabrican los procesadores? Como se logra llegar a ese chip?

Tema de discusion:

=====

Clase octubre 09

Mantenimiento de computadoras

Introducción

Cuando se habla de mantenimiento a una computadora, se refiere a las medidas y acciones que se toman para mantenerla funcionando adecuadamente, sin que se cuelgue (trabe) o emita mensajes de errores con frecuencia.

Tipos de mantenimiento

Existen dos tipos de mantenimiento que se le puede aplicar a una computadora:

- ☐ Preventivo
- ☐ Correctivo

Mantenimiento Preventivo

Aquel que se le aplica a una PC para evitar futuros errores y problemas técnicos, como por ejemplo: buscar y eliminar virus del disco duro, buscar y corregir errores lógicos y físico en el disco, desfragmentar el disco, limpiar la tarjeta madre y demás tarjetas para evitar fallas técnicas por el polvo, etc.

Mantenimiento Correctivo

Aquel que está orientado al diagnóstico y reparación del equipo cuando se presenta un problema técnico.

Dispositivos internos del gabinete o carcasa (CPU)

El gabinete o carcasa, más comúnmente conocido como CPU contiene muchos dispositivos los cuales en su conjunto forman la parte medular o principal de una computadora (PC), los cuales son los siguientes:

Tarjeta madre o principal

Es la tarjeta electrónica principal de la PC, su función es la de brindar el soporte de recursos para que el microprocesador realice sus funciones, está formada por una

serie de circuitos distribuidos sobre ella en forma diversa, según el fabricante, tecnología y características de la misma. Los principales componentes de la tarjeta madre son:

Conexiones del panel trasero, son los puertos de conexión de los dispositivos periféricos que complementan la computadora y que principalmente se utilizan para introducir o sacar la información de la misma, por ejemplo: teclado, ratón, monitor, impresora, bocinas, micrófono, etc.

Microprocesador

Se le conoce como el cerebro de la computadora, ya que es un circuito electrónico que actúa como Unidad Central de Proceso (CPU), proporcionando el control de todas las operaciones o acciones que realiza la computadora.

Generalmente esta acoplado en la tarjeta madre a través de un socket tipo ZIF (Zero Insertion Force), los microprocesadores tienen forma cuadrada con una ligera muesca en una de sus esquinas que indica el primer Pin, van acompañados de un disipador de calor y un ventilador los cuales son los encargados de mantener lo más frío posible al microprocesador ya que por las altas velocidades a las que trabaja es necesario mantenerlo a una temperatura adecuada para su óptimo desempeño

Memoria RAM

Se compone de uno o más chips y se utiliza como memoria de trabajo principal para programas y datos. Es un tipo de memoria temporal que pierde sus datos cuando se queda sin energía (por ejemplo, al apagar la computadora), por lo cual es una memoria volátil. Su denominación RAM, se refiere al método de acceso empleado, significa que su contenido puede ser accedido en cualquier orden, a diferencia de otras en las que solo pueden ser accedidas en forma secuencial.

Disco duro o rígido

El disco duro es un dispositivo de almacenamiento no volátil, es decir, conserva la información que le ha sido almacenada de forma correcta aun con la pérdida de energía, emplea un sistema de grabación magnética digital, es donde en la mayoría de los casos se encuentra almacenado el sistema operativo de la computadora.

En este tipo de disco se encuentra dentro de la carcasa una serie de platos metálicos apilados girando a gran velocidad. Sobre estos platos se sitúan los cabezales encargados de leer o escribir los impulsos magnéticos. Existen distintos tipos de interfaces las más comunes son: Integrated Drive Electronics (IDE, también llamado ATA), SCSI generalmente usado en servidores, y SATA.

Estructura interna de un disco duro

Plato: Cada uno de los discos que hay dentro del disco duro.

☐ Cara: Cada uno de los dos lados de un plato

☐ Cabeza: Número de cabezales;

☐ Pista: Una circunferencia dentro de una cara; la pista 0 está en el borde exterior.

☐ Cilindro: Conjunto de varias pistas; son todas las circunferencias que están alineadas verticalmente (una de cada cara).

☐ Sector: Cada una de las divisiones de una pista. El tamaño del sector no es fijo, siendo el estándar actual 512 bytes.

Tarjeta de Video

Es una tarjeta electrónica que permite visualizar el trabajo que se está realizando en el equipo a través de un monitor. Se caracteriza porque tiene un conector hembra de color azul o negro de 12 ó 15 pines distribuido en tres filas (DB12, DB15). Estas tarjetas por lo general tienen memoria propia que en la actualidad puede ser desde los 128 MB hasta algunos GB, pueden utilizar las tecnologías ISA, EISA; PCI y AGP ó venir integrado en la tarjeta madre

Puertos de Conexión

Son dispositivos electrónicos que permiten crear una interfaz física entre la computadora y otros dispositivos periféricos como ratones, impresoras, cámaras, escáneres, teclados, etc.

☐ Puertos LPT: puerto de color morado todavía en uso en el que se suele conectar dispositivos como impresoras y/o escáneres.

☐ Puertos PS/2: puerto de color verde y morado todavía en uso en el que se suelen conectar dispositivos como el mouse y teclado respectivamente.

☐ Puerto Firewire: es un puerto de alta velocidad 30 veces superior a USB 1.0 y solo algunas veces superior a USB 2.0, ideal para utilizarse con audio y vídeo digital en dispositivos como cámaras de vídeo digital, discos duros, impresoras, sintetizadores de música y escáneres.

Puertos de Conexión

Puertos USB: este puerto en los últimos años ha venido sustituyendo a los puertos antes mencionados debido a que trabaja de forma mucho más veloz, por tanto en la actualidad se conectan la gran mayoría de los dispositivos periféricos como mouses, teclados, memorias de almacenamiento extraíble, cámaras, impresoras, escáneres, etc.

=====

Clase octubre 16

Memoria Cache

Introducción

Las memorias de las computadoras, aunque parezcan conceptualmente sencillas, presentan tal vez la más amplia diversidad de tipos, tecnología, estructura, prestaciones y coste, de entre todos los componentes de un computador. Ninguna tecnología es óptima para satisfacer las necesidades de memoria de un computador.

En consecuencia, un computadora convencional está equipado con una jerarquía de subsistemas de memoria, algunos internos (directamente accesibles por el procesador), y otros externos (accesibles por el procesador mediante módulos de entrada/salida).

Características de los sistemas de memoria

El complejo tema de las memorias es más abordable si clasificamos los sistemas de memoria según sus características clave. Las más importantes se listan a continuación:


Ubicación	Prestaciones
Procesador	Tiempo de acceso
Interna (principal)	Tiempo de ciclo
Externa (secundaria)	Velocidad de transferencia
Capacidad	Dispositivo físico
Tamaño de la palabra	Semiconductor
Número de palabras	Soporte magnético
Unidad de transferencia	Soporte óptico
Palabra	Magneto-óptico
Bloque	Características físicas
Método de acceso	Volátil/no volátil
Acceso secuencial	Borrable/no borrable
Acceso directo	Organización
Acceso aleatorio	
Acceso asociativo	

Característica: Ubicación

Indica si la memoria es interna o externa a la computadora. La memoria interna suele identificarse con la memoria principal. Sin embargo hay además otras formas de memoria interna. El procesador necesita su propia memoria local en forma de registros. Además, la unidad de control del procesador también puede necesitar su propia memoria interna.

Característica: Capacidad

Para memorias internas se expresa normalmente en términos de bytes (1 byte = 8 bits) o de palabras. Longitudes de palabra comunes son 8, 16, y 32 bits. La capacidad de las memorias externas se suele expresar en bytes.



Característica: Unidad de Transferencia

Para memorias internas, la unidad de transferencia es igual al número de líneas de entrada/salida de datos del módulo de memoria. A menudo es igual a la longitud de palabra, pero suele ser mayor, por ejemplo 64, 128, o 256 bits.




Figura 5.3 Memoria Caché y Memoria Principal.

Característica: Método de Acceso

Jerarquía de Memoria

Las restricciones de diseño de la memoria de un computador se pueden resumir en tres preguntas: ¿cuánta capacidad? ¿cómo de rápida? ¿de qué coste? La cuestión del tamaño es un tema siempre abierto. Si se consigue hasta una cierta capacidad, probablemente se desarrollarán aplicaciones que la utilicen.


La cuestión de la rapidez es, en cierto sentido, fácil de responder. Para conseguir las prestaciones óptimas, la memoria debe seguir al procesador. Es decir, cuando el procesador ejecuta instrucciones, no es deseable que tenga que detenerse a la espera de instrucciones o de operandos

Como es de esperar, existe un compromiso entre las tres características clave de coste, capacidad, y tiempo de acceso. En un momento dado, se emplean diversas tecnologías para realizar los sistemas de memoria. En todo el espectro de posibles tecnologías se cumplen las siguientes relaciones:

- A menor tiempo de acceso, mayor coste por bit.
- A mayor capacidad, menor coste por bit.
- A mayor capacidad, mayor tiempo de acceso.

“El dilema con que se enfrenta el diseñador está claro. El diseñador desearía utilizar tecnologías de memoria que proporcionen gran capacidad, tanto porque esta es necesaria como porque el coste por bit es bajo”

La respuesta a este dilema es no contar con un solo componente de memoria, sino emplear una jerarquía de memoria.



Cuando se desciende en la jerarquía ocurre:

- a) Disminuye el coste por bit.
- b) Aumenta la capacidad.
- c) Aumenta el tiempo de acceso.
- d) Disminuye la frecuencia de accesos a la memoria por parte del procesador

Principios Básicos de las Memorias Cache

El objetivo de la memoria caché es lograr que la velocidad de la memoria sea lo más rápida posible, consiguiendo al mismo tiempo un tamaño grande al precio de memorias semiconductoras menos costosas.




Figura 4.3. Memorias caché y principal.

Operación de Lectura

- A) El procesador genera la dirección, RA, de una palabra a leer.

B) Si la palabra está en la caché, es entregada al procesador. Si no, el bloque que contiene dicha palabra se carga en la caché, y la palabra después es llevada al procesador.

La Figura 1 indica cómo estas dos últimas operaciones se realizan en paralelo y refleja la organización mostrada en la Figura 2, que es típica en las organizaciones de caché actuales.

En ella, la caché conecta con el procesador mediante líneas de datos, de control y de direcciones. Las líneas de datos y de direcciones conectan también con buffers de datos y de direcciones que las comunican con un bus del sistema a través del cual se accede a la memoria principal




Figura 1




Figura 2

Creación de microprocesador