



# Diseño Procesador Monociclo

# Procesador Monociclo

- Especificación de la arquitectura del repertorio de instrucciones y de las instrucciones que podrá ejecutar el procesador.
- Modelo Carga-Almacenamiento.

# Procesador Monociclo

- Se implementará el procesador considerando las instrucciones:
  - Suma, resta y slt (R)
    - add rd, rs, rt
    - sub rd, rs, rt
    - slt rd, rs, rt
  - Or inmediato (I)
    - ori rt, rs, inm16

# Procesador Monociclo

- Se implementará el procesador considerando las instrucciones:
  - Carga y Almacenamiento (I).
    - lw rt, inm16(rs)
    - sw rt, inm16(rs)
  - Bifurcación (I).
    - beq rs, rt, rótulo
  - Salto incondicional. (J)
    - j rótulo

# Procesador Monociclo

## ■ Manual de Programación MIPS reducido.

Códigos Binarios						Lenguaje Simbólico.					
Assembler.											
OP	Rs	Rt	Rd	Shamt	Funct		Nemo	Campo 1	Campo 2	Campo 3	Descripción
000000	Fte1	Fte2	Dst	00000	100000	R	add	Dst,	Fte1,	Fte2	#Addition
000000	Fte1	Fte2	Dst	00000	100010	R	sub	Dst,	Fte1,	Fte2	#Subtract
000000	Fte1	Fte2	Dst	00000	101010	R	slt	Dst,	Fte1,	Fte2	#Set Less Than
000010	jmp26					J	j	jmp26			#Jump
000100	Fte1	Fte2	label16			I	beq	Fte1,	Fte2,	label16	#Branch on Equal
001101	Fte1	Dst	inm16			I	ori	Dst,	Fte1,	inm16	#OR Immediate
100011	Rbase	Dst	offset16			I	lw	Dst,	Offset16(RBase)		#Load Word
101011	Rbase	Fte1	offset16			I	sw	Fte1,	Offset16(RBase)		#Store Word

# Procesador Monociclo

## ■ Transferencias Lógicas


- ☐ **add**       $R[rd] = R[rs] + R[rt];$        $PC = PC + 4$
- ☐ **sub**       $R[rd] = R[rs] - R[rt];$        $PC = PC + 4$
- ☐ **slt**       $R[rd] = R[rs] < R[rt] ? 1 : 0 ;$        $PC = PC + 4$
- ☐ **ori**       $R[rt] = R[rs] \text{ or } \text{zero\_ext}(\text{Inm16});$        $PC = PC + 4$
- ☐ **lw**       $R[rt] = \text{MEM}[ R[rs] + \text{sign\_ext}(\text{Inm16})];$        $PC = PC + 4$
- ☐ **sw**       $\text{MEM}[ R[rs] + \text{sign\_ext}(\text{Inm16}) ] = R[rt];$        $PC = PC + 4$
- ☐ **beq**       $\text{if } ( R[rs] == R[rt] )$   
             $PC = (PC + 4) + [\text{sign\_ext}(\text{Inm16})] * 4; \text{ else } PC = PC + 4$
- ☐ **j**       $PC = (PC + 4) \& 0xF0000000 + \text{add\_26} * 4$

# Procesador Monociclo

## ■ Recursos Combinacionales

### □ Unidad Aritmético Lógica


AluCtr[2..0]		Resultado	Función ALU
Binvert	Operación		
0	00	OpA & OpB	and
0	01	OpA   OpB	or
0	10	OpA + OpB	add
1	10	OpA - OpB	sub
1	11	OpA < OpB ? 1: 0	slt



# Procesador Monociclo

## ■ Recursos Combinacionales

- Sumador que permita calcular  $PC+4$






# Procesador Monociclo

## ■ Recursos Combinacionales


### □ Unidad Extensora

ExtOp	Op. de 32
0	<b>zero_ext(Inm16)</b>
1	<b>sign_ext(Inm16)</b>



# Procesador Monociclo


- Recursos Combinacionales
  - Diseño Extensor lógico y aritmético



# Procesador Monociclo

- Recursos Combinacionales
  - Multiplexores

CtrMux	Out
00	S0
01	S1
10	S2




# Procesador Monociclo

## ■ Recursos Combinacionales

### □ Multiplexores. Implementación.



C1	C0	Out_i
0	0	Ai
0	1	Bi
1	0	Ci
1	1	Di



# Procesador Monociclo

## ■ Recursos Combinacionales

### □ Detector Igualdad



# Procesador Monociclo

## ■ Recursos Almacenamiento.


### □ Memorias

- Una memoria para almacenar las instrucciones (ROM).
- Una memoria para leer y escribir datos (RAM).
- Diseño inicial se elige tener recursos separados aunque podría ocuparse una sola memoria para datos e instrucciones.

# Procesador Monociclo

## ■ Recursos Almacenamiento.


### □ Memorias



# Procesador Monociclo

## ■ Recursos Almacenamiento.

### □ Registros. Arreglo Registros



$$R[R_w] = busW$$

$$busA = R[R_a]$$


$$busB = R[R_b]$$





# Procesador Monociclo


- Recursos Almacenamiento.
  - Registros. Contador de Programa



# Procesador Monociclo

- Camino Datos. Determinación del próximo valor del PC.

□  $PC = PC + 4$




# Procesador Monociclo

- Camino Datos. Determinación del próximo valor del PC.


□ Bifurcaciones y salto.

nPCsel	
00	$PC = PC + 4$
01	$PC = PC + 4 + [\text{Sign\_ext}(\text{Inm16})] * 4$
10	$PC = (PC + 4) \& 0xF0000000 + (\text{addr\_26} * 4)$




# Procesador Monociclo

- Camino de datos entre PC y Memoria de Programa.




# Procesador Monociclo

- Unidad que determina la próxima instrucción a ejecutar, con la memoria de instrucciones.




# Procesador Monociclo

- Abstracción del diagrama anterior en un bloque que determina y decodifica la instrucción a ejecutar, y que además calcula la dirección de la próxima instrucción a realizar.



# Procesador Monociclo


- Camino de Datos para operaciones de tipo R.
  - Arreglo de registros y la unidad aritmético lógica, para poder realizar las transferencias físicas que implementan las operaciones de suma y resta.






# Procesador Monociclo

- Modificaciones al camino de datos para poder procesar instrucciones inmediatas.




# Procesador Monociclo

- Camino de datos para acceder la memoria de datos.




# Procesador Monociclo

- Detector de igualdad de busA y busB



# Procesador Monociclo


- Simplificación Considerando unidades
  - Unidad Instrucción



# Procesador Monociclo


## ■ Simplificación Considerando unidades

### □ Unidad Registros




# Procesador Monociclo

- Simplificación Considerando unidades
  - Unidad Operaciones



# Procesador Monociclo

- Simplificación Considerando unidades
  - Unidad Memoria








# Procesador Monociclo

## ■ Esquema General por unidad



# Procesador Monociclo

- Transferencias físicas de datos.
  - Cada transferencia lógica se implementa como un conjunto de transferencias físicas.
  - Transferencia física es la descripción de un movimiento de datos entre los recursos del camino de datos.
  - Muestra lo que sucede en el camino de datos.

# Procesador Monociclo

- Transferencias físicas de datos.
  - Movimientos son debidos a:
    - Conexiones permanentes entre recursos
    - Señales de control.
  - Para cada instrucción:
    - Se hace referencia a través de un mnemónico.
    - Se anota la transferencia lógica.
    - Y luego el conjunto de transferencias físicas que la desarrollan.

# Procesador Monociclo

- Transferencias físicas de datos.
  - Las transferencias físicas se agrupan de acuerdo a la unidad en que se realizan.
  - Se muestran por líneas, pero toda la electrónica que las representa está funcionando en paralelo, y la información fluye en serie a través de los recursos.

# Procesador Monociclo

## ■ Transferencias físicas de datos.

□ **ADD:**  $R[rd] \leftarrow R[rs] + R[rt]; PC \leftarrow PC + 4$

AddrI=PC, busIR=MemInst[AddrI], PC=PC+4,  
Ra=rs, Rb=rt, RW=rd, busA=R[Ra], busB=R[Rb],  
AluOut=add(busA, busB),  
busW=AluOut, R[RW]=busW.

Unidad Instrucción.  
Unidad Registros. Lectura.  
Unidad Operaciones.  
Unidad Registros. Escritura.

□ **SUB:**  $R[rd] \leftarrow R[rs] - R[rt]; PC \leftarrow PC + 4$

AddrI=PC, busIR=MemInst[AddrI], PC=PC+4,  
Ra=rs, Rb=rt, RW=rd, busA=R[Ra], busB=R[Rb],  
AluOut= sub(busA, busB),  
busW=AluOut, R[RW]=busW.

Unidad Instrucción.  
Unidad Registros. Lectura.  
Unidad Operaciones.  
Unidad Registros. Escritura.

# Procesador Monociclo

## ■ Transferencias físicas de datos.

□ **SLT:**  $R[rd] \leftarrow R[rs] < R[rt] ? 1 : 0 ; PC \leftarrow PC + 4$

AddrI=PC, busIR=MemInst[AddrI], PC=PC+4,  
Ra=rs, Rb=rt, RW=rd, busA=R[Ra], busB=R[Rb],  
AluOut=slt(busA, busB),  
busW=AluOut, R[RW]=busW.

Unidad Instrucción.

Unidad Registros. Lectura.

Unidad Operaciones.

Unidad Registros. Escritura.

□ **ORI:**  $R[rt] \leftarrow R[rs] \mid \text{zero\_ext}(\text{Inm16}); PC \leftarrow PC + 4$

AddrI=PC, busIR=MemInst[AddrI], PC=PC+4,  
Ra=rs, RW=rt, busA=R[Ra],  
Op32 = zero\_ext(Inm16), AluOut=or(busA, Op32),  
busW=AluOut, R[RW]=busW.

Unidad Instrucción.

Unidad Registros. Lectura.

Unidad Operaciones.

Unidad Registros. Escritura.

# Procesador Monociclo

## ■ Transferencias físicas de datos.

□ **LOAD:**  $R[rt] \leftarrow \text{MEM}[R[rs] + \text{sign\_ext}(\text{Inm16})]; PC \leftarrow PC + 4$

AddrI=PC, busIR=MemInst[AddrI], PC=PC+4,

Ra=rs, RW=rt, busA=R[Ra],

Op32 = signext(Inm16), AluOut=add(busA , Op32),

AddrD=AluOut, Dout = MemDat[AddrD],

busW=Dout, R[RW]=busW.

Unidad Instrucción.

Unidad Registros. Lectura.

Unidad Operaciones.

Unidad Memoria Datos.

Unidad Registros. Escritura.

□ **STORE:**  $\text{MEM}[R[rs] + \text{sign\_ext}(\text{Inm16})] \leftarrow R[rt]; PC \leftarrow PC + 4$

AddrI=PC, busIR=MemInst[AddrI], PC=PC+4,

Ra=rs, Rb=rt, busA=R[Ra], busB=R[Rb],

Op32 = signext(Inm16), AluOut= add(busA , Op32),

AddrD=AluOut, Din = busB, MemDat[AddrD]=Din.

Unidad Instrucción.

Unidad Registros. Lectura.

Unidad Operaciones.

Unidad Memoria Datos.

# Procesador Monociclo

## ■ Transferencias físicas de datos.

- **BEQ:** if (  $R[rs] == R[rt]$  )  $PC \leftarrow (PC + 4) + \text{sign\_ext}(\text{Inm16}) * 4$  else  $PC \leftarrow PC + 4$

AddrI=PC, busIR=MemInst[AddrI],  
Ra=rs, Rb=rt, busA=R[Ra], busB=R[Rb],  
if (Equal)  
PC = (PC + 4) + sign\_ext(Inm16) \* 4 else PC=PC+4.

Unidad Instrucción.  
Unidad Registros. Lectura.  
Unidad Operaciones.  
Unidad Instrucción.

- **JUMP:**  $PC \leftarrow (PC + 4) \& 0xF0000000 + \text{add\_26} * 4$

AddrI=PC, busIR=MemInst[AddrI],  
PC = (PC + 4) & 0xF0000000 + add\_26 \* 4.

Unidad Instrucción.  
Unidad Instrucción



# Procesador Monociclo

## ■ Transferencias físicas de datos.

### □ Valores Conceptuales que toman las Señales de Control

nPC\_sel: "+4", "Branch", "Jump"

WEPC: "1" Escribe en registro PC.

RegDst: "rt", "rd"

ExtOp: "zero", "sign"

AluSrc: "busB", "Op32"

AluCtr: "add", "sub", "or", "slt"

MemWr: "1" Escribe en la memoria.

MemRd: "1" Lee desde la memoria de datos.

MemtoReg: "alu", "mem"

RegWr: "1" escribe busW en el registro especificado en RW.

Unidad Instrucción.

Unidad Instrucción.

Unidad Registros. Lectura.

Unidad Operaciones.

Unidad Operaciones.

Unidad Operaciones.

Unidad Memoria Datos.

Unidad Memoria Datos.

Unidad Registros. Escritura.

Unidad Registros. Escritura.

# Procesador Monociclo

- Valores de las señales de control para activar las transferencias lógicas.
  - Valores que toman las señales de control para desarrollar las diferentes transferencias lógicas necesarias para cada instrucción.

# Procesador Monociclo

- Valores de las señales de control para activar las transferencias lógicas.

□ **ADD:**  $R[rd] \leftarrow R[rs] + R[rt]; PC \leftarrow PC + 4$

nPC\_sel = "+4", WEPC = 1,

RegDst = "rd",

AluSrc = "busB", AluCtr = "add", ExtOp =  $\emptyset$ ,

MemWr = 0, MemRd =  $\emptyset$ ,

MemtoReg = "alu", RegWr = 1.

Unidad Instrucción.

Unidad Registros. Lectura.

Unidad Operaciones.

Unidad Memoria Datos.

Unidad Registros. Escritura.

□ **SUB:**  $R[rd] \leftarrow R[rs] - R[rt]; PC \leftarrow PC + 4$

nPC\_sel = "+4", WEPC = 1,

RegDst = "rd",

AluSrc = "busB", AluCtr = "sub", ExtOp =  $\emptyset$ ,

MemWr = 0, MemRd =  $\emptyset$ ,

MemtoReg = "alu", RegWr = 1.

Unidad Instrucción.

Unidad Registros. Lectura.

Unidad Operaciones.

Unidad Memoria Datos.

Unidad Registros. Escritura.

# Procesador Monociclo

## ■ Valores de las señales de control para activar las transferencias lógicas.

□ **SLT:**  $R[rd] \leftarrow R[rs] < R[rt] ? 1 : 0 ; PC \leftarrow PC + 4$   
nPC\_sel = "+4", WEPC=1 , Unidad Instrucción.  
RegDst = "rd", Unidad Registros. Lectura.  
AluSrc = "busB", AluCtr = "slt", ExtOp=Ø, Unidad Operaciones.  
MemWr=0, MemRd=Ø, Unidad Memoria Datos.  
Memtoreg="alu", RegWr=1. Unidad Registros. Escritura.

□ **ORI:**  $R[rt] \leftarrow R[rs] + \text{zero\_ext}(\text{Inm16}); PC \leftarrow PC + 4$   
nPC\_sel = "+4", WEPC =1, Unidad Instrucción.  
RegDst = "rt", Unidad Registros. Lectura.  
AluSrc = "Op32", ExtOp = "zero", AluCtr = "or", Unidad Operaciones.  
MemWr=0, MemRd=Ø, Unidad Memoria Datos.  
Memtoreg="alu", RegWr=1. Unidad Registros. Escritura.

# Procesador Monociclo

## ■ Valores de las señales de control para activar las transferencias lógicas.

□ **LOAD:**  $R[rt] \leftarrow \text{MEM}[R[rs] + \text{sign\_ext}(\text{Inm16})]; PC \leftarrow PC + 4$

nPC\_sel = "+4", WEPC=1 ,

RegDst = "rt",

AluSrc = "Op32", ExtOp = "sign", AluCtr = "add",

MemRd=1, MemWr=0,

MemtoReg="mem", RegWr=1.

Unidad Instrucción.

Unidad Registros. Lectura.

Unidad Operaciones.

Unidad Memoria Datos.

Unidad Registros. Escritura.

□ **STORE:**  $\text{MEM}[R[rs] + \text{sign\_ext}(\text{Inm16})] \leftarrow R[rt]; PC \leftarrow PC + 4$

nPC\_sel = "+4", WEPC =1,

RegDst =  $\emptyset$ ,

AluSrc = "Op32", ExtOp = "sign", AluCtr = "add",

MemWr=1, MemRd=0,

MemtoReg= $\emptyset$ , RegWr=0.

Unidad Instrucción.

Unidad Registros. Lectura.

Unidad Operaciones.

Unidad Memoria Datos.

Unidad Registros. Escritura

# Procesador Monociclo

- Valores de las señales de control para activar las transferencias lógicas.

□ **BEQ:** if ( R[rs] == R[rt] ) PC  $\leftarrow$  (PC +4) + sign\_ext(Inm16)] \*4;  
else PC  $\leftarrow$  PC + 4

```
if (Equal) nPC sel="Br"; else nPC sel="+4"; WEPC=1.
```

$$\text{RegDst} = \emptyset,$$
$$\text{AluSrc} = \emptyset, \text{ExtOp} = \emptyset, \text{AluCtr} = \emptyset,$$

MemWr=0, MemRd=∅,

MemtoReg= $\emptyset$ , RegWr=0.

Unidad Instrucción.

Unidad Registros. Lectura.

Unidad Operaciones.

## Unidad Memoria Datos.

Unidad Registros. Escritura

□ **J:**  $PC \leftarrow (PC + 4) \& 0xF0000000 + \text{add } 26 * 4$

```
nPC sel = "Jmp", WEPC=1 .
```

$$\text{RegDst} = \emptyset,$$
$$\text{AluSrc} = \emptyset, \text{ExtOp} = \emptyset, \text{AluCtr} = \emptyset,$$

MemWr=0, MemRd=∅.

Memtoreg= $\emptyset$ , RegWr=0.

Unidad Instrucción.

Unidad Registros. Lectura.


Unidad Operaciones.

## Unidad Memoria Datos.

Unidad Registros. Escritura

# Procesador Monociclo


- Diagrama de tiempos para todas las instrucciones del procesador



# Procesador Monociclo

## ■ Diseño de la Unidad de Control.

- En el modelo monociclo la unidad de control es una red combinatorial que tiene como entradas el código de operación-funct y la condición Equal; y como salidas las señales de Control.





# Procesador Monociclo

## ■ Diseño de la Unidad de Control.

### □ Tabla de verdad de la Unidad de Control Monociclo

Op	Bnegate	Operación	
		Decimal	Binario
and	∅	0	00
or	∅	1	01
add	0	2	10
slt	1	3	11
sub	1	2	10

# Procesador Monociclo

## ■ Diseño de la Unidad de Control.

### □ Tabla de verdad de la Unidad de Control Monociclo

OP	Funct
000000	100000
000000	100010
000000	101010
001101	000000
100011	000000
101011	000000
000100	000000
000010	000000
000000	100100
000000	101010

R  
R  
R  
I  
I  
I  
I  
J  
R  
R


Nemo.
add
sub
slt
ori
lw
sw
beq
j
and
slt

# Procesador Monociclo

## ■ Diseño de la Unidad de Control.

### □ Tabla de verdad de la Unidad de Control Monociclo

Op+funct	Eq	WE <sub>pc</sub>	nPC_sel	Ext Op	Alu Src	Alu Ctr	Reg Dst	Mem Wr	Mem Rd	Mem toReg	Reg Wr
Add	∅	1	00	∅	0	010	0	0	∅	0	1
Sub	∅	1	00	∅	0	110	0	0	∅	0	1
Slt	∅	1	00	∅	0	111	0	0	∅	0	1
Ori	∅	1	00	0	1	001	1	0	∅	0	1
Load	∅	1	00	1	1	010	1	0	1	1	1
Store	∅	1	00	1	1	010	∅	1	0	∅	0
Beq	1	1	01	∅	∅	∅∅∅	∅	0	∅	∅	0
Beq	0	1	00	∅	∅	∅∅∅	∅	0	∅	∅	0
Jmp	∅	1	10	∅	∅	∅∅∅	∅	0	∅	∅	0
Entradas 13		Salidas 13									



Op+funct	Eq	WE <sub>PC</sub>	nPC_sel	Ext Op	Alu Src	Alu Ctr	Reg Dst	Mem Wr	Mem Rd	Mem toReg	Reg Wr
Add	∅	1	00	∅	0	010	0	0	∅	0	1
Sub	∅	1	00	∅	0	110	0	0	∅	0	1
Slt	∅	1	00	∅	0	111	0	0	∅	0	1
Ori	∅	1	00	0	1	001	1	0	∅	0	1
Load	∅	1	00	1	1	010	1	0	1	1	1
Store	∅	1	00	1	1	010	∅	1	0	∅	0
Beq	1	1	01	∅	∅	∅∅∅	∅	0	∅	∅	0
Beq	0	1	00	∅	∅	∅∅∅	∅	0	∅	∅	0
Jmp	∅	1	10	∅	∅	∅∅∅	∅	0	∅	∅	0
Entradas 13		Salidas 13									

# Procesador Monociclo

## ■ Diseño de la Unidad de Control.

### □ Tabla Resumen Unidad de Control Monociclo

OP+Funct+Eq	Control[12..0]	Obs.
0000001000000	1000001000001	<b>Add</b>
0000001000100	1000011000001	<b>Sub</b>
0000001010100	1000111000001	<b>Slt</b>
0011010000000	1000100110001	<b>Ori</b>
1000110000000	1001101010111	<b>Load</b>
1010110000000	1001101001000	<b>Store</b>
0001000000001	1010000000000	<b>Beq</b>
0001000000000	1000000000000	<b>Beq</b>
0000100000000	1100000000000	<b>Jmp</b>

# Procesador Monociclo

## ■ Diseño de la Unidad de Control.

- La implementación de la unidad de control puede ser utilizando.
  - En base a compuertas lógicas (función mínima).
  - Dispositivos lógicos programables (por ejemplo: GAL).
  - O mediante EPROM.