Diseño Procesador Monociclo



- Especificación de la arquitectura del repertorio de instrucciones y de las instrucciones que podrá ejecutar el procesador.
- Modelo Carga-Almacenamiento.

- Se implementará el procesador considerando las instrucciones:
 - ☐ Suma, resta y slt (R)
 - add rd, rs, rt
 - sub rd, rs, rt
 - slt rd, rs, rt
 - □ Or inmediato (I)
 - ori rt, rs, inm16

- Se implementará el procesador considerando las instrucciones:
 - □ Carga y Almacenamiento (I).
 - lw rt, inm16(rs)
 - sw rt, inm16(rs)
 - ☐ Bifurcación (I).
 - beq rs, rt, rótulo
 - Salto incondicional. (J)
 - j rótulo

■ Manual de Programación MIPS reducido.

Códigos Binarios

Lenguaje Simbólico.

Assembler.

OP	Rs	Rt	Rd	Sham	Funct		Nem	Campo	Campo	Camp	Descripción
				t			o	1	2	3	_
00000 0	Fte1	Fte2	Dst	00000	10000 0	R	add	Dst,	Fte1,	Fte2	#Addition
00000 0	Fte1	Fte2	Dst	00000	10001 0	R	sub	Dst,	Fte1,	Fte2	#Subtract
00000 0	Fte1	Fte2	Dst	00000	10101 0	R	slt	Dst,	Fte1,	Fte2	#Set Less Than
00001 0	jmp26				J	j	jmp26			#Jump	
00010 0	Fte1	Fte2	label16			Ι	beq	Fte1,	Fte2,	label1 6	#Branch on Equal
00110 1	Fte1	Dst	inm16			Ι	ori	Dst,	Fte1,	inm16	#OR Immediate
10001 1	Rbas e	Dst	offset16			I	lw	Dst,	Offset16(RBas e)		#Load Word
10101 1	Rbas e	Fte1	offset16			I	sw	Fte1,	Offset16(RBas e)		#Store Word


Trasferencias Lógicas

```
R[rd] = R[rs] + R[rt];
\square add
                                                     PC = PC + 4
            R[rd] = R[rs] - R[rt];
□ sub
                                                     PC = PC + 4
            R[rd] = R[rs] < R[rt] ? 1:0;
□ slt
                                                     PC = PC + 4
            R[rt] = R[rs] \text{ or zero } ext(Inm16);
                                                 PC = PC + 4
□ ori
            R[rt] = MEM[R[rs] + sign_ext(Inm16)]; PC = PC + 4
□ lw
            MEM[R[rs] + sign\_ext(Inm16)] = R[rt]; PC = PC + 4
□ SW
            if (R[rs] = R[rt])
beq
            PC = (PC + 4) + [sign ext(Inm16)]*4; else PC = PC + 4
            PC = (PC + 4) \& 0 \times F0000000 + add 26*4
```




- Recursos Combinacionales
 - □ Unidad Aritmético Lógica

AluCtr[20]		Resultado	Función
Binvert	Operación		ALU
0	00	OpA & OpB	and
0	01	OpA OpB	or
0	10	OpA + OpB	add
1	10	ОрА - ОрВ	sub
1	11	OpA < OpB ? 1: 0	slt






- Recursos Combinacionales
 - □ Sumador que permita calcular PC+4






- Recursos Combinacionales
 - □ Unidad Extensora

ExtOp	Op. de 32
0	zero_ext(Inm16)
1	sign_ext(Inm16)




- Recursos Combinacionales
 - □ Diseño Extensor lógico y aritmético



- Recursos Combinacionales
 - Multiplexores


CtrMux	Out
00	S0
01	S1
10	S2




- Recursos Combinacionales
 - Multiplexores. Implementación.

	Di —	
C1 C0 Out_i 0 0 Ai	Ci —	Out_i
0 1 Bi 1 0 Ci	Ві —	
1 1 Di	Ai —	
		C0


- Recursos Combinacionales
 - Detector Igualdad






- Recursos Almacenamiento.
 - Memorias
 - Una memoria para almacenar las instrucciones (ROM).
 - Una memoria para leer y escribir datos (RAM).
 - Diseño inicial se elige tener recursos separados aunque podría ocuparse una sola memoria para datos e instrucciones.


- Recursos Almacenamiento.
 - Memorias



- Recursos Almacenamiento.
 - □ Registros. Arreglo Registros




Diseño del arreglo de Registros.






- Recursos Almacenamiento.
 - □ Registros. Contador de Programa



Camino Datos. Determinación del próximo valor del PC.

$$\square$$
 PC = PC + 4




Camino Datos. Determinación del próximo


valor del PC.

☐ Bifurcaciones y salto.


nPCsel	
00	PC = PC +4
01	PC = PC +4 + [Sign_ext(Inm16)]*4
10	PC = (PC +4)&0xF0000000+(addr_26*4)




Camino de datos entre PC y Memoria de Programa.




Unidad que determina la próxima instrucción a ejecutar, con la memoria de instrucciones.




Abstracción del diagrama anterior en un bloque que determina y decodifica la instrucción a ejecutar, y que además calcula la dirección de la próxima instrucción a realizar.




- Camino de Datos para operaciones de tipo R.
 - Arreglo de registros y la unidad aritmético lógica, para poder realizar las transferencias físicas que implementan las operaciones de suma y resta.




Modificaciones al camino de datos para poder procesar instrucciones inmediatas.




Camino de datos para acceder la memoria de datos.




Detector de igualdad de busA y busB




- Simplificación Considerando unidades
 - Unidad Instrucción




- Simplificación Considerando unidades
 - □ Unidad Registros




- Simplificación Considerando unidades
 - ☐ Unidad Operaciones




- Simplificación Considerando unidades
 - Unidad Memoria



Esquema General



Esquema General por unidad





- Transferencias físicas de datos.
 - □ Cada transferencia lógica se implementa como un conjunto de transferencias físicas.
 - Transferencia física es la descripción de un movimiento de datos entre los recursos del camino de datos.
 - □ Muestra lo que sucede en el camino de datos.

- Transferencias físicas de datos.
 - Movimientos son debidos a:
 - Conexiones permanentes entre recursos
 - Señales de control.
 - □ Para cada instrucción:
 - Se hace referencia a través de un mnemónico.
 - Se anota la transferencia lógica.
 - Y luego el conjunto de transferencias físicas que la desarrollan.



- Transferencias físicas de datos.
 - Las transferencias físicas se agrupan de acuerdo a la unidad en que se realizan.
 - Se muestran por líneas, pero toda la electrónica que las representa está funcionando en paralelo, y la información fluye en serie a través de los recursos.

■ Transferencias físicas de datos.

□ **ADD**: $R[rd] \leftarrow R[rs] + R[rt]; PC \leftarrow PC + 4$

AddrI=PC, busIR=MemInst[AddrI], PC=PC+4,

Ra=rs, Rb=rt, RW=rd, busA=R[Ra], busB=R[Rb],

AluOut=add(busA, busB),

busW=AluOut, R[RW]=busW.

Unidad Instrucción.

Unidad Registros. Lectura.

Unidad Operaciones.

Unidad Registros. Escritura.

□ **SUB**: $R[rd] \leftarrow R[rs] - R[rt]$; $PC \leftarrow PC + 4$

AddrI=PC, busIR=MemInst[AddrI], PC=PC+4,

Ra=rs, Rb=rt, RW=rd, busA=R[Ra], busB=R[Rb],

AluOut= sub(busA, busB),

busW=AluOut, R[RW]=busW.

Unidad Instrucción.

Unidad Registros. Lectura.

Unidad Operaciones.

Unidad Registros. Escritura.

- Transferencias físicas de datos.
- □ **SLT**: $R[rd] \leftarrow R[rs] < R[rt]$? 1:0; $PC \leftarrow PC + 4$ AddrI=PC, busIR=MemInst[AddrI], PC=PC+4,

Ra=rs, Rb=rt, RW=rd, busA=R[Ra], busB=R[Rb],

AluOut=slt(busA, busB),

busW=AluOut, R[RW]=busW.

Unidad Instrucción.

Unidad Registros. Lectura.

Unidad Operaciones.

Unidad Registros. Escritura.

 $R[rt] \leftarrow R[rs] \mid zero_ext(lnm16); PC \leftarrow PC + 4$

AddrI=PC, busIR=MemInst[AddrI], PC=PC+4,

Ra=rs, RW=rt, busA=R[Ra], Op32 = zero ext(Inm16), AluOut=or(busA, Op32), Unidad Operaciones.

busW=AluOut, R[RW]=busW.

Unidad Instrucción.

Unidad Registros. Lectura.

Unidad Registros. Escritura.

- Transferencias físicas de datos.
- □ LOAD: $R[rt] \Leftarrow MEM[R[rs] + sign_ext(Inm16)]$; $PC \Leftarrow PC + 4$ AddrI=PC, busIR=MemInst[AddrI], PC=PC+4, Unidad Instrucción. Unidad Registros. Lectura. Op32 = signext(Inm16), AluOut=add(busA, Op32), Unidad Operaciones. AddrD=AluOut, Dout = MemDat[AddrD], Unidad Memoria Datos. busW=Dout, R[RW]=busW. Unidad Registros. Escritura.
- □ **STORE**: MEM[R[rs] + sign_ext(Inm16)] \leftarrow R[rt]; PC \leftarrow PC + 4 AddrI=PC, busIR=MemInst[AddrI], PC=PC+4, Unidad Instrucción. Ra=rs, Rb=rt, busA=R[Ra], busB=R[Rb], Unidad Registros. Lectura. Op32 = signext(Inm16), AluOut= add(busA, Op32), Unidad Operaciones. AddrD=AluOut, Din = busB, MemDat[AddrD]=Din. Unidad Memoria Datos.

.

Procesador Monociclo

- Transferencias físicas de datos.
 - □ **BEQ**: if (R[rs] == R[rt]) PC \leftarrow (PC +4)+ sign_ext(lnm16)] *4 else PC \leftarrow PC + 4

```
AddrI=PC, busIR=MemInst[AddrI],

Ra=rs, Rb=rt, busA=R[Ra], busB=R[Rb],

if (Equal)

PC = (PC +4)+ sign_ext(Inm16)] *4 else PC=PC+4.

Unidad Instrucción.

Unidad Operaciones.

Unidad Instrucción.
```

□ **JUMP**: PC \Leftarrow (PC +4)&0xF0000000+ add_26 *4

AddrI=PC, busIR=MemInst[AddrI], Unidad Instrucción. PC = (PC +4)&0xF000000+ add_26 *4. Unidad Instrucción

- Transferencias físicas de datos.
 - Valores Conceptuales que toman las Señales de Control

nPC_sel: "+4","Branch","Jump" Unidad Instrucción.
WEPC: "1" Escribe en registro PC. Unidad Instrucción.

RegDst: "rt", "rd"

Unidad Registros. Lectura.

ExtOp: "zero", "sign" Unidad Operaciones.

AluSrc: "busB","Op32" Unidad Operaciones.

AluCtr: "add", "sub", "or", "slt" Unidad Operaciones.

MemWr: "1" Escribe en la memoria. Unidad Memoria Datos.

MemRd: "1" Lee desde la memoria de datos. Unidad Memoria Datos.

MemtoReg:"alu","mem" Unidad Registros. Escritura.

RegWr: "1" escribe busW en el registro Unidad Registros. Escritura.

especificado en RW.



- Valores de las señales de control para activar las transferencias lógicas.
 - Valores que toman las señales de control para desarrollar las diferentes transferencias lógicas necesarias para cada instrucción.

 Valores de las señales de control para activar las transferencias lógicas.

□ SUB:

$$R[rd] \Leftarrow R[rs] - R[rt]; PC \Leftarrow PC + 4$$

nPC_sel = "+4", WEPC=1, Unidad Instrucción. Unidad Registros. Lectura. AluSrc = "busB", AluCtr = "sub", ExtOp= \varnothing , Unidad Operaciones. Unidad Memoria Datos. Memtoreg="alu", RegWr=1. Unidad Registros. Escritura.

 Valores de las señales de control para activar las transferencias lógicas.

```
□ ORI: R[rt] \leftarrow R[rs] + zero\_ext(Inm16); PC \leftarrow PC + 4 nPC\_sel = "+4", WEPC = 1, Unidad Instrucción. Unidad Registros. Lectura. AluSrc = "Op32", ExtOp = "zero", AluCtr = "or", Unidad Operaciones. Unidad Memoria Datos. MemWr=0, MemRd=\emptyset, Unidad Registros. Escritura. Unidad Registros. Escritura.
```

 Valores de las señales de control para activar las transferencias lógicas.


```
□ LOAD: R[rt] \leftarrow MEM[R[rs] + sign\_ext(Inm16)]; PC \leftarrow PC + 4 nPC\_sel = "+4", WEPC=1, Unidad Instrucción. Unidad Registros. Lectura. AluSrc = "Op32", ExtOp = "sign", AluCtr = "add", Unidad Operaciones. Unidad Memoria Datos. Memtoreg="mem", RegWr=1. Unidad Registros. Escritura.
```

```
□ STORE: MEM[R[rs] + sign_ext(Inm16)] \LeftarrowR[rt]; PC \LeftarrowPC + 4 nPC_sel = "+4", WEPC =1, Unidad Instrucción. RegDst = \varnothing, Unidad Registros. Lectura. Unidad Operaciones. Unidad Operaciones. MemWr=1, MemRd=0, Unidad Memoria Datos. Memtoreg=\varnothing, RegWr=0. Unidad Registros. Escritura
```

- Valores de las señales de control para activar las transferencias lógicas.
 - □ **BEQ**: if (R[rs] == R[rt]) PC \Leftarrow (PC +4) + sign_ext(lnm16)] *4; else PC \Leftarrow PC + 4


```
if (Equal) nPC_sel="Br"; else nPC_sel="+4"; WEPC =1. Unidad Instrucción. Unidad Registros. Lectura. AluSrc = \varnothing, ExtOp = \varnothing, AluCtr = \varnothing, Unidad Operaciones. Unidad Operaciones. Unidad Memoria Datos. Memtoreg=\varnothing, RegWr=0. Unidad Registros. Escritura
```

Diagrama
 de tiempos
 para todas
 las
 instruccion
 es del
 procesador



Diseño de la Unidad de Control.

En el modelo monociclo la unidad de control es una red combinacional que tiene como entradas el código de operación-funct y la condición Equal; y como salidas las señales de Control.





- Diseño de la Unidad de Control.
 - □ Tabla de verdad de la Unidad de Control Monociclo

Ор	Bnegate	Operación						
		Decimal	Binario					
and	Ø	0	00					
or	Ø	1	01					
add	0	2	10					
slt	1	3	11					
sub	1	2	10					


- Diseño de la Unidad de Control.
 - □ Tabla de verdad de la Unidad de Control Monociclo

OP	Funct	
000000	100000	R
000000	100010	R
000000	101010	R
001101	ØØØØØØ	I
100011	ØØØØØØ	I
101011	ØØØØØØ	I
000100	ØØØØØØ	I
000010	ØØØØØØ	J
000000	100100	R
000000	101010	R

Nemo.	
add	
sub	
slt	
ori	
lw	
sw	
beq	
j	
and	
slt	

- Diseño de la Unidad de Control.
 - □ Tabla de verdad de la Unidad de Control Monociclo

Op+funct	Eq	WE_{PC}	nPC_sel	Ext Op	Alu Src	Alu Ctr	Reg Dst	Mem Wr	Mem Rd	Mem toReg	Reg Wr
Add	Ø	1	00	Ø	0	010	0	0	Ø	0	1
Sub	Ø	1	00	Ø	0	110	0	0	Ø	0	1
Slt	Ø	1	00	Ø	0	111	0	0	Ø	0	1
Ori	Ø	1	00	0	1	001	1	0	Ø	0	1
Load	Ø	1	00	1	1	010	1	0	1	1	1
Store	Ø	1	00	1	1	010	Ø	1	0	Ø	0
Beq	1	1	01	Ø	Ø	ØØØ	Ø	0	Ø	Ø	0
Beq	0	1	00	Ø	Ø	ØØØ	Ø	0	Ø	Ø	0
Jmp	Ø	1	10	Ø	Ø	ØØØ	Ø	0	Ø	Ø	0
Entrada 13	ıs	Salidas 13									



Op+funct	Eq	WE_{PC}	nPC_sel	Ext Op	Alu Src	Alu Ctr	Reg Dst	Mem Wr	Mem Rd	Mem toReg	Reg Wr
Add	Ø	1	00	Ø	0	010	0	0	Ø	0	1
Sub	Ø	1	00	Ø	0	110	0	0	Ø	0	1
Slt	Ø	1	00	Ø	0	111	0	0	Ø	0	1
Ori	Ø	1	00	0	1	001	1	0	Ø	0	1
Load	Ø	1	00	1	1	010	1	0	1	1	1
Store	Ø	1	00	1	1	010	Ø	1	0	Ø	0
Beq	1	1	01	Ø	Ø	ØØØ	Ø	0	Ø	Ø	0
Beq	0	1	00	Ø	Ø	ØØØ	Ø	0	Ø	Ø	0
Jmp	Ø	1	10	Ø	Ø	ØØØ	Ø	0	Ø	Ø	0
Entrada 13	as	Salidas 13									



- Diseño de la Unidad de Control.
 - □ Tabla Resumen Unidad de Control Monociclo

OP+Funct+Eq	Control[120]	Obs.
000000100000ø	100Ø001000Ø01	Add
000000100010ø	100Ø011000Ø01	Sub
000000101010ø	100ø111000ø01	Slt
001101ØØØØØØØ	1000100110Ø01	Ori
100011ØØØØØØØ	1001101010111	Load
101011ØØØØØØØ	10011010ø10ø0	Store
000100øøøøøø1	101øøøøøø0øø0	Beq
000100øøøøøø0	100øøøøøøø0øø0	Beq
000010øøøøøøø	110øøøøøø0øø0	Jmp



- Diseño de la Unidad de Control.
 - □ La implementación de la unidad de control puede ser utilizando.
 - En base a compuertas lógicas (función mínima).
 - Dispositivos lógicos programables (por ejemplo: GAL).
 - O mediante EPROM.