ARQUITECTURA DE COMPUTADORAS

CATEDRÁTICO: ING. DAVID RODRIGUEZ

GENERALIDADES DE LA ASIGNATURA

4

NOMBRE DE LA ASIGNATURA:
ARQUITECTURA DE COMPUTADORAS
PRE-REQUISITO:
SISTEMAS DIGITALES
UNIDADES VALORATIVAS:

DESCRIPCIÓN DE LA ASIGNATURA

• El objeto de la asignatura comprende el estudio de cada uno de los componentes de un aparato computador, utilizando técnicas de reparación, mantenimiento de sistemas y su montaje, en forma individual o en red de comunicaciones.

OBJETIVOS GENERALES

- a. Identificar los componentes internos de un computador.
- b. Conectar correctamente los periféricos de un computador.
- c. Identificar las posibles fallas debido a una conexión de los periféricos.
- d. Aplicar técnicas de mantenimiento a un computador y sus periféricos.

CONTENIDO

UNIDAD 1. ARQUITECTURA DE VON NEWMANN

- 1.1 Conceptos Generales.
- 1.2 Arquitectura de Computadoras.
- 1.3 Unidad Central o "CPU".
- 1.4 Memoria ROM.
- 1.5 Memoria RAM.

UNIDAD 2. PARALELISMO EN SISTEMAS MONO PROCESADOR

- 2.1 Conceptos.
- 2.2 Buses.
- 2.3 Bus de Dirección.
- 2.4 Bus de Datos.
- 2.5 Bus de Control.
- 2.6 Organización de Memoria.
- 2.7 Pasos para la ejecución de un programa.
- 2.8 Mecanismo de Procesamiento en Paralelo.

- 2.9 Multiplicidad de Unidades Funcionales.
- 2.10 Paralelismo y Segmentación.
- 2.11 Uso de Sistemas Jerárquico de memoria.
- 2.12 Equilibrio en el ancho de banda.
- 2.13 Multiprogramación y Tiempo Compartido.
- 2.14 Ley de Amdahl.
- 2.15 Fracción Mejorada.
- 2.16 Aceleración Mejorada.
- 2.17 MIPS.
- 2.18 Características del MIPS.
- 2.19 Mips Relativos.

- 2.20 Tiempo de referencia.
- 2.21 Tiempo no estimado.
- 2.22 Mips Referencia.
- 2.23 MFLOP.
- 2.24 Características de las medidas de rendimiento.
- 2.25 Programas para evaluar el rendimiento en una máquina.

UNIDAD 3. SISTEMAS DE MEMORIA Y ENTRADA/SALIDA

- 3.1 Jerarquía de memoria.
- 3.2 Evaluación del rendimiento de una jerarquía de memoria.
- 3.3 Implicaciones de una jerarquía de memoria a la CPU.

UNIDAD 4. MEMORIA CACHE y MEMORIA VIRTUAL

- 4.1 Introducción.
- 4.2 Fuentes de Fallo de la Cache.
- 4.3 Forzosos.
- 4.4 Capacidad.
- 4.5 Conflicto.
- 4.6 Memoria Virtual.

UNIDAD 5. PAGINACIÓN FRENTE A SEGMENTACIÓN

- 5.1 Introducción.
- 5.2 Programa para Control de Paralelismo.
- 5.3 Programa Secuencial.
- 5.4 Programa Paralelo.

UNIDAD 6. ESQUEMA DE ARQUITECTURAS PARALELAS

- 6.1 Arquitectura SISO.
- 6.2 Arquitectura SIMD.
- 6.3 Arquitectura MISO.
- 6.4 Arquitectura MIMD.

UNIDAD 7. INTERCONEXIÓN ENTRE PROCESADORES

- 7.1 Concepto.
- 7.2 Formas de conexión entre procesadores.
- 7.3 Bus.
- 7.4 Matriz.
- 7.5 Cúbico.
- 7.6 Sistema Débilmente Acoplado.
- 7.7 Sistema Fuertemente Acoplado.
- 7.8 Organización Asimétrica.
- 7.9 Organización Simétrica.

UNIDAD 8. MANTENIMIENTO DE COMPUTADORAS

- 8.1 Mantenimiento preventivo.
- 8.2 Mantenimiento correctivo.
- 8.3 Ensamble y configuración de unidades de disco y tarjetas.
- 8.4 Ensamble y formateado de discos duros y tarjetas.
- 8.5 Ensamble de otros tipos de tarjetas controladoras y configuración.
- 8.6 Tipos de circuitos integrados y precauciones en manejo.
- 8.7 Mantenimiento de otros periféricos.

FORMA DE EVALUACIÓN

Se realizan dos evaluaciones parciales, con una ponderación del 30% c/u y una evaluación final, con ponderación del 40%. Estas, comprenden: exámenes escritos, trabajos de laboratorio e investigación, y algunas veces ex-aula. Las evaluaciones están reguladas por el reglamento de la Universidad.

)	1er Parcial	15%	Examen Final	40%	
P	2do Parcial	20%			(
19	Laboratorio	15%			
$//_{\odot}$	Asistencia	10%		A Commence of the Commence of	
/		60%		40%	

BIBLIOGRAFIA

Hamacher, V. Carl.

ORGANIZACION DE COMPUTADORAS

Editorial Mc. Graw Hill, México, 1988, 1°. Edición

- Tanenbaum, Andrew S.

ORGANIZACION DE COMPUTADORAS, UN ENFOQUE ESTRUCTURADO Editorial Pearson Education, México, 2000, 4°. Edición

-Stallings, William

ORGANIZACIÓN y ARQUITECTURA DE COMPUTADORAS

Editorial Prentice Hall, México, 2001, 5°. Edición