

Informe de Laboratorio: Estructura de Computadores

Nombre del Estudiante: [Geri Britney Guerrero Lizcano]

Fecha: [02/03/2026]

Asignatura: Estructura de Computadores

Enlace del repositorio en GitHub: [(<https://github.com/geribgl/lab-pipeline-mips>)]

1. Análisis del Código Base

1.1. Evidencia de Ejecución


Adjunte aquí las capturas de pantalla de la ejecución del `programa_base.asm` utilizando las siguientes herramientas de MARS:

- **MIPS X-Ray** (Ventana con el Datapath animado).
- **Instruction Counter** (Contador de instrucciones totales).
- **Instruction Statistics** (Desglose por tipo de instrucción).

1. MIPS X-Ray


Name	Number	Value
\$zero	0	0
\$at	1	268500992
\$v0	2	10
\$v1	3	0
\$a0	4	0
\$a1	5	0
\$a2	6	0
\$a3	7	0
\$t0	8	3
\$t1	9	5
\$t2	10	0
\$t3	11	0
\$t4	12	28
\$t5	13	268501020
\$t6	14	8
\$t7	15	24
\$s0	16	268500992
\$s1	17	268501024
\$s2	18	0
\$s3	19	0
\$s4	20	0
\$s5	21	0
\$s6	22	0
\$s7	23	0
\$t8	24	29
\$t9	25	268501052
\$k0	26	0
\$k1	27	0
\$gp	28	268468224
\$sp	29	2147479548
\$fp	30	0
\$ra	31	0
pc		4194396
hi		0
lo		24

1.1. MIPS X-Ray del código base




En esta visualización se observa el flujo de datos a través del datapath del procesador MIPS durante la ejecución del programa. Aquí se puede identificar cómo las instrucciones utilizan los registros, la ALU y la memoria antes de aplicar la optimización

2. Instruction Counter



3. Instruction Statistics



1.2. Identificación de Riesgos (Hazards)

Completa la siguiente tabla identificando las instrucciones que causan paradas en el pipeline:

Instrucción Causante	Instrucción Afectada	Tipo de Riesgo (Load-Use, etc.)	Ciclos de Parada
lw \$t6, 0(\$t5)	mul \$t7, \$t6, \$t0	Load-Use	1
mul \$t7, \$t6,\$t0	addu \$t8, \$t7, \$t1	Dependencia RAW	0

**La segunda no genera stall porque el pipeline puede manejarla con forwarding.
→ Al no haber un adelanto de ese que cubra este caso específico en un pipeline estandar, se debe insertar 1 ciclo de burbuja para así esperar el dato.

lw → mul

esto genera

1 stall * porque el dato cargado de memoria aún no está listo.

** El riesgo ocurre cuando la instrucción `mul` intenta usar el registro `\$t6` en la estapa Instruction Decode, pero el dato que esa cargado por `lw` solo esta disponible de la etapa MEMORY ACCESS

1.2. Estadísticas y Análisis Teórico

Dado que MARS es un simulador funcional, el número de instrucciones ejecutadas será igual en ambas versiones. Sin embargo, en un procesador real, el tiempo de ejecución (ciclos) varía. Completa la siguiente tabla de análisis teórico:

> **Se obtuvo en MARS (94 instrucciones)**

Métrica	Código Base	Código Optimizado
---------	-------------	-------------------

Métrica	Código Base	Código Optimizado
Instrucciones Totales (según MARS)	94	94
Stalls (Paradas) por iteración	1	0
Total de Stalls (8 iteraciones)	8	0
Ciclos Totales Estimados (Inst + Stalls)	102	94
CPI Estimado (Ciclos / Inst)	1.08	1.00

- Instrucciones totales: 94,


2. Optimización Propuesta

2.1. Evidencia de Ejecución (Código Optimizado)

Adjunte aquí las capturas de pantalla de la ejecución del `programa_optimizado.asm` utilizando las mismas herramientas que en el punto 1.1:

- **MIPS X-Ray.**
- **Instruction Counter.**
- **Instruction Statistics.**


1. MIPS X-Ray. Optimizado




The screenshot shows the MIPS X-Ray debugger interface. The main window displays assembly code for a program. The registers window on the right shows the state of all general-purpose registers (zero through \$t12). The messages window at the bottom indicates that assembly was successful.

Name	Number	Value
\$zero	0	0
\$at	1	0
\$v0	2	0
\$v1	3	0
\$a0	4	0
\$a1	5	0
\$a2	6	0
\$t0	7	0
\$t1	8	0
\$t2	9	0
\$t3	10	0
\$t4	11	0
\$t5	12	0
\$t6	13	0
\$t7	14	0
\$t8	15	0
\$t9	16	0
\$t10	17	0
\$t11	18	0
\$t12	19	0
\$t13	20	0
\$t14	21	0
\$t15	22	0
\$t16	23	0
\$t17	24	0
\$t18	25	0
\$t19	26	0
\$t20	27	0
\$gp	28	268468224
\$sp	29	2147479548
\$ta	30	0
pc	31	4194304
hi		0
lo		0


1.1. MIPS X-Ray del código base - Optimizado



2. Instruction Counter



3. Instruction Statistics



2.2. Código Optimizado

Pega aquí el fragmento de tu bucle **loop** reordenado:

```
# loop:
beq $t3, $t2, fin

sll $t4, $t3, 2
addu $t5, $s0, $t4

lw $t6, 0($t5)
addu $t9, $s1, $t4
mul $t7, $t6, $t0
addu $t8, $t7, $t1
sw $t8, 0($t9)
```

Instrucciones totales 94

Código base

```
Stalls por iteración = 1
Iteraciones = 8
Total stalls = 8
Ciclos = 94 + 8 = 102
CPI = 102 / 94 = 1.08
```

Código Optimizado

```
Stalls = 0
Ciclos = 94
```

$$\text{CPI} = 94 / 94 = 1.00$$

Las instrucciones totales se obtuvieron utilizando la herramienta Instruction Counter del simulador MARS. Este contador muestra cuántas instrucciones se ejecutan durante la ejecución completa del programa.

Dado que el programa realiza un bucle de 8 iteraciones, el número de instrucciones ejecutadas se mantiene igual tanto en el código base como en el optimizado, ya que solo se reorganizaron instrucciones y no se agregaron ni eliminaron.

2.2. Justificación Técnica de la Mejora

Explica qué instrucción moviste y por qué colocarla entre el `lw` y el `mul` elimina el riesgo de datos:

[En el código original, la instrucción `mul` utilizaba inmediatamente el resultado de la instrucción `lw`, lo que generaba un riesgo de datos tipo Load-Use en el pipeline. Para optimizar el programa, se movió la instrucción que calcula la dirección de memoria de `Y[i]` (`addu $t9, $s1, $t4`) entre el `lw` y la `mul`. Esto permite que el dato cargado desde memoria esté disponible antes de ser utilizado, eliminando el stall en el pipeline y mejorando el rendimiento del programa.]

3. Comparativa de Resultados

Métrica	Código Base	Código Optimizado	Mejora (%)
Ciclos Totales	102	94	7.8%
Stalls (Paradas)	8	0	100%
CPI	1.08	1.00	7.4%

4. Conclusiones

¿Qué impacto tiene la segmentación en el diseño de software de bajo nivel? ¿Es siempre posible eliminar todas las paradas?

La segmentación permite mejorar el rendimiento del procesador al ejecutar múltiples instrucciones simultáneamente. Sin embargo, cuando existen dependencias de datos entre instrucciones consecutivas, se producen riesgos que generan paradas en el pipeline.

En este laboratorio se observó que, mediante la reordenación de instrucciones, es posible reducir estos riesgos y mejorar el CPI del programa. No siempre es posible eliminar todas las paradas, pero una correcta organización del código permite optimizar el rendimiento del procesador.

Conclusion sobre el rendimiento:

Se identifica en el pipeline presentas paradas principalmente por dependencias de datos tipo Load-Use. Se aplica reordenamiento de código para así reducir el número de ciclos totales, separando la carga de memoria (`lw`) de la operación aritmética que usa ese registro, así permite que el procesador trabaje sin insertar las burbujas innecesarias.

