

Manual de uso del prototipo Star Tracker

Nexys A7-100T + OV7670 | Captura QQVGA 160x120 en luminancia Y | Salida por USB-UART

Este manual asume que el bitstream del top principal ya fue generado y programado en la FPGA. Su objetivo es guiar la conexion fisica, la operacion basica y lo que debe verse en la PC al recibir el paquete UART.

1. Vista rapida del sistema

El prototipo configura la camara OV7670 por SCCB/I2C, genera XCLK para la camara, espera un frame valido, captura solo la componente Y del formato YUV 4:2:2, guarda 160x120 pixeles en BRAM y transmite la imagen por el UART USB integrado de la Nexys A7.

Etapas	Modulo RTL	Funcion
Reloj de camara	ov7670_xclk_gen	Genera XCLK de 24 MHz desde el reloj de 100 MHz de la placa.
Configuracion	ov7670_init_config + i2c_master	Escribe la secuencia de registros de la OV7670 por SCCB/I2C.
Captura	ov7670_capture_y_stream_fsm	Acepta datos sincronizados por VSYNC/HREF/PCLK y emite pixeles Y.
Memoria	frame_capture_store + framebuffer_y_bram	Guarda un frame QQVGA completo de 19200 bytes.
Salida	frame_uart_dump + uart_tx	Transmite header, payload Y y checksum por USB-UART.

2. Conexion de hardware

Antes de encender o programar, verifica que la camara trabaje con niveles logicos de 3.3 V. No conectes senales de la OV7670 a 5 V. Une siempre GND de la camara con GND de la Nexys A7.

Alimentacion y control basico

Señal	Destino en FPGA	Uso
3.3 V	Pin 3V3 de la Nexys	Alimenta la OV7670 si el modulo lo permite.
GND	GND comun	Referencia electrica compartida.
XCLK	cam_xclk	Reloj de entrada para la OV7670 generado por la FPGA.
PWDN	cam_pwdn	La FPGA lo mantiene en 0 para mantener activa la camara.
RESET	cam_reset	Reset de camara controlado por la FPGA.

Mapa de senales segun el constraint actual

Grupo	Señal	Pin FPGA	Comentario
SCCB/I2C	SCL	C17	Reloj de configuracion.

Grupo	Señal	Pin FPGA	Comentario
SCCB/I2C	SDA	D18	Dato bidireccional; el XDC activa pull-up interno.
Camara	cam_data[0..7]	D14, F16, G16, H14, E16, F13, G13, H16	Bus paralelo de datos de la OV7670.
Camara	cam_xclk	K1	Salida de 24 MHz hacia la camara.
Camara	cam_pclk	F6	Reloj de pixel generado por la camara.
Camara	cam_vsync	J2	Sincronismo de frame.
Camara	cam_href	G6	Ventana activa de linea.
Camara	cam_pwn	E7	Power-down de camara.
Camara	cam_reset	J3	Reset de camara.
UART	uart_tx	D4	Salida al USB-UART integrado de la Nexys A7.

3. Controles de la placa

Control / indicador	Señal RTL	Pin	Que hace
Boton reset	rst	N17	Reinicia el sistema. Mantener presionado brevemente y soltar antes de capturar.
Boton start	start_btn	M18	Inicia la configuracion/captura cuando el sistema esta listo.
LED busy	busy	V16	Encendido mientras el sistema configura, captura o transmite.
LED ok	ok	T15	Indica que la inicializacion y el envio UART terminaron correctamente.
LED fail	fail	U14	Indica error de init, overflow de captura o overflow de almacenamiento.
LED pixel_valid	pixel_valid	T16	Pulsa durante pixeles validos; puede verse muy rapido.
LED frame_done	frame_done	V15	Pulso al terminar un frame; puede verse muy rapido.
LEDs 0..7	led_read_data	H17..U16	Muestran el ultimo byte Y observado como apoyo visual de debug.

4. Procedimiento de uso

Paso	Accion	Resultado esperado
1	Conecta la OV7670 segun el mapa de senales y alimentacion.	La camara queda cableada a I2C, XCLK, PCLK, VSYNC, HREF y DATA[7:0].
2	Conecta la Nexys A7 a la PC por USB.	La placa queda lista para programacion y para UART USB.
3	Abre tu receptor UART en la PC antes de capturar.	Configura 921600 baud, 8 data bits, sin paridad, 1 stop bit, sin control de flujo.
4	Programa el bitstream del top principal.	La FPGA queda ejecutando star_tracker_top.
5	Presiona y suelta reset.	El sistema vuelve a estado inicial; la camara se mantiene fuera de power-down.
6	Presiona start una vez.	Se inicia la configuracion SCCB/I2C de la OV7670.
7	Espera sin desconectar la camara.	El sistema captura un frame valido y luego transmite el paquete por UART.
8	Revisa la PC.	El receptor UART debe recibir un paquete binario completo con header STY1.

Notas practicas

Si no llega nada por UART, revisa primero que el receptor este en el puerto COM correcto y a 921600 baud. Luego revisa el LED fail, el cableado de SDA/SCL y que PCLK/VSYNC/HREF salgan realmente de la camara.

El sistema captura una imagen en luminancia Y. No transmite RGB ni YUV completo: cada byte del payload representa brillo de un pixel.

5. Formato esperado en la PC

El receptor debe tratar la comunicacion como datos binarios, no como texto. La transmision esperada es un unico paquete por captura.

Campo	Bytes	Valor esperado	Orden
Magic	4	STY1 = 0x53 0x54 0x59 0x31	ASCII directo
Width	2	160 = 0x00A0	little-endian: A0 00
Height	2	120 = 0x0078	little-endian: 78 00
Payload length	4	19200 = 0x00004B00	little-endian: 00 4B 00 00
Payload	19200	Y[0]..Y[19199]	un byte por pixel, orden raster
Checksum	1	suma modulo 256 del payload	un byte

Tamano total esperado

El paquete completo debe tener 12 bytes de header + 19200 bytes de imagen + 1 byte de checksum = 19213 bytes.

La imagen recibida debe reconstruirse como una matriz de 160 columnas por 120 filas. El byte 0 corresponde a x=0, y=0; el byte 159 corresponde a x=159, y=0; el byte 160 corresponde a x=0, y=1.

6. Interpretacion rapida de problemas

Sintoma	Causa probable	Que revisar
No llega ningun byte UART	Puerto COM/ baud incorrecto o start no ejecutado	921600 8N1, USB conectado, presionar start, revisar busy.
Llega basura o header distinto	Baud incorrecto o receptor interpretando texto	Usar modo binario/raw y confirmar 921600 baud.
fail se enciende	Error de I2C o overflow	SDA/SCL, alimentacion camara, VSYNC/HREF/PCLK, cableado DATA.
ok nunca se enciende	No termino init/captura/UART	Observar busy, confirmar que la camara entregue PCLK y sincronismos.
Imagen oscura o rara	Iluminacion, enfoque, orientacion o registros de camara	Probar escena iluminada y revisar conexion de D0..D7.
Checksum no coincide	Perdida de bytes UART o lectura incompleta	Esperar 19213 bytes exactos y evitar imprimir como texto.

7. Resumen operativo

Conecta camara a 3.3 V y GND, cablea SCCB/I2C y bus paralelo, abre UART a 921600 8N1, programa la FPGA, resetea, presiona start y espera un paquete de 19213 bytes. Si todo sale bien, el receptor debe ver magic STY1, dimensiones 160x120, payload de 19200 bytes y checksum correcto.