

Manual de uso del prototipo Star Tracker

Nexys A7-100T + camara OV7670 | Captura QQVGA 160x120 en YUV 4:2:2 y salida UART por USB

Alcance

Este manual asume que el bitstream ya fue cargado en la FPGA. Indica como conectar la camara, que botones usar, que senales observar y que datos debe recibir la PC por UART. No incluye el programa de recepcion, pero si describe exactamente el paquete binario esperado.

Probabilidad realista de primer encendido

El diseno digital ya paso simulacion global y bitstream, asi que el riesgo principal ya no es compilar sino hardware: conexion de la OV7670, orientacion de pines, alimentacion, nivel logico, PCLK real y configuracion del receptor UART. Para el bitstream de debug I2C/init la probabilidad de ver actividad correcta es alta si el cableado esta bien. Para el top global completo la probabilidad de recibir una primera imagen util es media-alta, pero puede requerir ajustar cableado, luz, exposicion o recepcion UART.

Bitstreams disponibles

Flujo	Archivo .bit	Uso
Top global	Top/bitstreams/star_tracker_top_nexys.bit	Configura la OV7670, captura una foto QQVGA y envia la imagen Y por USB-UART.
Debug init_config + I2C	test_tops/bitstreams/init_config_i2c_test_top_nexys_debug.bit	Permite revisar fisicamente la inicializacion SCCB/I2C y ver estados en LEDs.

Conexion fisica ordenada de la OV7670

El mapeo fue reorganizado para cablear por filas del conector 2x9 de la OV7670. La fila 1 de la camara es alimentacion: 3.3V y GND. Las senales restantes se agrupan en parejas fisicas JA1/JA7, JA2/JA8, etc. Mantener GND comun y verificar que el modulo OV7670 trabaje con niveles compatibles con 3.3 V.

Fila camara	Senal izquierda	PMOD izquierda	Senal derecha	PMOD derecha	Comentario
1	3.3V	3V3 PMOD	DGND	GND PMOD	Alimentacion; no son puertos FPGA.
2	SCL	JA1 / C17	SDA	JA7 / D17	SCCB/I2C. SDA con pull-up interno.
3	VS	JA2 / D18	HS	JA8 / E17	VSYN y HREF.
4	PLK/PCLK	JA3 / E18	XLK/XCLK	JA9 / F18	PCLK entra a FPGA; XCLK sale a camara.
5	D7	JA4 / G17	D6	JA10 / G18	Bits altos del bus paralelo.
6	D5	JB1 / D14	D4	JB7 / E16	Bus paralelo.
7	D3	JB2 / F16	D2	JB8 / F13	Bus paralelo.
8	D1	JB3 / G16	D0	JB9 / G13	Bits bajos del bus paralelo.
9	RET/RESET	JB4 / H14	PWDN	JB10 / H16	Reset de camara y power-down.

Controles en placa

Control / LED	Pin	Funcion esperada
rst	BTNC / N17	Reinicia todo el sistema.
start_btn	BTNU / M18	Primero inicia configuracion; luego permite pedir una nueva captura cuando el sistema queda libre.
busy	LED8 / V16	Sistema ocupado: init, I2C, captura, dump UART o UART transmitiendo.
ok	LED9 / T15	Inicializacion terminada y envio completo al menos una vez.

Control / LED	Pin	Funcion esperada
fail	LED10 / U14	Error de init/I2C, overflow de captura o almacenamiento.
pixel_valid	LED11 / T16	Pulsa cuando se emite un pixel Y valido.
frame_done	LED12 / V15	Pulso al finalizar un frame valido.
led_read_data[7:0]	LED0..LED7	Ultimo valor de luminancia Y capturado.

Secuencia de uso recomendada

1. Conectar la OV7670 segun la tabla ordenada JA/JB y conectar la Nexys A7 por USB a la PC.
2. Cargar el bitstream correspondiente: debug I2C/init para revisar configuracion o top global para tomar foto y transmitirla.
3. Abrir el receptor UART en la PC a 921600 baud, 8 bits, sin paridad, 1 stop bit, sin control de flujo.
4. Presionar rst si se quiere iniciar desde cero.
5. Presionar start_btn. En el top global, primero se configura la camara; despues se arma la captura, se guarda una foto en BRAM y se transmite por UART.
6. Para tomar otra foto, esperar a que termine el envio UART y presionar start_btn de nuevo. La nueva foto sobrescribe el frame anterior.

No hace falta presionar rst entre foto y foto si el sistema quedo sin busy/fail. rst se usa para reiniciar todo si algo queda trabado o si se quiere repetir la inicializacion completa.

Configuracion OV7670 usada por init_config

El modulo ov7670_init_config recorre una ROM de 21 pares registro/valor. Cada escritura SCCB/I2C envia direccion de esclavo 0x42 en modo escritura, luego registro y valor. Despues del primer registro de reset se espera 1 ms antes de continuar.

Parametro		Valor		
CLK_FREQ_HZ		100000000 Hz		
I2C_SCL_HZ en i2c_master		100000 Hz		
Direccion OV7670 7-bit		0x21		
Byte SCCB/I2C escritura esperado		0x42		
RESET_DELAY_MS		1 ms despues de escribir COM7 reset		
Formato objetivo		QQVGA 160x120, YUV 4:2:2, extraccion de Y		
Paso	Reg	Valor	Nombre	Por que se usa
00	0x12	0x80	COM7	Reset interno; esperar 1 ms antes de seguir.
01	0x15	0x00	COM10	Sincronismos/polaridades por defecto.
02	0x40	0xC0	COM15	Rango/formato de salida YUV.
03	0x13	0x8F	COM8	Controles automaticos de camara.
04	0x11	0x01	CLKRC	Preescalado interno de reloj.
05	0x12	0x00	COM7	Selecciona modo YUV despues del reset.
06	0x0C	0x04	COM3	Habilita escalado/salida reducida.
07	0x3E	0x1A	COM14	Escalado y division de PCLK.
08	0x70	0x3A	SCALING_XSC	Escalado horizontal QQVGA.
09	0x71	0x35	SCALING_YSC	Escalado vertical QQVGA.
10	0x72	0x22	SCALING_DCWCTR	Downsample/decimacion.
11	0x73	0xF2	SCALING_PCLK_DIV	Division de PCLK.
12	0xA2	0x02	SCALING_PCLK_DELAY	Retardo de PCLK.
13	0x3A	0x04	TSLB	Orden de bytes/formato YUV.
14	0x3D	0x99	COM13	Ajustes UV/gamma y orden YUV.
15	0x03	0x03	VREF	Bits bajos de ventana vertical.
16	0x17	0x11	HSTART	Inicio horizontal de ventana VGA base.
17	0x18	0x61	HSTOP	Fin horizontal de ventana VGA base.
18	0x19	0x03	VSTART	Inicio vertical de ventana VGA base.
19	0x1A	0x7B	VSTOP	Fin vertical de ventana VGA base.
20	0x32	0x80	HREF	Ajuste fino de ventana horizontal.

El test global validado espera que estos 21 pares se transmitan sin ack_error antes de capturar la imagen.

Paquete UART esperado en la PC

El top global envia un paquete binario por el USB-UART integrado de la Nexys A7. La PC debe recibir bytes crudos, no texto ASCII. Configuración UART: 921600 baud, 8N1.

Campo	Tamaño	Valor / descripción
Magic	4 bytes	ASCII STY1
Width	2 bytes LE	160
Height	2 bytes LE	120
Payload length	4 bytes LE	19200
Payload Y	19200 bytes	Imagen en luminancia Y, orden raster.
Checksum	1 byte	Suma modulo 256 según frame_uart_dump.
Total	19213 bytes	Cabecera + payload + checksum.

Si el payload se interpreta como imagen gris 160x120, cada byte representa brillo: 0 negro y 255 blanco. Si la imagen se ve corrida o con patrón raro, revisar D0..D7, VSYNC/HREF/PCLK y orden YUV.

Uso del bitstream debug init_config + I2C

Este bitstream no toma foto ni envía UART. Sirve para verificar que ov7670_init_config e i2c_master funcionan en placa y que SDA/SCL lleguen a la cámara. Usa la misma pareja SCL/SDA del conector ordenado: JA1/JA7.

Señal	LED / pin	Interpretación
current_step[4:0]	LED0..LED4	Paso actual de la tabla de 21 registros.
init_busy	LED5	Configuración en curso.
init_done	LED6	Configuración terminada.
init_error	LED7	Error reportado por init_config.
i2c_busy	LED8	Maestro I2C ocupado.
i2c_done	LED9	Pulso de escritura I2C terminada.
i2c_ack_error	LED10	La cámara no respondió ACK o hubo error de ACK.

Diagnostico rapido

Síntoma	Causa probable	Que revisar
No hay SCL/SDA	No se presionó start, rst activo o top incorrecto.	Botones, bitstream cargado, clock 100 MHz, JA1/JA7.
i2c_ack_error = 1	Cámara sin alimentación, SDA/SCL invertidos o dirección no responde.	GND común, 3.3 V, pull-ups, orientación.
No llega UART	Receptor PC mal configurado o sistema ocupado.	921600 8N1, COM correcto, esperar fin de busy.
Imagen incoherente	Bus de datos o sincronismos mal conectados.	D0..D7, PCLK, HREF, VSYNC y orden de bytes YUV.
Advertencia PCLK no dedicado	PCLK entra por PMOD y puede no ser clock-capable.	Es esperado en este pinout; XDC aplica CLOCK_DEDICATED_ROUTE FALSE.

Documento generado para el repositorio tesis-star-tracker. Memoria oficial del proyecto: README, Docs, scripts, commits y archivos versionados.