

## ЛЕКЦИЯ 7. УСИЛИТЕЛИ ПОСТОЯННОГО ТОКА

Усилители постоянного тока предназначены для усиления сигналов, медленно меняющихся во времени, т. е. сигналов, эквивалентная частота которых приближается к нулю. Поэтому УПТ должны обладать амплитудно-частотной характеристикой, в виде изображенной на рис. 7.1.




Рис. 7.1. Амплитудно-частотная характеристика усилителя постоянного тока.

Связь источника сигнала с входом усилителя и межкаскадные связи не могут быть осуществлены в УПТ посредством конденсаторов и трансформаторов, поскольку это обеспечило бы амплитудно-частотную характеристику, у которой  $K_U = 0$  при  $f = 0$ .

Для передачи медленно изменяющегося сигнала по тракту усиления необходимы непосредственная (по постоянному току) связь источника входного сигнала с входной цепью усилителя и аналогичная связь между усилительными каскадами. Наличие непосредственной связи обуславливает особенности задания точки покоя транзисторов в УПТ в сравнении с ранее рассмотренными усилителями.

Так, в усилителях с конденсаторной связью режим каждого каскада по постоянному току (режим покоя) определяется только элементами каскада, и параметры этого режима рассчитывают индивидуально для каждого каскада. Конденсаторы, связывающие усилительные каскады по переменному току, отделяют их одновременно по постоянному току. Благодаря этому изменение по какой-либо причине режима по постоянному току одного из усилительных каскадов не влияет на режимы по постоянному току других каскадов и практически не сказывается на величине выходного напряжения усилителя.

В УПТ отсутствуют элементы, предназначенные для отделения усилительных каскадов по постоянному току. В связи с этим выходное напряжение определяется здесь не только усиленным полезным сигналом, но и ложным сигналом, создаваемым за счет изменения во времени параметров режимов каскадов по постоянному току. Очевидно, что особенно нежелательны здесь изменения режима по постоянному току в первых каскадах, поскольку эти изменения усиливаются последующими каскадами.

Самопроизвольное изменение выходного напряжения УПТ при неизменном напряжении входного сигнала называется дрейфом усилителя. Причинами дрейфа являются нестабильность напряжений питания схемы, температурная и временная нестабильности параметров транзисторов и резисторов. Дрейф выходного напряжения  $\Delta U_{\text{вых,др}}$  обычно определяют при закороченном входе усилителя ( $e_r = 0$ ) по приращению выходного напряжения. Качество усилителя постоянного тока

оценивают по напряжению дрейфа, приведенному ко входу усилителя (приведенному дрейфу):

$$e_{\text{др}} = \frac{\Delta U_{\text{вых.др}}}{K_U}, \text{ где } K_U - \text{коэффициент усиления усилителя. Приведенный ко входу дрейф } e_{\text{др}}$$

характеризует значение ложного сигнала на входе усилителя с коэффициентом  $K_U$ , которому соответствует самопроизвольное изменение выходного напряжения  $\Delta U_{\text{вых.др}}$ . С учетом  $e_{\text{др}}$  определяют диапазон возможного изменения входного напряжения  $e_r$  усилителя, при котором напряжение дрейфа  $\Delta U_{\text{вых.др}}$  составляет незначительную часть полезного выходного сигнала. В зависимости от требований, предъявляемых к усилителю, минимальное значение  $e_r$  принимают в десятки и сотни раз больше  $e_{\text{др}}$ .

### 7.1. Дифференциальные усилительные каскады

Радикальным средством уменьшения дрейфа УПТ является применение параллельно-балансных (дифференциальных) каскадов. Одна из наиболее распространенных схем дифференциальных усилительных каскадов представлена на рис. 7.2, а. По этой схеме построены: каскады, выпускаемые в виде отдельных микросхем; она используется также во входных каскадах многих УПТ интегрального исполнения.

Дифференциальный усилительный каскад выполняют по принципу сбалансированного моста, два плеча которого образованы резисторами  $R_{K1}$  и  $R_{K2}$ , а два других – транзисторами  $T_1$  и  $T_2$ .




Рис. 7.2. Схема (а) и упрощенная схема (б) параллельно-балансного (дифференциального) усилительного каскада; способы подачи дифференциального входного сигнала (в, г).

Выходное напряжение снимается между коллекторами транзисторов (т. е. с диагонали моста) или с коллекторов.

На транзисторе  $T_3$  собрана схема источника стабильного тока  $I_3$ , определяющего сумму эмиттерных токов  $I_{31}$  и  $I_{32}$  транзисторов  $T_1, T_2$ . В схему источника стабильного тока входят резисторы  $R_1, R_2, R_3$  и источник питания  $E_{к2}$ . Транзистор  $T_4$  в диодном включении предназначен для повышения стабильности тока  $I_3$  в зависимости от изменения температуры (элемент температурной компенсации). Для определения тока  $I_3$  найдем напряжение между точками 1-2 схемы. Если пренебречь током  $I_{63}$ , существенно меньшим тока  $I_3$ , и принять  $I_{33} \approx I_{к3} = I_3$ , то можно записать

$$U_{633} + I_3 \cdot R_3 = I_1 \cdot R_2 + U_{634}, \quad (7.1)$$

где

$$I_1 = \frac{E_{к2} - U_{634}}{R_1 + R_2} \approx \frac{E_{к2}}{R_1 + R_2}. \quad (7.2)$$

Из уравнений (7.1) и (7.2) находим

$$I_3 = \frac{I_1 \cdot R_2 + (U_{634} - U_{633})}{R_3}. \quad (7.3)$$

Величина  $I_1 \cdot R_2$  в числителе выражения (7.3) существенно больше разности напряжений  $U_{63}$  транзисторов  $T_4, T_3$ . Поэтому ток  $I_3$  определяется преимущественно сопротивлениями  $R_1, R_2, R_3$  и током  $I_1$ . Поскольку зависящие от температуры параметры  $U_{634}$  и  $U_{633}$  входят в выражение (7.3) в виде разности, зависимость тока от температуры проявляется незначительно. Дальнейшее рассмотрение дифференциального каскада проведем на примере схемы рис. 2.33, б, где источник стабильного тока на транзисторе  $T_3$  заменен источником тока  $I_3$ .

Дифференциальный каскад допускает подачу входных сигналов от двух источников (на оба входа  $U_{вх1}, U_{вх2}$ ) или от одного источника входного сигнала (рис. 7.2, в, г). В последнем случае входной сигнал подается на базу одного из транзисторов или между обеими базами. Входы  $U_{вх1}$  и  $U_{вх2}$  при схемах соединения по рис. 7.2, в, г называются дифференциальными.

Питание каскада производится от источников  $+E_{к1}$  и  $-E_{к2}$  с равными напряжениями. Ввиду последовательного соединения этих источников суммарное напряжение питания схемы  $E_к = E_{к1} + E_{к2}$ . С помощью напряжения питания  $E_{к2}$  снижают потенциал эмиттеров транзисторов  $T_1, T_2$  относительно общей точки схемы («земли»). Это позволяет подавать сигналы на входы усилителя без введения дополнительных компенсирующих напряжений.

Схема дифференциального каскада требует применения близких по параметрам транзисторов  $T_1, T_2$  и равенства сопротивлений  $R_{к1}$  и  $R_{к2}$  (рис. 7.2, б). Благодаря этому при входных сигналах, равных нулю, достигается баланс моста, напряжения на коллекторах обоих транзисторов

равны и выходное напряжение, снимаемое с диагонали  $U_{\text{вых}} = U_{\text{вых1}} - U_{\text{вых2}} = 0$ . Высокая стабильность схемы в отношении изменения напряжения питания, температуры и прочих факторов объясняется тем, что при одинаковом дрейфе по обоим усилительным каналам каскада напряжения на коллекторах изменяются на одну и ту же величину и дрейф на выходе каскада отсутствует. В реальных условиях за счет существующего разброса параметров транзисторов (например,  $\beta$  и  $I_{\text{к0(э)}}$ ) или их неодинакового изменения во времени некоторый дрейф в каскаде все же имеется. Однако он существенно меньше, чем в предыдущих схемах, поскольку величина дрейфа здесь определяется разностным дрейфом двух близких по параметрам усилительных каналов. Идентичность параметров транзисторов  $T_1$  и  $T_2$  легко достигается при интегральном (микросхемном) исполнении, когда их изготовление осуществляется в едином технологическом процессе на общем кристалле полупроводника.

Схема дифференциального каскада при  $U_{\text{вх}} = 0$  показана на рис. 7.3, а.




Рис. 7.3. Схема дифференциального каскада при входном сигнале, равном нулю (а); потенциальная диаграмма выходных цепей (б).

Ток  $I_3$  делится поровну между двумя транзисторами, т. е.  $I_{31} = I_{32} = I_3/2$ . Значения эмиттерных токов  $I_{31}, I_{32}$  определяются входными токами смещения (базовыми токами покоя):

$$I_{\text{бп1}} = I_{\text{бп2}} = \frac{I_3}{2(\beta + 1)} = I_{\text{вх.см}} \quad (7.4)$$

Равенству эмиттерных токов транзисторов будет соответствовать равенство их коллекторных токов:

$$I_{\text{к1}} = I_{\text{к2}} = \alpha \frac{I_3}{2} \approx \frac{I_3}{2} \quad (7.5)$$

и напряжений на коллекторах:

$$U_{\text{к1}} = U_{\text{к2}} = U_{\text{бэл}} \approx E_{\text{к1}} - \frac{I_3 \cdot R_{\text{к}}}{2}, \quad (7.6)$$

где  $R_{\text{к1}} = R_{\text{к2}} = R_{\text{к}}$  (учитываем только абсолютные значения напряжений). Данное состояние схемы

характеризует режим баланса или режим покоя.

Рассмотрим работу схемы при наличии входного сигнала, например при подаче его на вход транзистора  $T_1$  ( $U_{\text{вх1}}$  на рис. 7.4, а), при этом по-прежнему  $U_{\text{вх2}} = 0$ . Предположим, что напряжение входного сигнала имеет положительную полярность.




Рис. 7.4. Схема дифференциального входного сигнала (а); потенциальная диаграмма цепей (б).

Под воздействием входного сигнала через входные цепи обоих транзисторов будет протекать входной ток  $I_{\text{вх}}$ , увеличивающий ток базы транзистора  $T_1$  и уменьшающий ток базы транзистора  $T_2$ . При этом токи  $I_{\text{э1}}, I_{\text{к1}}$  увеличиваются, а токи  $I_{\text{э2}}, I_{\text{к2}}$  уменьшаются. Изменение токов обоих транзисторов происходит на одну и ту же величину, поскольку сумма токов  $I_{\text{э1}} + I_{\text{э2}} = I_3$  остается неизменной.

Изменения коллекторных токов вызывают изменение потенциальной диаграммы каскада (рис. 7.4, б). Напряжение  $U_{\text{к1}} = E_{\text{к1}} - I_{\text{к1}} \cdot R_{\text{к1}}$  уменьшается, что вызывает приращение напряжения  $-\Delta U_{\text{к1}}$ , противоположное по знаку (проинвертированное) входному напряжению  $e_r$ . Напряжение  $U_{\text{к2}} = E_{\text{к1}} - I_{\text{к2}} \cdot R_{\text{к2}}$  возрастает, что создает соответственно приращение напряжения  $+\Delta U_{\text{к2}}$  того же знака (непроинвертированного по знаку), что и напряжение входного сигнала.

Таким образом, для рассматриваемого способа передачи входного сигнала выход каскада со стороны коллектора транзистора  $T_1$  ( $U_{\text{вых1}}$ ) является инвертирующим, а со стороны коллектора транзистора  $T_2$  ( $U_{\text{вых2}}$ ) - неинвертирующим. Сигнал, снимаемый с обоих коллекторов, называется дифференциальным:

$$U_{\text{вых}} = U_{\text{к2}} - U_{\text{к1}} = \Delta U_{\text{к2}} + \Delta U_{\text{к1}} = 2\Delta U_{\text{к}}. \quad (7.7)$$

Большие значения напряжения на входе вызывают соответственно большие значения выходного напряжения. Изменения выходных напряжений схемы под воздействием сигнала на входе прекращаются, когда под влиянием входного тока ток базы одного из транзисторов (в рассматриваемом случае ток  $I_{\text{б2}}$ ) становится равным нулю, а ток  $I_3$  протекает только через один из

транзисторов ( $T_1$ ). Выходные напряжения каскада при этом составляют:

$$\begin{aligned} U_{\text{вых1}} &= U_{\text{к1}} = E_{\text{к1}} - \alpha I_{\text{э}} R_{\text{к}} \approx E_{\text{к1}} - I_{\text{э}} R_{\text{к}}; \\ U_{\text{вых2}} &= U_{\text{к2}} = E_{\text{к1}}; U_{\text{вых1}} = U_{\text{к2}} - U_{\text{к1}} \approx I_{\text{э}} R_{\text{к}}. \end{aligned} \quad (7.8)$$

Подобно описанным, но с иными знаками приращений, протекают процессы в схеме при изменении полярности подводимого входного напряжения или при подключении входного сигнала по схеме рис. 7.2, г.

Определим коэффициенты усиления по напряжению дифференциального каскада.

Входной ток каскада при одинаковых параметрах обоих транзисторов

$$I_{\text{вх}} = \frac{e_{\text{Г}}}{R_{\text{Г}} + r_{\text{вх1}} + r_{\text{вх2}}} = \frac{e_{\text{Г}}}{R_{\text{Г}} + 2r_{\text{вх}}} = \frac{e_{\text{Г}}}{R_{\text{Г}} + 2[r_{\text{б}} + (1 + \beta)r_{\text{э}}]}, \quad (7.9)$$

где  $r_{\text{вх}}$  - входное сопротивление транзистора.

Входной ток создает приращения коллекторных токов  $\pm \Delta I_{\text{к}} = \pm \beta \cdot I_{\text{вх}}$  и напряжений на коллекторах:

$$\pm \Delta U_{\text{вых1,2}} = \pm \Delta I_{\text{к}} \cdot R_{\text{к}} = \pm \beta I_{\text{вх}} \cdot R_{\text{к}} \quad (7.10)$$

После подстановки в (7.10) выражения для тока  $I_{\text{вх}}$  (7.9) и деления на  $e_{\text{Г}}$  определяем коэффициенты усиления по напряжению каскада (по обоим выходам  $U_{\text{вых1}}, U_{\text{вых2}}$ ):

$$K_{U1,2} = \frac{\Delta U_{\text{вых1,2}}}{e_{\text{Г}}} = \frac{\beta \cdot R_{\text{к}}}{R_{\text{Г}} + 2r_{\text{вх}}} = \frac{\beta \cdot R_{\text{к}}}{R_{\text{Г}} + 2[r_{\text{б}} + (1 + \beta)r_{\text{э}}]} \quad (7.11)$$

При  $R_{\text{Г}} = 0$  выражение (7.11) принимает вид

$$K_{U1,2} = \frac{\beta \cdot R_{\text{к}}}{2r_{\text{вх}}} = \frac{\beta \cdot R_{\text{к}}}{2[r_{\text{б}} + (1 + \beta)r_{\text{э}}]}. \quad (7.12)$$

Коэффициент усиления каскада по дифференциальному выходу ( $U_{\text{вых}}$ ) при  $R_{\text{Н}} = \infty$  находят из соотношения

$$K_{U\text{д}} = \frac{2 \cdot \Delta U_{\text{вых1,2}}}{e_{\text{Г}}} = \frac{2\beta \cdot R_{\text{к}}}{R_{\text{Г}} + 2r_{\text{вх}}} = \frac{2\beta \cdot R_{\text{к}}}{R_{\text{Г}} + 2[r_{\text{б}} + (1 + \beta)r_{\text{э}}]}. \quad (7.13)$$

С учетом сопротивления  $R_{\text{Н}}$

$$K_{U\text{д}} = \frac{\beta(2R_{\text{к}} \parallel R_{\text{Н}})}{R_{\text{Г}} + 2r_{\text{вх}}} = \frac{\beta(2R_{\text{к}} \parallel R_{\text{Н}})}{R_{\text{Г}} + 2[r_{\text{б}} + (1 + \beta)r_{\text{э}}]}. \quad (7.14)$$

При  $R_{\text{Н}} = \infty$  и  $R_{\text{Г}} = 0$

$$K_{U\text{д}} = \frac{\beta \cdot R_{\text{к}}}{r_{\text{вх}}} = \frac{\beta \cdot R_{\text{к}}}{r_{\text{б}} + (1 + \beta)r_{\text{э}}}. \quad (7.15)$$

Представляет интерес подключение входных напряжений одинаковой полярности, т. е. двух совпадающих по знаку или фазе (синфазных) сигналов. Дифференциальный каскад позволяет решать часто встречающуюся на практике задачу сравнения с высокой степенью точности значений напряжений входных сигналов или увеличения их разности. Это, в частности, объясняет название «дифференциальный каскад». При наличии двух синфазных входных сигналов дифференциальное

выходное напряжение пропорционально разности  $U_{\text{вх1}} - U_{\text{вх2}}$ :

$$U_{\text{вых}} = K_{U_d} \cdot (U_{\text{вх1}} - U_{\text{вх2}}) \quad (7.16)$$

При подаче на входы двух сигналов одинаковой полярности необходимо учитывать возможность появления на выходах  $U_{\text{вых1}}$  и  $U_{\text{вых2}}$  так называемой выходной синфазной ошибки. Она обуславливается наличием на обоих входах одинакового постоянного напряжения (постоянной составляющей), равного наименьшему из напряжений  $U_{\text{вх1}}$ ,  $U_{\text{вх2}}$ . Если, например,  $U_{\text{вх1}} > U_{\text{вх2}}$ , то напряжение  $U_{\text{вх2}}$  можно рассматривать как синфазное напряжение  $E_{\text{синф}}$ , приложенное одновременно к обоим входам, а разность  $U_{\text{вх1}} - U_{\text{вх2}} = e_r$  - как дифференциальное входное напряжение между входами. При  $R_{T1} = R_{T2} = 0$  появление выходной синфазной ошибки можно показать на примере схемы рис. 7.5, а.




Рис. 7.5. Схема дифференциального каскада при наличии синфазного входного напряжения (а); потенциальная диаграмма выходных цепей (б).

В дифференциальном каскаде рис. 7.5, а с идеальным источником стабильного тока  $I_3$  при  $e_r = 0$  и общем напряжении  $E_{\text{синф}}$  напряжение баланса  $U_{\text{бал}} = U_{K1} = U_{K2}$  не должно изменяться. Однако наличие синфазного напряжения  $E_{\text{синф}}$  приводит к повышению напряжения  $U_{K3}$  транзистора  $T_3$  (см. рис. 7.2, а), используемого в схеме в качестве источника стабильного тока, что при неидеальности источника вызывает некоторое увеличение тока  $I_3$ . Это обуславливает положительные приращения токов эмиттера и коллектора транзисторов  $T_1$ ,  $T_2$  и уменьшение на  $\Delta U_{\text{бал}}$  напряжения баланса  $U_{\text{бал}}$  (рис. 7.5, б). При подаче синфазной э. д. с. отрицательной полярности уровень баланса увеличивается на  $\Delta U_{\text{бал}}$ . При  $e_r > 0$  напряжения на коллекторах получают приращения относительно напряжения  $U_{\text{бал}} \pm \Delta U_{\text{бал}}$ . Иными словами,  $\pm \Delta U_{\text{бал}}$  проявляется на выходах  $U_{\text{вых1}}$ ,  $U_{\text{вых2}}$  как величина синфазной ошибки при усилении. При одинаковых параметрах транзисторов  $T_1$  и  $T_2$  наличие синфазной э. д. с. не вызывает появления синфазной ошибки на дифференциальном выходе каскада. Учет синфазных ошибок усиления

важен в многокаскадных УПТ с дифференциальным каскадом на входе.

Синфазную ошибку усиления оценивают коэффициентом синфазной передачи каскада

$K_{\text{синф}} = \frac{\Delta U_{\text{бал}}}{E_{\text{синф}}}$ , который обычно много меньше единицы. Качество дифференциального каскада

характеризуется отношением  $\frac{K_{\text{синф}}}{K_{Uд}}$ , показывающим способность каскада различать малый

дифференциальный сигнал на фоне большого синфазного напряжения. Выражение  $20 \lg \frac{K_{\text{синф}}}{K_{Uд}}$  ха-

рактеризует коэффициент ослабления синфазного сигнала (КОСС) дифференциального каскада. В современных дифференциальных усилительных каскадах величина КОСС может составлять от -60 до -100 дБ.

При интегральном исполнении современных дифференциальных усилительных каскадов вместо резисторов  $R_k$  широко используют транзисторы, выполняющие функцию динамических нагрузок каскада. Подобные схемы позволяют обеспечить существенно большие значения коэффициента усиления  $K_{Uд}$  по сравнению с рассмотренной схемой, имеющей резистивные нагрузки, что важно при создании многокаскадных УПТ. Пример построения одной из схем таких каскадов показан на рис. 7.6.




Рис. 7.6. Схема дифференциального каскада с динамическими нагрузками.

Транзисторы  $T_3$  и  $T_4$   $p-n-p$ -типа, выполняющие функцию динамических нагрузок каскада, близки по параметрам. При этом транзистор  $T_3$  используется в качестве диода. Ток  $I_{к1}$  транзистора  $T_1$ , протекающий также через транзистор  $T_3$ , создает напряжение  $U_{бз3}$ , определяющее входное напряжение  $U_{бз4}$ . Поскольку транзисторы  $T_3, T_4$  близки по параметрам, ток  $I_{к4}$  будет близок к  $I_{к1}$  (это свойство получило название токового зеркала). В этом, в частности, заключается главная особенность рассматриваемой схемы. Выходной дифференциальный сигнал снимается с коллектора транзистора  $T_2$ . При  $e_r = 0$  схема находится в режиме покоя (баланса). Токи



$I_{K1} = I_{K2} = I_{K4} \approx I_3 / 2$ . Ток  $I_{K4}$  протекает через транзистор  $T_2$ ;  $I_H = 0, U_{ВЫХ} = 0$ .

Предположим, что источник входного сигнала  $e_r$  имеет полярность, показанную на рис. 7.6. Входной ток  $I_{ВХ}$ , протекающий под воздействием сигнала  $e_r$ , увеличивает ток  $I_{61}$  и уменьшает ток  $I_{62}$ . Изменение базовых токов вызывает изменение коллекторных токов:  $I_{K1} = I_3 / 2 + \beta \cdot I_{ВХ}$ ,  $I_{K2} = I_3 / 2 - \beta \cdot I_{ВХ}$ . Так как  $I_{K4}$  равен току  $I_{K1}$ , то  $I_{K4} = I_3 / 2 + \beta \cdot I_{ВХ}$ . При этом ток нагрузки  $I_H = I_{K4} - I_{K2} = 2\beta \cdot I_{ВХ}$ . Напряжение на выходе  $U_{ВЫХ} = 2\beta \cdot I_{ВХ} \cdot R_H$ . Подача входного напряжения противоположной полярности вызывает изменение направления токов  $I_{ВХ}, I_H$  и полярности напряжения  $U_{ВЫХ}$ .

Коэффициент усиления каскада по напряжению

$$K_U = \frac{U_{ВЫХ}}{e_r} = \frac{2\beta \cdot I_{ВХ} \cdot R_H}{I_{ВХ}(R_r + 2r_{ВХ})} = \frac{2\beta \cdot R_H}{R_r + 2[r_6 + (1 + \beta)r_3]} \quad (7.17)$$

При  $R_r = 0$

$$K_U = \frac{\beta \cdot R_H}{r_6 + (1 + \beta)r_3} \quad (7.18)$$

В числитель выражения (7.18) входит сопротивление  $R_H$ . В многокаскадных УПТ  $R_H$  является входным сопротивлением последующего каскада, величина которого с помощью средств современной схемотехники может быть обеспечена порядка нескольких сотен килоом. Создание же сопротивлений  $R_H$  подобной величины при интегральном исполнении каскадов затруднено, поскольку резистивные слои на поверхности кристалла микросхемы занимали бы чрезмерно большую площадь. В связи с этим коэффициент  $K_{УД}$  в простейшем дифференциальном каскаде составляет несколько десятков, а в каскаде с динамическими нагрузками – несколько сотен.

Для дифференциальных усилительных каскадов, а также УПТ на их основе важным параметром является входное сопротивление. Сопротивление  $R_{ВХ}$ , равное сумме входных сопротивлений транзисторов  $T_1, T_2$  ( $R_{ВХ} = 2r_{ВХ}$ ). Величина  $R_{ВХ}$  определяет сопротивление нагрузки для источника входного сигнала, поэтому сопротивление  $R_{ВХ}$  целесообразно иметь возможно большим. Поскольку входная характеристика транзистора нелинейна, высокому входному сопротивлению будет соответствовать выбор малых базовых токов в режиме покоя (токов смещения) и соответственно малых токов  $I_3$ . При этом достижимые значения входного сопротивления составляют десятки и сотни килоом.

Существенное повышение (до десятков мегом) входного сопротивления дает выполнение дифференциального каскада на полевых транзисторах (рис. 7.7).




Рис. 7.7. Схема дифференциального каскада на полевых транзисторах.

По принципу действия эта схема не отличается от схемы рис. 7.2, а. Аналогично выполняется источник стабильного суммарного тока истоков  $I_{и}$ . Схема применяется также с динамическими нагрузками.

## 7.2. Операционные усилители

Термин «операционный усилитель» относится к усилителям постоянного тока с большим коэффициентом усиления, имеющим дифференциальный вход (два входных вывода) и один общий выход (один вывод). Название этих усилителей связано с первоначальным их применением главным образом для выполнения различных операций над аналоговыми величинами (сложение, вычитание, интегрирование и др.). Однако благодаря достижениям в области микроэлектроники и широкому выпуску операционных усилителей в интегральном исполнении открылись их более широкие схемотехнические возможности. В настоящее время операционные усилители (ОУ) играют роль многоцелевых элементов при построении аппаратуры самого различного назначения. Они применяются в усилительной технике, устройствах генерации сигналов синусоидальной и импульсной форм, в стабилизаторах напряжения, активных фильтрах и т. д.

Условное обозначение ОУ показано на рис. 7.8. Один из входов усилителя ( $U_{вх.н}$ , «+») называется неинвертирующим, а второй ( $U_{вх.и}$ , «-») — инвертирующим.




Рис. 7.8. Обозначение ОУ в электронных схемах: а – зарубежное, б – отечественное.

При подаче сигнала на неинвертирующий вход приращение выходного сигнала совпадает по знаку (фазе) с приращением входного сигнала. Если же сигнал подан на инвертирующий вход, то

приращение выходного сигнала имеет обратный знак (противоположный по фазе) по сравнению с приращением входного сигнала. Инвертирующий вход часто используют для введения в операционный усилитель внешних отрицательных обратных связей.

Основу ОУ составляет дифференциальный каскад, применяемый в качестве входного каскада усилителя. Выходным каскадом ОУ обычно служит эмиттерный повторитель (ЭП), обеспечивающий требуемую нагрузочную способность всей схемы. Поскольку коэффициент усиления по напряжению эмиттерного повторителя близок к единице, необходимое значение  $K_{\text{ОУ}}$  операционного усилителя достигается с помощью дополнительных усилительных каскадов, включаемых между дифференциальным каскадом и ЭП. В зависимости от количества каскадов, используемых для получения требуемого значения  $K_{\text{ОУ}}$ , ОУ подразделяют на двух- и трехкаскадные.

В двухкаскадных ОУ в усилении входного сигнала участвуют входной дифференциальный каскад и один дополнительный каскад, а в трехкаскадных — входной дифференциальный и два дополнительных каскада. В трехкаскадных ОУ входной дифференциальный каскад обычно выполняют с резистивными нагрузками, а в двухкаскадных — с динамическими нагрузками. Помимо этого, операционные усилители могут содержать вспомогательные транзисторные каскады и элементы, предназначенные, например, для сдвига уровней напряжения в тракте усиления, создания источников стабильного тока, отрицательных обратных связей по синфазным ошибкам усиления и т. д.

Для иллюстрации рассмотрим принципиальную схему простейшего трехкаскадного ОУ, приведенную на рис. 7.9 (микросхема 14ОУД1). Питание схемы осуществляется от двух источников  $+E_{\text{к1}}$  и  $-E_{\text{к2}}$  с одинаковым напряжением.




Рис. 7.9. Принципиальная схема операционного усилителя.

Входной усилительный каскад выполнен на транзисторах  $T_1, T_2$  по дифференциальной схеме рис. 7.2, а. Выходы первого каскада связаны с входами второго каскада на транзисторах

$T_5, T_6$  также по дифференциальной схеме. Резистор в цепи коллектора транзистора  $T_5$  отсутствует, так как выходной сигнал второго каскада снимается только с коллектора транзистора  $T_6$ . Источник стабильного тока во втором дифференциальном каскаде не используется.

Третий усилительный каскад выполнен на транзисторах  $T_7, T_8$ . Выход его связан с входом транзистора  $T_9$ , на котором реализован выходной эмиттерный повторитель. Построение третьего усилительного каскада таково, что транзисторы  $T_7, T_8$  представляют собой как бы управляемые элементы входного делителя эмиттерного повторителя.

Операционные усилители характеризуются усилительными, входными, выходными, энергетическими, дрейфовыми, частотными и скоростными параметрами. Рассмотрим наиболее существенные из них.

Важнейшими характеристиками ОУ являются его амплитудные передаточные характеристики (рис. 7.10). Их представляют в виде двух кривых, относящихся соответственно к инвертирующему и неинвертирующему входам. Характеристики снимают при подаче сигнала на один из входов при нулевом сигнале на другом. Каждая из кривых состоит из горизонтальных и наклонного участков.




Рис. 7.10. Передаточные характеристики ОУ.

Горизонтальные участки кривых соответствуют режиму полностью открытого (насыщенного) либо закрытого транзистора выходного каскада (эмиттерного повторителя).

При изменении напряжения входного сигнала на этих участках выходное напряжение усилителя остается без изменения и определяется напряжениями  $U_{\text{вых max}}^+, U_{\text{вых max}}^-$ . Указанные значения максимальных выходных напряжений близки к напряжению  $E_K$  источников питания.

Наклонному (линейному) участку кривых соответствует пропорциональная зависимость выходного напряжения от входного. Угол наклона участка определяется коэффициентом

$K_{\text{ОУ}} = \frac{\Delta U_{\text{вых}}}{\Delta U_{\text{вх}}}$  операционного усилителя. Значение  $K_{\text{ОУ}}$  зависит от типа ОУ и может составлять

от нескольких сотен до сотен тысяч и более. Большие значения  $K_{\text{ОУ}}$  позволяют при охвате таких

усилителей глубокой отрицательной обратной связью получать схемы со свойствами, которые зависят только от параметров цепи отрицательной обратной связи.

Кривые, приведенные на рис. 7.10, проходят через нуль. Состояние, когда  $U_{\text{вых}} = 0$  при  $U_{\text{вх}} = 0$ , называется балансом ОУ. Однако для реальных ОУ условие баланса обычно не выполняется (наблюдается разбаланс). При  $U_{\text{вх}} = 0$  выходное напряжение ОУ может быть больше или меньше нуля ( $U_{\text{вых}} = +\Delta U_{\text{вых}}, U_{\text{вых}} = -\Delta U_{\text{вых}}$ ). На рис. 7.11 пунктирными линиями показан возможный вид передаточной характеристики реальных ОУ при входном сигнале, подаваемом на неинвертирующий вход. Напряжение  $U_{\text{см0}}$ , при котором  $U_{\text{вых}} = 0$ , называется входным напряжением смещения нуля. Оно определяет значение напряжения, которое необходимо подать на вход ОУ для создания баланса. Напряжения  $U_{\text{см0}}$  и  $\Delta U_{\text{вых}}$  связаны соотношением  $\Delta U_{\text{вых}} = K_{\text{ОУ}} \cdot U_{\text{см0}}$ . Основной причиной разбаланса ОУ является существующий разброс параметров элементов дифференциального усилительного каскада (в частности, транзисторов). Зависимость от температуры параметров ОУ вызывает температурный дрейф входного напряжения смещения и температурный дрейф выходного напряжения.




Рис. 7.11. Передаточные характеристики ОУ при наличии разбаланса.

Входное сопротивление, входные токи смещения, разность и дрейф входных токов смещения, а также максимальное входное дифференциальное напряжение характеризуют основные параметры входных цепей операционных усилителей, которые, в свою очередь, зависят от схемы используемого дифференциального входного каскада. Наличие входных токов смещения обуславливается конечным значением входного сопротивления дифференциального каскада, а их разность — существующим разбросом параметров транзисторов (различием начальных входных токов смещения). Начальные входные токи смещения ОУ с дифференциальным каскадом на биполярных транзисторах определяются токами баз транзисторов при заземленных входах (базовыми токами транзисторов в режиме покоя), а при наличии каскадов на полевых транзисторах — токами утечек затворов.

Необходимость учета входных токов возникает при построении схем на ОУ, когда в цепь

одного или обоих его входов включаются резисторы (рис. 7.12).




Рис. 7.12. Введение дополнительных резисторов во входные цепи ОУ для исключения разбаланса, создаваемого входными токами.

При неодинаковых величинах сопротивлений резисторов или входных токов падения напряжения на резисторах  $R_1$  и  $R_2$  будут неодинаковыми, что создает между входами дифференциальное напряжение и соответственно вызывает появление на выходе некоторого напряжения (разбаланса). Ввиду наличия входного напряжения смещения и входных токов смещения схемы на ОУ приходится дополнять элементами, предназначенными для начальной их балансировки. Балансировка осуществляется путем подачи на один из входов ОУ некоторого дополнительного напряжения и введения резисторов в его входные цепи.

Максимальным дифференциальным входным напряжением лимитируется напряжение, подаваемое между входами ОУ в схеме, для исключения повреждения транзисторов дифференциального каскада. Для защиты между входами ОУ включают встречно-параллельно два диода или стабилитрона.

Наличие синфазного напряжения на входах ОУ вызывает появление выходной синфазной ошибки усиления. Так же как и для дифференциального каскада, влияние синфазного входного напряжения оценивают коэффициентом ослабления синфазного сигнала (КОСС).

Выходными параметрами ОУ являются выходное сопротивление, а также максимальное выходное напряжение и ток. ОУ должен обладать малым выходным сопротивлением для обеспечения высоких значений напряжения на выходе при малых сопротивлениях нагрузки. Малое выходное сопротивление (десятки и сотни Ом) достигается применением на выходе ОУ эмиттерного повторителя. Максимальное выходное напряжение (положительное и отрицательное), как указывалось, близко к напряжению питания  $E_k = E_{к1} = E_{к2}$ , типовое значение которого может составлять 3 – 15 В. Максимальный выходной ток ограничивается допустимым коллекторным током выходного каскада ОУ. Энергетические параметры ОУ оценивают максимальными потребляемыми токами от обоих источников питания и соответственно суммарной потребляемой мощностью.

Усиление гармонических сигналов характеризуется частотными параметрами ОУ, а усиление импульсных сигналов – его скоростными или динамическими параметрами.

Частотные параметры определяют по амплитудно-частотной характеристике ОУ (рис. 7.13, а), которая имеет спадающий характер в области высоких частот, начиная от частоты среза  $f_{ср}$ . Причиной этого является частотная зависимость параметров транзисторов и паразитных емкостей

схемы ОУ. Частота  $f_1$ , при которой коэффициент усиления ОУ равен единице, называется частотой единичного усиления. По граничной частоте  $f_{в.п.}$ , которой соответствует снижение коэффициента усиления ОУ в  $\sqrt{2}$  раз, оценивают полосу пропускания частот усилителя, составляющую для современных ОУ десятки мегагерц.




Рис. 7.13. Амплитудно-частотная (а) и фазо-частотная (б) характеристики ОУ.

При усилении сигналов ОУ обычно охватывается отрицательной обратной связью по инвертирующему входу. Ввиду создаваемого усилителем в области высоких частот фазового сдвига выходного сигнала относительно входного, фазо-частотная характеристика ОУ по инвертирующему входу приобретает дополнительный (сверх  $180^\circ$ ) фазовый сдвиг (рис. 7.13, б). Для некоторой высокой частоты полный фазовый сдвиг становится равным  $360^\circ$ , что соответствует положительной обратной связи по инвертирующему входу на этой частоте. Это приводит к самовозбуждению схемы. Для устранения самовозбуждения в ОУ вводят внешние корректирующие  $RC$ -цепи, позволяющие несколько изменить ход амплитудно-частотной и фазо-частотной характеристик. Параметры  $RC$ -цепей и места их подсоединения к микросхеме (для исключения самовозбуждения) указываются заводом-изготовителем. Часто корректирующая  $RC$ -цепь встраивается в схему усилителя и подсоединение дополнительных  $RC$ -элементов не требуется.

Динамическими параметрами ОУ являются скорость нарастания выходного напряжения (скорость отклика) и время установления выходного напряжения. Они определяются по реакции ОУ на воздействие скачка напряжения на входе (рис. 7.14, а, б).




Рис. 7.14. Реакция ОУ на воздействие скачка напряжения на входе.

Скорость нарастания выходного напряжения  $v_{U_{\text{ВЫХ}}}$  находят по отношению приращения выходного напряжения к времени на участке изменения выходного напряжения от  $0,1 \cdot \Delta U_{\text{ВЫХ}}$  до  $0,9 \cdot \Delta U_{\text{ВЫХ}}$ . Время установления выходного напряжения  $t_{\text{уст}}$  оценивают интервалом времени, в течение которого выходное напряжение изменяется от уровня 0,1 до уровня 0,9 установившегося значения. Для ОУ  $v_{U_{\text{ВЫХ}}} = 0,1 \div 100 \text{ В/мкс}$ , а  $t_{\text{уст}} = 0,05 \div 2 \text{ мкс}$ .

Широкое практическое использование ОУ в аналоговых схемах основывается главным образом на применении в них различного рода внешних отрицательных обратных связей, чему способствует большое значение коэффициента усиления  $K_{\text{ОУ}}$ , а также высокое входное и малое выходное сопротивления ОУ. Высокие качества параметров современных ОУ позволяют, в частности, без внесения заметной погрешности при расчете схем на ОУ принимать  $K_{\text{ОУ}} \rightarrow \infty$ ,  $K_{\text{ЮУ}} \rightarrow \infty$  и  $R_{\text{ВХОУ}} \rightarrow \infty$ .

Рассмотрим некоторые примеры построения аналоговых схем на ОУ, режим работы которого осуществляется в пределах линейного участка передаточных характеристик.

**Инвертирующий усилитель.** Инвертирующий усилитель (рис. 7.15), изменяющий знак выходного сигнала относительно входного, создается введением по инвертирующему входу ОУ с помощью резистора  $R_{\text{ос}}$  параллельной отрицательной обратной связи по напряжению. Неинвертирующий вход связывается с общей точкой входа и выхода схемы (заземляется). Входной сигнал подается через резистор  $R_1$  на инвертирующий вход ОУ.




Рис. 7.15. Схема инвертирующего усилителя.



Показатели схемы можно определить, воспользовавшись уравнением токов для узла  $I$ . Если принять  $R_{\text{вхОУ}} = \infty$  и входной ток  $I_{\text{ОУ}} = 0$ , то  $I_{\text{вх}} = I_{\text{ос}}$ , откуда

$$\frac{U_{\text{вх}} - U_0}{R_1} = -\frac{U_{\text{вых}} - U_0}{R_{\text{ос}}}. \quad (7.19)$$

При  $K_{\text{УОУ}} \rightarrow \infty$  напряжение на входе ОУ  $U_0 = \frac{U_{\text{вых}}}{K_{\text{УОУ}}} \rightarrow 0$ , в связи с чем выражение (7.19) принимает вид

$$\frac{U_{\text{вх}}}{R_1} = -\frac{U_{\text{вых}}}{R_{\text{ос}}}. \quad (7.20)$$

Следовательно, коэффициент усиления по напряжению инвертирующего усилителя с параллельной обратной связью определяется параметрами только пассивной части схемы:

$$K_{\text{Уи}} = \frac{U_{\text{вых}}}{U_{\text{вх}}} = -\frac{R_{\text{ос}}}{R_1}. \quad (7.21)$$

Выбор  $R_{\text{ос}} = R_1$ , когда  $K_{\text{Уи}} = -1$ , придает схеме рис. 7.15 свойство инвертирующего повторителя напряжения (инвертора сигнала). Поскольку  $U_0 \rightarrow 0$ , входное сопротивление схемы  $R_{\text{вх}} = R_1$ . Выходное сопротивление усилителя

$$R_{\text{вых}} = \frac{R_{\text{выхОУ}} \left( 1 + \frac{R_{\text{ос}}}{R_1} \right)}{K_{\text{УОУ}}} \quad (7.22)$$

при  $K_{\text{УОУ}} \rightarrow \infty$  близко к нулю.

**Неинвертирующий усилитель.** Неинвертирующий усилитель, рис. 7.16, а, содержит последовательную отрицательную обратную связь по напряжению, поданную по инвертирующему входу, входной сигнал подается на неинвертирующий вход ОУ.

В силу равенства нулю напряжения между входами ОУ ( $U_0 = 0$ ) входное напряжение схемы связано с выходным напряжением соотношением

$$U_{\text{вх}} = U_{\text{вых}} \frac{R_1}{R_1 + R_{\text{ос}}}, \quad (7.23)$$

откуда коэффициент усиления неинвертирующего усилителя

$$K_{\text{Ун}} = 1 + \frac{R_{\text{ос}}}{R_1}. \quad (7.24)$$

При  $R_{\text{ос}} = 0$  и  $R_1 = \infty$  приходим к схеме повторителя, рис. 15 б, с  $K_{\text{Ун}} = 1$ .




Рис. 7.16. Неинвертирующий усилитель (а), повторитель напряжения (б).

Входное сопротивление неинвертирующего усилителя  $R_{BX}$ , равное входному сопротивлению ОУ по неинвертирующему входу, велико; выходное сопротивление  $R_{ВЫХ} \rightarrow 0$ . Его находят из соотношения (7.22).

Неинвертирующий и инвертирующий усилители широко используют в качестве высокостабильных усилителей различного назначения.

**Преобразователь тока в напряжение.** Схема, осуществляющая преобразование тока в напряжение (рис. 7.17), является вариантом схемы рис. 7.15 при  $R_1 = 0$ .




Рис. 7.17. Схема преобразователя тока в напряжение.

Из схемы рис. 7.17 имеем  $I_{BX} = I_{oc} = -\frac{U_{ВЫХ}}{R_{oc}}$ , откуда

$$U_{ВЫХ} = -I_{BX} \cdot R_{oc}. \quad (7.25)$$

Малые входное и выходное сопротивления являются важными преимуществами схемы при ее использовании для преобразования тока источников сигнала в напряжение.

**Инвертирующий сумматор.** Схема инвертирующего сумматора, рис. 7.18, а, выполняется по типу инвертирующего усилителя с числом параллельных ветвей на входе, равным количеству сигналов, предназначенных для сложения.

Сопротивления резисторов принимают одинаковыми  $R_{oc} = R_1 = R_2 = \dots = R_n \ll R_{BX}$ .

При  $I_{oy BX} = 0$  имеем  $I_{oc} = -(I_1 + I_2 + \dots + I_n)$  или

$$U_{ВЫХ} = -(U_1 + U_2 + \dots + U_n) \quad (7.26)$$

Соотношение (7.26) отражает равноправное весовое участие слагаемых в их сумме.

Суммирование может производиться и с соответствующими весовыми коэффициентами для

каждого из слагаемых:

$$U_{\text{ВЫХ}} = -\left(\frac{R_{\text{ос}}}{R_1} U_1 + \frac{R_{\text{ос}}}{R_2} U_2 + \dots + \frac{R_{\text{ос}}}{R_n} U_n\right). \quad (7.27)$$

Это достигается применением различных значений сопротивлений резисторов во входных ветвях.




Рис. 7.18. Схема инвертирующего (а) и неинвертирующего (б) сумматора.

**Неинвертирующий сумматор.** При  $U_0 = 0$ , рис. 7.18, б, напряжения на обоих входах ОУ равны и составляют  $U_{\text{н}} = U_{\text{и}} = \frac{R_1}{R_1 + R_{\text{ос}}} U_{\text{ВЫХ}}$ . При равенстве нулю тока по неинвертирующему

входу имеем

$$\frac{U_1 - U_{\text{н}}}{R} + \frac{U_2 - U_{\text{н}}}{R} + \dots + \frac{U_n - U_{\text{н}}}{R} = 0 \Rightarrow U_1 + U_2 + \dots + U_n = n \frac{R_1}{R_1 + R_{\text{ос}}} U_{\text{ВЫХ}}, \quad (7.28)$$

откуда

$$U_{\text{ВЫХ}} = \frac{R_1 + R_{\text{ос}}}{nR_1} (U_1 + U_2 + \dots + U_n). \quad (7.29)$$

Выбор параметров схемы производят, исходя из равенства единице первого сомножителя в правой части выражения (7.29):  $(R_1 + R_{\text{ос}})/nR_1 = 1$ .

**Интегратор.** Схема интегратора, рис. 7.19, создается заменой в схеме рис. 7.15 резистора  $R_{\text{ос}}$  конденсатором. По аналогии со схемой рис. 7.15,  $i_C = i_R$ . Тогда

$$-C \frac{du_{\text{ВЫХ}}}{dt} = \frac{u_{\text{ВХ}}}{R} \Rightarrow u_{\text{ВЫХ}} = -\frac{1}{RC} \int_0^t u_{\text{ВХ}} dt + U_{\text{ВЫХ}0}, \quad (7.30)$$

где  $U_{\text{ВЫХ}0}$  - выходное напряжение при  $t = 0$ .




Рис. 7.19. Схема интегратора (а); временные диаграммы (б), иллюстрирующие характер изменения выходного напряжения при наличии единичного скачка напряжения на входе.

Отсчет времени ведут с момента поступления входного сигнала, обычно при  $t = 0, u_{\text{вх}} = 0$  и  $u_{\text{вых}} = 0$ . В связи с указанным выражение (7.30) приобретает вид

$$u_{\text{вых}} = -\frac{1}{\tau} \int_0^t u_{\text{вх}} dt, \quad (7.31)$$

где  $\tau = RC$  - постоянная интегрирования.

Масштаб интегрирования выбирают с учетом параметров входных сигналов, чтобы к концу проведения этой операции выходное напряжение усилителя не достигло предельного значения  $U_{\text{вых max}}^+, U_{\text{вых max}}^-$ . В противном случае интегрирование будет выполнено неверно. Указанное иллюстрирует рис. 7.19, б, где входной сигнал представлен в виде единичного скачка напряжения, а выходное напряжение интегратора при неправильном выборе постоянной интегрирования показано пунктиром.

Интегратор широко используют при построении аналоговых решающих и моделирующих устройств. На его основе выполняют генераторы линейно изменяющегося напряжения. При входном импульсе напряжения положительной полярности на выходе такого генератора на базе схемы рис. 7.19, а создается линейно нарастающее напряжение отрицательной полярности или положительной при управлении импульсом напряжения отрицательной полярности. Процесс последующего уменьшения выходного напряжения до нуля (штрихпунктир на рис. 7.19, б) обуславливается разрядом конденсатора с постоянной времени  $\tau = C(R + R_{\text{вых ОУ}})$ . Для уменьшения времени разряда до нуля разряд конденсатора часто осуществляют через включаемый параллельно ему транзисторный ключ.