

پروژه پایانی درس VLSI2 (فاز دوم)

عنوان:

Multicycle ARM Processor Control Unit

استاد درس:

دكتر شالچيان

پدیدآورنده:

سارا قائمي 9223089

28 تير 96

1. فایل های ارائه شده

1.1. فایل گزارش انجام پروژه

این فایل شامل موارد مقابل است. میزان زمانی که برای این پروژه صرف شده است، جدول Expected Instruction Trace که به کامل شده است، کد arm_multi که به آن اضافه شده است و تصاویر خروجی مدار که به درستی کار میکند.

arm_multi_9223089.sv فايل 2.1

این فایل در واقع کد اصلی برنامه میباشد که بخش های لازم تکمیل شده است. در ادامه به توضیح بیشتر این کد خواهیم پرداخت.

alu 9223089.sv فاط .3.1

این فایل alu نوشته شده در کارگاه قبلی میباشد که در ادامه به تفصیل توضیح داده خواهد شد.

testbench.sv فایل 4.1

این فایل تست بنچ برنامه میباشد که مشابه آنچه در کارگاه single cycle داشتیم میباشد.

memfile.dat فاط, 5.1

این فایل در memory ذخیره میگردد و دستورات به ترتیب اجرا میشوند.

6.1. فایل memfile.asm

از این فایل برای تکمیل جدول استفاده شده است.

7.1. فايل vsim.wlf

این فایل خروجی modelsim را شامل میشود.

2. زمان صرف شده

کد اصلی برنامه حدود 30 دقیقه، تکمیل جدول داده شده حدود 1.5 ساعت، دیباگ حدود 1 ساعت و گزارش نیز حدود 2 ساعت زمان برد.

مجموعا من حدود 5 ساعت روى اين بخش از پروژه زمان گذاشتم.

3. روند انجام پروژه

من این پروژه را دقیقا به ترتیبی که در ادامه می آید انجام دادم.

1.3. نوشتن کد Datapath

با توجه به شکل ARM Multicyle Processor داده شده ابتدا المان های مورد نیاز در این بخش که قبلا آن ها را نداشتیم به پروژه اضافه شدند. همه المان های مورد نیاز در این بخش شامل flip flop با flip flop بدون enable، enable، enable با ورودی، multiplexer با 2 ورودی، register file با ورودی، single cycle بخش extend میباشد. 3 المان اول را قبلا در کد داشتیم و دیگر المان ها را با کمک کد های کارگاه single cycle به صورت زیر به کد اضافه میکنیم.

```
module mux2 #(parameter WIDTH = 8)
             (input logic [WIDTH-1:0] d0, d1,
              input logic s,
              output logic [WIDTH-1:0] y);
  assign y = s ? d1 : d0;
endmodule
module regfile(input logic clk,
               input logic
                                  we3,
               input logic [3:0] ra1, ra2, wa3,
               input logic [31:0] wd3, r15,
               output logic [31:0] rd1, rd2);
 logic [31:0] rf[14:0];
  // three ported register file
 // read two ports combinationally
 // write third port on rising edge of clock
 // register 15 reads PC+8 instead
  always ff @(posedge clk)
  if (we3) rf[wa3] <= wd3;</pre>
  assign rd1 = (ra1 == 4'b1111) ? r15 : rf[ra1];
  assign rd2 = (ra2 == 4'b1111) ? r15 : rf[ra2];
endmodule
module extend(input logic [23:0] Instr,
              input logic [1:0] ImmSrc,
              output logic [31:0] ExtImm);
  always comb
    case(ImmSrc)
               // 8-bit unsigned immediate
     2'b00:
               ExtImm = \{24 \text{ b0}, \text{Instr}[7:0]\};
               // 12-bit unsigned immediate
     2'b01: ExtImm = {20'b0, Instr[11:0]};
               // 24-bit two's complement shifted branch
```

```
2'b10: ExtImm = {{6{Instr[23]}}, Instr[23:0], 2'b00};
      default: ExtImm = 32'bx; // undefined
    endcase
endmodule
سپس برای بخش datapath از این المان ها به درستی instance گرفته و در واقع با اینکار سیم های مدار را وصل میکنیم. در
                      ادامه کد این بخش را میبینید که بخش های اضافه شده توسط من در آن highlight شده اند.
module datapath(input logic
                                      clk, reset,
                output logic [31:0] Adr, WriteData,
                 input logic [31:0] ReadData,
                 output logic [31:0] Instr,
                 output logic [3:0] ALUFlags,
                input logic input logic
                                      PCWrite, RegWrite,
                                     IRWrite,
                 input logic
                                    AdrSrc,
                 input logic [1:0] RegSrc,
                 input logic [1:0] ALUSrcA, ALUSrcB, ResultSrc,
                 input logic [1:0] ImmSrc, ALUControl);
  logic [31:0] PCNext, PC;
  logic [31:0] ExtImm, SrcA, SrcB, Result;
  logic [31:0] Data, RD1, RD2, A, ALUResult, ALUOut;
  logic [3:0] RA1, RA2;
  //Registers
 flopenr #(32) pcreg(clk, reset, PCWrite, PCNext, PC);
  flopenr #(32) instrreg(clk, reset, IRWrite, ReadData, Instr);
 flopr #(32) datareg(clk, reset, ReadData, Data);
 flopr #(32) rd1reg(clk, reset, RD1, A);
 flopr #(32) rd2reg(clk, reset, RD2, WriteData);
 flopr #(32) alureg(clk, reset, ALUResult, ALUOut);
 //Multiplexers
 mux2 #(32) adrmux(PC, Result, AdrSrc, Adr);
 mux2 #(4) ralmux(Instr[19:16], 4'b1111, RegSrc[0], RA1);
mux2 #(4) ra2mux(Instr[3:0], Instr[15:12], RegSrc[1], RA2);
 mux3 #(32) srcAmux(A, PC, ALUOut, ALUSrcA, SrcA);
 mux3 #(32) srcBmux(WriteData, ExtImm, 32'h0000 0004, ALUSrcB, SrcB);
 mux3 #(32) alumux(ALUOut, Data, ALUResult, ResultSrc, Result);
 //Register File
 regfile rf(clk, RegWrite, RA1, RA2, Instr[15:12], Result, Result, RD1,
RD2);
 //Extend
  extend ext(Instr[23:0], ImmSrc, ExtImm);
 //ALU
          alu(SrcA, SrcB, ALUControl, ALUResult, ALUFlags);
 assign PCNext = Result;
```

endmodule

2.3. تكميل جدول Expected Instruction Trace

ابتدا جدول زیر تکمیل گردید. برای این منظور فایل memfile.asm در نظر گرفته شد و با توجه به دانسته های پیشین از نحوه اجرای دستورات، این فایل خط به خط تحلیل گردید.

Cycle	Reset	PC	Instr	(FSM) state	SrcA	SrcB	ALUResult
1	1	00	0	FETCH	0	4	4
2	0	04	SUB E04F000F	DECODE	4	4	8
3	0	04		EXECUTER	8	8	0
4	0	04		ALUWB	Х	Х	Х
5	0	04		FETCH	4	4	8
6	0	08	ADD E2802005	DECODE	8	4	С
7	0	08		EXECUTEI	0	5	5
8	0	08		ALUWB	X	X	Х
9	0	08		FETCH	8	4	С
10	0	0C	ADD E280300C	DECODE	С	4	10
11	0	0C		EXECUTEI	0	С	С
12	0	0C		ALUWB	X	Х	X
13	0	0C		FETCH	С	4	10
14	0	10	SUB E2437009	DECODE	10	4	14
15	0	10		EXECUTEI	С	9	3
16	0	10		ALUWB	X	Χ	X
17	0	10		FETCH	10	4	14
18	0	14	ORR E1874002	DECODE	14	4	18
19	0	14		EXECUTER	3	5	7
20	0	14		ALUWB	X	Χ	X
21	0	14		FETCH	14	4	18
22	0	18	AND E0035004	DECODE	18	4	1C
23	0	18		EXECUTER	С	7	4
24	0	18		ALUWB	X	Χ	X
25	0	18		FETCH	18	4	1C
26	0	1C	ADD E0855004	DECODE	1C	4	20
27	0	1C		EXECUTER	4	7	В
28	0	1C		ALUWB	X	Х	X
29	0	1C		FETCH	1C	4	20
30	0	20	SUBS E0558007	DECODE	20	4	24
31	0	20		EXECUTER	В	3	8
32	0	20		ALUWB	X	Х	X
33	0	20		FETCH	20	4	24
34	0	24	BEQ 0A00000C	DECODE	24	4	28
35	0	24		BRANCH	28 (PC + 8)	30 (12*4)	58

36	0	24		FETCH	24	4	28
37	0	28	SUBS E0538004	DECODE	28	4	2C
38	0	28	3003 20330004	EXECUTER	C	7	5
39	0	28		ALUWB	Х	X	X
40	0	28		FETCH	28	4	2C
41	0	2C	BGE AA000000	DECODE	2C	4	30
42	0	2C	20271000000	BRANCH	30 (PC + 8)	0	30
43	0	30		FETCH	30	4	34
44	0	34	SUBS E0578002	DECODE	34	4	38
45	0	34		EXECUTER	3	5	FFFFFFE
46	0	34		ALUWB	Х	Х	Х
47	0	34		FETCH	34	4	38
48	0	38	ADDLT B2857001	DECODE	38	4	3C
49	0	38		EXECUTEI	В	1	С
50	0	38		ALUWB	X	Х	Х
51	0	38		FETCH	38	4	3C
52	0	3C	SUB E0477002	DECODE	3C	4	40
53	0	3C		EXECUTER	С	5	7
54	0	3C		ALUWB	X	Χ	Х
55	0	3C		FETCH	3C	4	40
56	0	40	STR E5837054	DECODE	40	4	44
57	0	40		MEMADR	С	54	60
58	0	40		MEMWRITE	X	Χ	X
59	0	40		FETCH	40	4	44
60	0	44	LDR E5902060	DECODE	44	4	48
61	0	44		MEMADR	0	60	60
62	0	44		MEMREAD	X	Х	X
63	0	44		MEMWB	X	Χ	X
64	0	44		FETCH	44	4	48
65	0	48	ADD E08FF000	DECODE	48	4	4C
66	0	48		EXECUTER	4C	0	4C
67	0	48		ALUWB	X	Х	Х
68	0	4C		FETCH	4C	4	50
69	0	50	B EA000001	DECODE	50	4	54
70	0	50		BRANCH	54 (PC+8)	4 (1*4)	58
71	0	58		FETCH	58	4	5C
72	0	5C	STR E5802064	DECODE	5C	4	60
73	0	5C		MEMADR	0	64	64
74	0	5C		MEMWRITE	X	Χ	X

جدول شماره 1: Expected Instruction Trace

testbench کد .3.3

همانطور که گفته شده بود برای کد تست بنچ از همان کد کارگاه قبلی استفاده شد و فایل memfile.dat نیز به فولدر برنامه اضافه شد. کد تست بنچ به صورت زیر میباشد.


```
module testbench();
  logic
               clk;
  logic
               reset;
  logic [31:0] WriteData, DataAdr;
               MemWrite;
  logic
  // instantiate device to be tested
  top dut(clk, reset, WriteData, DataAdr, MemWrite);
  // initialize test
  initial
    begin
      reset <= 1; # 22; reset <= 0;
    end
  // generate clock to sequence tests
  always
    begin
      clk <= 1; # 5; clk <= 0; # 5;
  // check results
  always @(negedge clk)
    begin
      if(MemWrite) begin
        if(DataAdr === 100 & WriteData === 7) begin
          $display("Simulation succeeded");
          $stop;
        end else if (DataAdr !== 96) begin
          $display("Simulation failed");
          $stop;
        end
      end
    end
endmodule
                                                              4.3. کد ALU
                                 برای ALU از همان کد کارگاه ALU استفاده گردید که به صورت زیر میباشد.
//`timescale 1ns / 1ps
module alu #(parameter N = 32)
               (input logic [N-1:0] a, b,
               input logic [1:0] ALUControl,
               output logic [N-1:0] Result,
               output logic [3:0] ALUFlags);
    logic [N-1:0] sum, bb;
```

always comb

begin


5.3. اجرای شبیه سازی و چک کردن خروجی ها

در انتها کد برنامه را در modelsim ران کرده و سیگنال های گفته شده به ترتیب در آن اضافه گردید. پس از اجرای شبیه سازی پیام در آن highlight شده میشود. که این پیام در آن highlight شده است.




شكل شماره 1: خروجي كلي برنامه


سپس برای اطمینان بیشتر تک تک دستورات جداگانه با جدول فوق چک گردید.




شكل شماره 2: خروجي اجراي كد SUB RO, R15, R15




شكل شماره 3: خروجي اجراي كد 45, ADD R2, R0,




شكل شماره 4: خروجي اجراي كد ADD R3, R0, #12




شكل شماره 5: خروجي اجراي كد 9# SUB R7, R3,




شكل شماره 6: خروجي اجراي كد ORR R4, R7, R2




شكل شماره 7: خروجی اجرای كد AND R5, R3, R4




شكل شماره 8: خروجي اجراي كد ADD R5, R5, R4




شكل شماره 9: خروجي اجراي كد SUBS R8, R5, R7




شكل شماره 10: خروجی اجرای كد BEQ END




شكل شماره 11: خروجي اجراي كد SUBS R8, R3, R4




شكل شماره 12: خروجی اجرای كد BGE AROUND




شكل شماره 13: خروجي اجراي كد SUBS R8, R7, R2




شكل شماره 14: خروجي اجراي كد 11, ADDLT R7, R5




شكل شماره 15: خروجی اجرای كد SUB R7, R7, R2




شكل شماره 16: خروجي اجراي كد [R3, #84] STR R7,




شكل شماره 17: خروجي اجراي كد [98] LDR R2, [R0, #96



شكل شماره 18: خروجي اجراي كد ADD R15, R15, R0



شكل شماره 19: خروجي اجراي كد B END



شكل شماره 20: خروجي اجراي كد [R0, #100] STR R2,