

پروژه پایانی درس VLSI2 (فاز اول)

عنوان:

Multicycle ARM Processor Control Unit

استاد درس:

دكتر شالچيان

پدیدآورنده:

سارا قائمي 9223089

17 تير 96

1. فایل های ارائه شده

1.1. فایل گزارش انجام پروژه

این فایل شامل موارد مقابل است. میزان زمانی که برای این پروژه صرف شده است، جدول Main FSM Output که کامل شده است، کد arm_multi و توضیحات است، کد arm_multi و توضیحات مربوط به آن، تصاویر خروجی مدار که به درستی کار میکند.

arm_multi_9223089.sv فايل 2.1

این فایل در واقع کد اصلی برنامه میباشد که بخش های لازم تکمیل شده است. در ادامه به توضیح بیشتر این کد خواهیم پرداخت.

3.1. فايل controllertest_9223089.sv

این فایل testbench بخش کنترلر است که در ادامه به تفصیل توضیح داده خواهد شد.

4.1. فایل vsim.wlf

این فایل خروجی modelsim را شامل میشود.

2. زمان صرف شده

کد اصلی برنامه حدود 1 ساعت، کد تست بنچ حدود 30 دقیقه، دیباگ حدود 2 ساعت و گزارش نیز حدود 3 ساعت زمان برد. مجموعا من حدود 6.5 ساعت روی این بخش از پروژه زمان گذاشتم.

3. روند انجام يروژه

من این پروژه را دقیقا به ترتیبی که در ادامه می آید انجام دادم.

1.3. تكميل جدول Main FSM Output

ابتدا جدول زیر تکمیل گردید. برای این منظور از state transition diagram که در اختیار قرار داده شده بود استفاده شد. برای هر کدام از state ها المان های خواسته شده با توجه به آنچه در دیاگرام آمده بود مقادیر بدست آمد.

State (Name)	NextPC	Branch	MemW	RegW	IRWrite	AdrSrc	ResultSrc _{1:0}) LOGICAT:0	\\\\\\\\	ALUSrcB _{1:0}	ALUOp	FSM Control Word
0 (Fetch)	1	0	0	0	1	0	10	0	1	10	0	0x114C
1 (Decode)	0	0	0	0	0	0	10	0	1	10	0	0x004C
2 (MemAdr)	0	0	0	0	0	0	00	0	0	01	0	0x0002
3 (MemRead)	0	0	0	0	0	1	00	0	0	00	0	0x0080
4 (MemWB)	0	0	0	1	0	0	01	0	0	00	0	0x0220
5	0	0	1	0	0	1	00	0	0	00	0	0x0480
(MemWrite)												
6 (ExecuteR)	0	0	0	0	0	0	00	0	0	00	1	0x0001
7 (Executel)	0	0	0	0	0	0	00	0	0	01	1	0x0003
8 (ALUWB)	0	0	0	1	0	0	00	0	0	00	0	0x0200
9 (Branch)	0	1	0	0	0	0	10	1	0	01	0	0x0852

جدول شماره 1: Main FSM Output

2.3. تكميل كد بخش mainfsm

در ادامه با توجه به دیاگرام حالت داده شده next state logic و بخش state-dependent output logic نیز با توجه به جدول فوق تکمیل گردید. کد تکمیل شده بخش mainfsm به صورت زیر میباشد. خط های highlight شده کد های اضافه شده توسط من میباشند.

```
module mainfsm(input logic
                                  clk,
               input logic
                                   reset,
               input logic [1:0] Op,
               input logic [5:0] Funct,
                                   IRWrite,
               output logic
               output logic
                                   AdrSrc,
               output logic [1:0] ALUSTCA, ALUSTCB, ResultSrc,
               output logic
                              NextPC, RegW, MemW, Branch, ALUOp);
  typedef enum logic [3:0] {FETCH, DECODE, MEMADR, MEMRD, MEMWB,
                            MEMWR, EXECUTER, EXECUTEI, ALUWB, BRANCH,
                     UNKNOWN} statetype;
  statetype state, nextstate;
  logic [12:0] controls;
  // state register
  always @(posedge clk or posedge reset)
    if (reset) state <= FETCH;</pre>
    else state <= nextstate;</pre>
  // next state logic
  always comb
    casex (state)
     FETCH:
                                nextstate = DECODE;
```

```
DECODE: case(Op)
                2'b00:
                  if (Funct[5]) nextstate = EXECUTEI;
                               nextstate = EXECUTER;
                2'b01:
                               nextstate = MEMADR;
                2'b10:
                                nextstate = BRANCH;
                default:
                                nextstate = UNKNOWN;
              endcase
     EXECUTER:
                                nextstate = ALUWB;
     EXECUTEI:
                                nextstate = ALUWB;
     MEMADR: if (Funct[0])
                                nextstate = MEMRD;
              else
                                nextstate = MEMWR;
     MEMRD:
                                nextstate = MEMWB;
     default:
                                nextstate = FETCH;
    endcase
 // state-dependent output logic
 always comb
   case (state)
     FETCH:
                controls = 13'b10001 010 01100;
     DECODE: controls = 13'b00000 010 01100;
     EXECUTER: controls = 13'b00000 000 00001;
     EXECUTEI: controls = 13'b00000 000
               controls =
     ALUWB:
     MEMADR:
                controls = 13'b00000 000 00010;
     MEMWR:
               controls = 13'b00100 100 00000;
               controls = 13'b00000 100 00000;
     MEMRD:
               controls = 13'b00010 001 00000;
     MEMWB:
     BRANCH:
               controls = 13'b01000 010 10010;
     default: controls = 13'bxxxxx xxx xxxxx;
   endcase
 assign {NextPC, Branch, MemW, RegW, IRWrite,
         AdrSrc, ResultSrc,
         ALUSrcA, ALUSrcB, ALUOp} = controls;
endmodule
```

3.3. تكميل ادامه ى بخش decode

بخش decode شامل PC Logic ALU Decoder و PC Logic ALU Decoder میباشد. برای دو بخش اول از کد کارگاه آخر یعنی single cycle processor استفاده شد چون این دو بخش در پروسسور های تک سیکل و چند سیکل مشابه به هم میباشند. برای بخش Instruction Decoder کد Instruction Decoder قبلا نوشته شده بود. RegSrc نیز با توجه به اینکه دستور پردازش داده، دستور حافظه ای و یا branch است به طوری انتخاب میگردد که مولتی پلکسر ها بخش های درستی از Instr را انتخاب کنند. در ادامه کد کامل decode را مشاهده میکنید که در آن بخش هایی که توسط من اضافه شده است highlight شده است.

```
module decode(input logic clk, reset,
    input logic [1:0] Op,
    input logic [5:0] Funct,
    input logic [3:0] Rd,
    output logic [1:0] FlagW,
    output logic PCS, NextPC, RegW, MemW,
    output logic IRWrite, AdrSrc,
```

```
output logic [1:0] ResultSrc, ALUSrcA, ALUSrcB,
             output logic [1:0] ImmSrc, RegSrc, ALUControl);
 logic
          Branch, ALUOp;
 // Main FSM
 mainfsm fsm(clk, reset, Op, Funct,
             IRWrite, AdrSrc,
             ALUSTCA, ALUSTCB, ResultSrc,
             NextPC, RegW, MemW, Branch, ALUOp);
  // ALU Decoder
 always comb
   if (ALUOp) begin
                            // which DP Instr?
     case(Funct[4:1])
       4'b0100: ALUControl = 2'b00; // ADD
       4'b0010: ALUControl = 2'b01; // SUB
       4'b0000: ALUControl = 2'b10; // AND
       4'b1100: ALUControl = 2'b11; // ORR
       default: ALUControl = 2'bx; // unimplemented
     endcase
     // update flags if S bit is set
      // (C & V only updated for arith instructions)
     FlagW[1] = Funct[0]; // FlagW[1] = S-bit
     // FlagW[0] = S-bit & (ADD | SUB)
     FlagW[0] = Funct[0] & (ALUControl == 2'b00 | ALUControl == 2'b01);
   end else begin
     ALUControl = 2'b00; // add for non-DP instructions
     FlagW = 2'b00; // don't update Flags
   end
 // PC Logic
 assign PCS = ((Rd == 4'b1111) & RegW) | Branch;
 // Instr Decoder
 assign ImmSrc
                  = Op;
 always comb
     case (Op)
       2'b00: RegSrc = 2'b00; //Data-processing
        2'b01: RegSrc = 2'b10; //Memory-Instr
        2'b10: RegSrc = 2'b01; // Branch
       default: RegSrc = 2'bx; // unimplemented
     endcase
endmodule
```

4.3. تكميل كد بخش 4.3

سپس بخش condcheck که بخشی از condcheck محسوب میگردد تکمیل گردید. این بخش نیز عینا در پروسسور تک سیکل وجود داشت. به همین دلیل از همان کد کارگاه آخر برای این بخش استفاده گردید. در ادامه کد condcheck را مشاهده میکنید که در آن بخش هایی که توسط من اضافه شده است highlight شده است.

```
assign {neg, zero, carry, overflow} = Flags;
  assign ge = (neg == overflow);
  always comb
    case (Cond)
      4 \text{'b0000}: \text{CondEx} = \text{zero};
      4'b0001: CondEx = ~zero;
                                              // NE
                                             // CS
      4'b0010: CondEx = carry;
      4'b0011: CondEx = ~carry;
                                             // CC
      4'b0100: CondEx = neq;
                                             // MI
      4'b0101: CondEx = ~neg;
                                             // PL
      4'b0110: CondEx = overflow;
                                             // VS
      4'b0111: CondEx = ~overflow;
      4'b1000: CondEx = carry & ~zero;
                                             // HI
      4'b1001: CondEx = ~(carry & ~zero); // LS
      4 \text{'b} 1010: \text{CondEx} = \text{ge};
      4'b1011: CondEx = ~ge;
                                             // LT
      4'b1100: CondEx = ~zero & ge;
                                             // GT
      4'b1101: CondEx = ~(~zero & ge);
                                             // LE
      4'b1110: CondEx = 1'b1;
                                             // Always
      default: CondEx = 1'bx;
                                            // undefined
    endcase
endmodule
```

5.3. تكميل ديگر بخش هاى condlogic

برای تکمیل این بخش به دو نوع flip flop نیاز داریم. یک نوع flipflop که enable داشته باشد که دو عدد از آن برای تولید 4 بیت Flags نیاز داریم. نوع دیگر flipflop بدون enable که در واقع برای ایجاد تاخیر در CondEx استفاده میگردد. به این منظور کد این دو رو میبینید. کد این دو را ادامه کد این دو رو میبینید.

```
module flopenr #(parameter WIDTH = 8)
                                          clk, reset, en,
                (input logic
                 input logic [WIDTH-1:0] d,
                 output logic [WIDTH-1:0] q);
  always ff @(posedge clk, posedge reset)
    if (reset) q <= 0;</pre>
    else if (en) q <= d;</pre>
endmodule
module flopr #(parameter WIDTH = 8)
                                       clk, reset,
              (input logic
               input logic [WIDTH-1:0] d,
               output logic [WIDTH-1:0] q);
  always ff @(posedge clk, posedge reset)
    if (reset) q <= 0;</pre>
    else
           q <= d;
endmodule
```

سیس از این ماژول ها استفاده کرده و کد را تکمیل میکنیم.

```
در این بخش یک خط کد به صورت زیر در برنامه قرار داده شده است.
// Delay writing flags until ALUWB state
  flopr #(2)flagwritereg(clk, reset, FlagW&{2{CondEx}}, FlagWrite);
ولي من نتوانستم به درستي اين خط كد را درك كنم و به درستي از آن استفاده كنم. به همين دليل اين خط را ياك كرده و به
                                             صورت زیر پیاده سازی نموده ام که به درستی جواب میدهد.
        در ادامه کد کامل مربوط به بخش condlogic را میبینید که بخش های اضافه شده توسط من highlight شده اند.
module condlogic(input logic
                                     clk, reset,
                  input logic [3:0] Cond,
                  input logic [3:0] ALUFlags,
                  input logic [1:0] FlagW,
                                  PCS, NextPC, RegW, MemW,
                  input logic
                  output logic
                                     PCWrite, RegWrite, MemWrite);
  logic [1:0] FlagWrite;
  logic [3:0] Flags;
  logic
              CondEx, CondExDelayed;
  flopenr #(2)flagreg1(clk, reset, FlagWrite[1],
                        ALUFlags[3:2], Flags[3:2]);
  flopenr #(2)flagreg0(clk, reset, FlagWrite[0],
                        ALUFlags[1:0], Flags[1:0]);
  condcheck cc(Cond, Flags, CondEx);
  flopr #(1)condreg(clk, reset, CondEx, CondExDelayed);
  assign FlagWrite = FlagW & {2{CondEx}};
  assign RegWrite = RegW & CondExDelayed;
  assign MemWrite = MemW & CondExDelayed;
  assign PCWrite = (PCS & CondExDelayed) | NextPC;
endmodule
                                                        6.3. ساماندهی کلی کد
 در این بخش کل کد بخش controller را مشاهده میکنید که بخش های highlight شده در آن توسط من نوشته شده است.
module controller(input logic
                                          clk,
                   input logic
                                          reset,
                   input logic [31:12] Instr,
                   input logic [3:0] ALUFlags,
                   output logic
                                         PCWrite,
                   output logic
                                        MemWrite,
                                        RegWrite,
                   output logic
                   output logic
                                         IRWrite,
                   output logic
                                         AdrSrc,
                   output logic [1:0] RegSrc,
```

output logic [1:0] ALUSrcA,
output logic [1:0] ALUSrcB,
output logic [1:0] ResultSrc,
output logic [1:0] ImmSrc,

```
output logic [1:0] ALUControl);
 logic [1:0] FlagW;
 logic
             PCS, NextPC, RegW, MemW;
 decode dec(clk, reset, Instr[27:26], Instr[25:20], Instr[15:12],
            FlagW, PCS, NextPC, RegW, MemW,
            IRWrite, AdrSrc, ResultSrc,
            ALUSTCA, ALUSTCB, ImmSrc, RegSrc, ALUControl);
 condlogic cl(clk, reset, Instr[31:28], ALUFlags,
              FlagW, PCS, NextPC, RegW, MemW,
              PCWrite, RegWrite, MemWrite);
endmodule
module decode(input logic
                               clk, reset,
              input logic [1:0] Op,
             input logic [5:0] Funct,
             input logic [3:0] Rd,
             output logic [1:0] FlagW,
                               PCS, NextPC, RegW, MemW,
             output logic
                               IRWrite, AdrSrc,
             output logic
             output logic [1:0] ResultSrc, ALUSrcA, ALUSrcB,
             output logic [1:0] ImmSrc, RegSrc, ALUControl);
 logic
             Branch, ALUOp;
 // Main FSM
 mainfsm fsm(clk, reset, Op, Funct,
             IRWrite, AdrSrc,
             ALUSrcA, ALUSrcB, ResultSrc,
             NextPC, RegW, MemW, Branch, ALUOp);
  // ALU Decoder
 always comb
   if (ALUOp) begin
                             // which DP Instr?
     case(Funct[4:1])
       4'b0100: ALUControl = 2'b00; // ADD
       4'b0010: ALUControl = 2'b01; // SUB
       4'b0000: ALUControl = 2'b10; // AND
        4'b1100: ALUControl = 2'b11; // ORR
       default: ALUControl = 2'bx; // unimplemented
     // update flags if S bit is set
     // (C & V only updated for arith instructions)
     FlagW[1] = Funct[0]; // FlagW[1] = S-bit
     // FlagW[0] = S-bit & (ADD | SUB)
     FlagW[0] = Funct[0] & (ALUControl == 2'b00 | ALUControl == 2'b01);
    end else begin
     ALUControl = 2'b00; // add for non-DP instructions
     FlagW = 2'b00; // don't update Flags
   end
  // PC Logic
 assign PCS = ((Rd == 4'b1111) & RegW) | Branch;
 // Instr Decoder
 assign ImmSrc = Op;
```

```
always comb
     case (Op)
        2'b00:
               RegSrc = 2'b00; //Data-processing
               RegSrc = 2'b10; //Memory-Instr
        2'b10: RegSrc = 2'b01; // Branch
       default: RegSrc = 2'bx; // unimplemented
endmodule
module mainfsm(input logic
              input logic
                                  reset,
              input logic [1:0] Op,
              input logic [5:0] Funct,
              output logic
                                  IRWrite,
              output logic
                                  AdrSrc,
              output logic [1:0] ALUSrcA, ALUSrcB, ResultSrc,
              output logic
                                 NextPC, RegW, MemW, Branch, ALUOp);
 typedef enum logic [3:0] {FETCH, DECODE, MEMADR, MEMRD, MEMWB,
                           MEMWR, EXECUTER, EXECUTEI, ALUWB, BRANCH,
                     UNKNOWN } statetype;
 statetype state, nextstate;
 logic [12:0] controls;
 // state register
 always @(posedge clk or posedge reset)
   if (reset) state <= FETCH;</pre>
   else state <= nextstate;</pre>
  // next state logic
 always comb
   casex (state)
     FETCH:
                               nextstate = DECODE;
     DECODE: case(Op)
               2'b00:
                 if (Funct[5]) nextstate = EXECUTEI;
                             nextstate = EXECUTER;
               2'b01:
                              nextstate = MEMADR;
               2'b10:
                              nextstate = BRANCH;
               default:
                               nextstate = UNKNOWN;
             endcase
     EXECUTER:
                               nextstate = ALUWB;
                               nextstate = ALUWB;
     EXECUTEI:
     MEMADR: if (Funct[0]) nextstate = MEMRD;
                               nextstate = MEMWR;
             else
     MEMRD:
                               nextstate = MEMWB;
     default:
                               nextstate = FETCH;
   endcase
  // state-dependent output logic
 always comb
   case(state)
     FETCH: controls = 13'b10001 010 01100;
     DECODE: controls = 13'b00000 010 01100;
     EXECUTER: controls = 13'b00000 000 00001;
     EXECUTEI: controls = 13'b00000 000 00011;
```

```
controls = 13'b00010 000 00000;
      ALUWB:
                controls = 13'b00000 000 00010;
     MEMADR:
              controls = 13'b00000_000_00010;
controls = 13'b000100_100_000000;
controls = 13'b00000_100_000000;
controls = 13'b00010_001_000000;
     MEMWR:
     MEMRD:
     MEMWB:
      BRANCH: controls = 13'b01000 010 10010;
      default: controls = 13'bxxxxx xxx xxxxx;
    endcase
  assign {NextPC, Branch, MemW, RegW, IRWrite,
          AdrSrc, ResultSrc,
          ALUSrcA, ALUSrcB, ALUOp} = controls;
endmodule
module condlogic(input logic
                                  clk, reset,
                 input logic [3:0] Cond,
                 input logic [3:0] ALUFlags,
                 input logic [1:0] FlagW,
                 output logic
                                   PCWrite, RegWrite, MemWrite);
  logic [1:0] FlagWrite;
  logic [3:0] Flags;
  logic
              CondEx, CondExDelayed;
  flopenr #(2)flagreg1(clk, reset, FlagWrite[1],
                       ALUFlags[3:2], Flags[3:2]);
 flopenr #(2)flagreg0(clk, reset, FlagWrite[0],
                      ALUFlags[1:0], Flags[1:0]);
 condcheck cc(Cond, Flags, CondEx);
 flopr #(1)condreg(clk, reset, CondEx, CondExDelayed);
  assign FlagWrite = FlagW & {2{CondEx}};
  assign RegWrite = RegW & CondExDelayed;
  assign MemWrite = MemW & CondExDelayed;
  assign PCWrite = (PCS & CondExDelayed) | NextPC;
endmodule
module condcheck(input logic [3:0] Cond,
                 input logic [3:0] Flags,
                 output logic
                                     CondEx);
  logic neg, zero, carry, overflow, ge;
  assign {neg, zero, carry, overflow} = Flags;
  assign ge = (neg == overflow);
  always comb
   case (Cond)
     4'b0000: CondEx = zero;
                                           // EQ
      4'b0001: CondEx = ~zero;
                                           // NE
     4'b0010: CondEx = carry;
                                           // CS
     4'b0011: CondEx = ~carry;
                                           // CC
                                           // MI
      4'b0100: CondEx = neg;
     4'b0101: CondEx = ~neg;
```

```
4'b0110: CondEx = overflow;
      4'b0111: CondEx = ~overflow;
                                            // VC
      4'b1000: CondEx = carry & ~zero; // HI
      4'b1001: CondEx = ~(carry & ~zero); // LS
      4'b1010: CondEx = ge;
                                           // GE
      4'b1011: CondEx = ~ge;
                                           // LT
      4'b1100: CondEx = ~zero & ge;
      4'b1101: CondEx = ~(~zero & ge);
                                           // LE
                                           // Always
      4'b1110: CondEx = 1'b1;
      default: CondEx = 1'bx;
                                           // undefined
    endcase
endmodule
module flopenr #(parameter WIDTH = 8)
                 (input logic
                                     clk, reset, en,
                 input logic [WIDTH-1:0] d,
                 output logic [WIDTH-1:0] q);
  always ff @(posedge clk, posedge reset)
    if (reset) q <= 0;
    else if (en) q \le d;
endmodule
module flopr #(parameter WIDTH = 8)
                                        clk, reset,
              (input logic
               input logic [WIDTH-1:0] d,
               output logic [WIDTH-1:0] q);
  always ff @(posedge clk, posedge reset)
    if (reset) q <= 0;</pre>
    else
          q <= d;
endmodule
                                                  7.3. نوشتن کد testbench
       برای اینکه کد اصلی برنامه به درستی و به طور کامل تست شود تصمیم گرفتم کد های زیر را به ترتیب به کنترلر بدهم.
ADD R1, R2, #2, ALUFlags = 4'b0000
SUB R4, R3, R5, ALUFlags = 4'b0000
ANDS R7, R2, R3, ALUFlags = 4'b0000
ORNE R2, R1, #5, ALUFlags = 4'b0000
LDR R3, [R1, #10], ALUFlags = 4'b0000
STR R5, [R2, #2], ALUFlags = 4'b0000
B, ALUFlags = 4'b0000
BNE, ALUFlags = 4'b0100
BEQ, ALUFlags = 4'b0100
```

سپس مقدار [31:12] Instr اضافه نمودم. سپس مقدار اسپس مقدار Instr [31:12] که وارد کنترلر میشود را برای هر کدام از خطوط بالا بدست آورده و در delay اضافه نمودم. همچنین برای هر کدام از دستورات به توجه به اینکه چند سیکل طول میکشند delay مناسب خود قرار داده شد. این delay با توجه به clk اصلی داده شده است که من clk را با پریود 10 در نظر گرفتم.

در ادامه کد تست بنچ را مشاهده میکنید.

```
`timescale 1ns / 1ps
module testbench();
  logic
                clk:
  logic
               reset;
  logic [31:12] Instr;
  logic [3:0] ALUFlags;
  logic
               PCWrite;
  logic
               MemWrite;
  logic
               RegWrite;
  logic
               IRWrite;
  logic
               AdrSrc;
  logic [1:0] RegSrc;
              ALUSrcA;
  logic [1:0]
  logic [1:0] ALUSrcB;
  logic [1:0] ResultSrc;
  logic [1:0] ImmSrc;
  logic [1:0] ALUControl;
  // instantiate device to be tested
  controller dut(clk, reset, Instr, ALUFlags, PCWrite, MemWrite, RegWrite,
IRWrite, AdrSrc,
                 RegSrc, ALUSrcA, ALUSrcB, ResultSrc, ImmSrc, ALUControl);
  // initialize test
  initial
   begin
      reset <= 1; # 15; reset <= 0;
  // generate clock to sequence tests
  always
   begin
      clk <= 1; # 5; clk <= 0; # 5;
    end
  //Generate test signals
  initial
   begin
      #10
      Instr = 20'b1110 00 1 0100 0 0010 0001; //ADD R1, R2, #2
     ALUFlags = 4'b0000; //{neg, zero, carry, overflow} = Flags;
      #40;
      Instr = 20'b1110 00 0 0010 0 0011 0100; //SUB R4, R3, R5
     ALUFlags = 4'b0000; //{neg, zero, carry, overflow} = Flags;
      #40;
```

```
Instr = 20'b1110 00 0 0000 1 0010 0111; //ANDS R7, R2, R3
     ALUFlags = 4'b0000; //{neg, zero, carry, overflow} = Flags;
      Instr = 20'b0001 00 1 1100 0 0001 0010; //ORNE R2, R1, #5
     ALUFlags = 4'b0000; //{neg, zero, carry, overflow} = Flags;
     #40;
     Instr = 20'b1110 01 0 1100 1 0001 0011; //LDR R3, [R1, #10]
     ALUFlags = 4'b0000; //{neg, zero, carry, overflow} = Flags;
      #50;
      Instr = 20'b1110 01 0 1100 0 0010 0101; //STR R5, [R2, #2]
     ALUFlags = 4'b0000; //{neg, zero, carry, overflow} = Flags;
      #40;
      Instr = 20'b1110 10 1 0 00000000000; //B
     ALUFlags = 4'b0000; //{neg, zero, carry, overflow} = Flags;
      #30;
      Instr = 20'b0001 10 1 0 00000000000; //BNE
     ALUFlags = 4'b0100; //{neg, zero, carry, overflow} = Flags;
     Instr = 20'b0000 10 1 0 00000000000; //BEQ
     ALUFlags = 4'b0100; //{neg, zero, carry, overflow} = Flags;
    end
endmodule
```

8.3. اجرای شبیه سازی و چک کردن خروجی ها

در انتها برای اینکه بتوانم به درستی خروجی برنامه خود را چک کنم جدول زیر را نوشتم که برای هر کدام از خط های کد testbench تمامی خروجی های مورد انتظار در هرکدام از state ها آورده شده است.


	Control input	Controller outputs																							
Test Code	State	Instr 31:12	ALUFlags 3:0	PCWritw	MemWrite	RegWrite	IRWrite	AdrSrc	RegSrc _{1:0}	ALUSrcA 1:0	ALUSrcB _{1:0}	ResultSrc 1:0	lmmSrc _{1:0}	ALUControl 1:0	EntireOutput										
Fetch	Fetch	0xE2821		1	0	0	1	0		01	10	10		00	0x121A0										
ADD D1 D2 #2	Decode		0x0	0	0	0	0	0	00	01	10	10	00	00	0x001A0										
ADD R1, R2, #2	Executel		UXEZOZI	UXEZOZI	UXEZOZI	UXEZOZI	UXLZOZI	UXEZOZI	UXEZOZI	UXEZOZI	UXU	0	0	0	0	0	00	00	01	00	00	00	0x00040		
	ALUWB			0	0	1	0	0		00	00	00		00	0x04000										
	Fetch													1	0	0	1	0		01	10	10		00	0x121A0
CLID D4 D2 DE	Decode	0xE0434	0x0	0	0	0	0	0	00	01	10	10	00	00	0x001A0										
SUB R4, R3, R5	ExecuteR	UXEU454	UXU	0	0	0	0	0	00	00	00	00	00	01	0x00001										
	ALUWB			0	0	1	0	0		00	00	00		00	0x04000										
ANDC D7 D2	Fetch		0x0	1	0	0	1	0		01	10	10		00	0x121A0										
ANDS R7, R2,	Decode	0xE0127		0x0	0x0	0x0	0	0	0	0	0	00	01	10	10	00	00	0x001A0							
R3 Ex	ExecuteR			0	0	0	0	0		00	00	00		10	0x00002										

	ALUWB			0	0	1	0	0		00	00	00		00	0x04000
	Fetch	0x13812		1	0	0	1	0		01	10	10		00	0x121A0
ORNE R2, R1,	Decode		0x0	0	0	0	0	0	00	01	10	10	00	00	0x001A0
#5	Executel		UXU	0	0	0	0	0	00	00	01	00	00	11	0x00043
	ALUWB			0	0	1	0	0		00	00	00		00	0x04000
	Fetch			1	0	0	1	0		01	10	10		00	0x129A4
LDR R3, [R1,	Decode		0x0	0	0	0	0	0	10	01	10	10	01	00	0x009A4
#10]	MemAdr	0xE5913		0	0	0	0	0		00	01	00		00	0x00844
#10]	MemRD			0	0	0	0	1		00	00	00		00	0x01804
	MemWB			0	0	1	0	0		00	00	00 01		00	0x04814
	Fetch	0xE5825		1	0	0	1	0	10	01	10	10	01	00	0x129A4
STR R5, [R2,	Decode		0x0	0	0	0	0	0		01	10	10		00	0x009A4
#2]	MemAdr		OXO	0	0	0	0	0		00	01	00		00	0x00844
	MemWR			0	1	0	0	1		00	00	00		00	0x09804
	Fetch			1	0	0	1	0		01	10	10	10	00	0x125A8
В	Decode	0xEA000	0x0	0	0	0	0	0	01	01	10	10		00	0x005A8
	Branch			1	0	0	0	0		10	01	10		00	0x10668
	Fetch		0x4	1	0	0	1	0		01	10	10		00	0x125A8
BNE	Decode	0x1A000		0	0	0	0	0	01	01	10	10	10	00	0x005A8
	Branch			1	0	0	0	0		10	01	10		00	0x10668
	Fetch		0x4	1	0	0	1	0		01	10	10		00	0x125A8
BEQ	Decode	0x0A000		0	0	0	0	0	01	01	10	10		00	0x005A8
	Branch			0	0	0	0	0		10	01	10		00	0x00668

جدول شماره 2: سیگنال های کنترلر

Wave - Default	Mana	П)	
Ç 11 *	Msgs									
♦ sim:/testbench/dk	1'h1									
sim:/testbench/reset	1'h1									
→ sim:/testbench/Instr → sim:/testbench/Instr	20'hxxxxx		20'he28	321						
-	4'hx		4'h0							
■- sim:/testbench/EntireOutput	17h12XAX	17h12XAX	17h121	LAO	17h001	A0	17h000	1 0	17h040	00
	13'h114C	13'h114C			13'h004	C	13'h000	3	13'h020	0
sim:/testbench/dut/dec/fsm/state	FETCH	FETCH			DECODE		EXECUTE	I	ALUWB	

شكل شماره 1: خروجي اجراي كد ADD R1, R2, #2




شكل شماره 2: خروجي اجراي كد SUB R4, R3, R5



شكل شماره 3: خروجي اجراي كد ANDS R7, R2, R3




شكل شماره 4: خروجي اجراي كد 5#, ORNE R2, R1




شكل شماره 5: خروجي اجراي كد [10] LDR R3,




شكل شماره 6: خروجي اجراي كد [R2, #2] STR R5,



شکل شماره 7: خروجی اجرای کد B



شكل شماره 8: خروجی اجرای كد BNE با BPE E على



شكل شماره 9: خروجياجراي كد BEQ با zero = 1