

«به نام خدا»

استاد: دکتر میثم عبداللهی

نام: فاطمه زهرا بخشنده

گزارش تمرین دوم:

سوال اول:

در این سوال ابتدا ماژول های خواسته شده را به ترتیب طراحی می کنیم.

```
1 module SUM(S, A1, A2);
2
3   input[31:0] A1, A2;
4   output[31:0] S;
5   assign S = A1 + A2;
6
7 endmodule
8
9
11 module SUB(S, A1, A2);
12
13   input[31:0] A1, A2;
14   output[31:0] S;
15   assign S = A1 - A2;
16
17 endmodule
18
19
21 module MUL(M, A1, A2);
22
23   input[31:0] A1, A2;
24   output[31:0] M;
25   assign M = A1 * A2;
26
27 endmodule
28
```

```
module POWER(P, A1, A2);
    input[31:0] A1, A2;
    output[31:0] P;
    assign P = A1 ** A2;
endmodule

module DIV(D, A1, A2);
    input [31:0] A1, A2;
    output [31:0] D;
    assign D = A1 / A2;
endmodule
```

```
37 module GCD(G, A1, A2);
38
39   input [31:0] A1, A2;
40   output integer G;
41   integer N1, N2, temp;
42   integer done;
43
44   always @(*)
45   begin
46     N1 = A1;
47     N2 = A2;
48     while (N2 != 0)
49     begin
50       if (N1 < N2)
51       begin
52         temp = N1;
53         N1 = N2;
54         N2 = temp;
55       end
56       else if (N2 != 0)
57       N1 = N1 - N2;
58     end
59     G = N1;
60   end
61 endmodule
62
63
64
74
75 module MUX(O, S, SUM_OUT,
76   SUB_OUT, MUL_OUT, DIV_OUT,
77   GCD_OUT, POWER_OUT);
78
79   input[31:0] SUM_OUT, SUB_OUT, MUL_OUT;
80   input[31:0] DIV_OUT, GCD_OUT, POWER_OUT;
81   input[2:0] S;
82   output reg[31:0] O;
83
84   always @(*)
85   begin
86     case(S)
87       3'b000 : O <= SUM_OUT;
88       3'b001 : O <= SUB_OUT;
89       3'b010 : O <= MUL_OUT;
90       3'b011 : O <= DIV_OUT;
91       3'b100 : O <= GCD_OUT;
92       3'b101 : O <= POWER_OUT;
93       default : O <= 0;
94     endcase
95   end
96
```

در نهایت، ALU را طوری پیاده سازی می کنیم که با دریافت 2 عدد صحیح A و B و S عملیات مناسب را با توجه به سیگنال S انتخاب کرده و آن را روی دو عدد انجام دهد.

```
99
100 module ALU (O, A, B, S);
101     input[31:0] A, B;
102     input[2:0] S;
103     wire[31:0] SUM_OUT, SUB_OUT, MUL_OUT;
104     wire[31:0] DIV_OUT, GCD_OUT, POWER_OUT;
105     output reg[31:0] O;
106
107     SUM SM(SUM_OUT, A, B);
108     SUB SB(SUB_OUT, A, B);
109     MUL ML(MUL_OUT, A, B);
110     DIV DV(DIV_OUT, A, B);
111     GCD GD(GCD_OUT, A, B);
112     POWER PW(POWER_OUT, A, B);
113
114     always @(*)
115     begin
116         case(S)
117             3'b000 : O <= SUM_OUT;
118             3'b001 : O <= SUB_OUT;
119             3'b010 : O <= MUL_OUT;
120             3'b011 : O <= DIV_OUT;
121             3'b100 : O <= GCD_OUT;
122             3'b101 : O <= POWER_OUT;
123             default : O <= 0;
124         endcase
125     end
126
127 endmodule
```

برای تست کد خود، در فایل Q1_Test برای ماژول ALU یک testbench می نویسیم:

```
1
2 module ALU_TestBench;
3
4     reg[31:0] A, B;
5     reg[2:0] S;
6     wire[31:0] O;
7     ALU AU(O, A, B, S);
8
9     initial
10     begin
11         A = 32'd15;
12         B = 32'd11;
13         S = 0;
14         #10;
15         S = 1;
16         #10;
17         S = 2;
18         #10;
19         S = 3;
20         #10;
21         S = 4;
22         #10;
23         S = 5;
24         #10;
25     end
26
27 endmodule
```

اعداد ورودی 15 و 11 هستند و S را از 0 تا 5 هر 10 واحد، تغییر می دهیم تا ALU عملیات مورد نظر را روی دو عدد انجام دهد. شبیه سازی waveform آن به صورت زیر است:

برای تست cache controller در فایل Q2_Test یک testbench می نویسیم:

```
module CACHE_TestBench;
  reg [31:0] data, address;
  reg read_sig, write_sig;
  wire hit_sig; wire [31:0] data_out;
  Cache_Controller CC(
    data_out, hit_sig, address,
    data, read_sig, write_sig);

  initial
  begin
    write_sig = 1'd1; read_sig = 1'd0;
    address = 32'b0000000000001000_00000000110_01_00;
    data = 32'd506;

    #10
    write_sig = 1'd1; read_sig = 1'd0;
    address = 32'b0000000000001000_000000001111_11_00;
    data = 32'd6785;

    #10
    write_sig = 1'd1; read_sig = 1'd0;
    address = 32'b0000000000001000_000000001111_00_00;
    data = 32'd25;

    #10
    write_sig = 1'd0; read_sig = 1'd1;
    address = 32'b0000000000001000_00000000110_01_00;

    #10
    write_sig = 1'd0; read_sig = 1'd1;
    address = 32'b0000000000001000_00000000111_10_00;

    #10
    write_sig = 1'd1; read_sig = 1'd1;
    address = 32'b0000000000001000_00000000111_10_00;
    data = 32'd25;


    #10
    write_sig = 1'd0; read_sig = 1'd1;
    address = 32'b0000000000001000_00000000111_10_00;

    #10
    write_sig = 1'd0; read_sig = 1'd1;
    address = 32'b0000000000001000_00000000111_10_00;

    end
endmodule
```

ابتدا سیگنال write را فعال کرده و 3 داده در آدرس های مشخص درون cache قرار می دهیم. سپس سیگنال read را فعال کرده و سه داده از cache می خوانیم که در دو تا از آن ها hit رخ داده و در آخری miss رخ می دهد و سیگنال hit صفر می شود، چون این داده قبلا در cache قرار نگرفته است. سپس همین داده را روی cache مینویسیم و دوباره آن را می خوانیم این دفعه hit رخ می دهد.

شبیه سازی waveform آن به صورت زیر است:



سوال سوم:

برای این سوال ماژول PriorityQ خود را طبق الگوریتم لینک زیر، اما در verilog پیاده سازی می کنیم:

<https://www.geeksforgeeks.org/priority-queue-in-python>

ابتدا یک priority queue با 16 خانه 8 بیتی می سازیم. رجیستر 16 بیتی empty را تعریف می کنیم که نشان می دهد هر خانه متناظر از صف اولویت پر است یا خالی، و در ابتدا همه bit های آن یک است.

اگر سیگنال enqueue فعال باشد، و تعداد داده های درون cache (size) کمتر از 16 تا باشد، داده را در بلاک خالی اضافه می کنیم، و سایز pqueue را یکی زیاد می کنیم.

```
module PriorityQ(data_out, data_in, enqueue_sig, dequeue_sig);  
  
    reg [7:0] queue [15:0]; reg done; reg [7:0] max;  
    reg[15:0] empty = 15'b1111111111111111;  
    output reg [7:0] data_out;  
    input [7:0] data_in; input enqueue_sig, dequeue_sig;  
    integer size = 0, i;  
  
    always @(*)  
    begin  
        if(enqueue_sig && size < 16)  
        begin  
            done = 1'b0;  
            for(i = 0; !done && i < 16; i = i+1)  
            begin  
                if(empty[i])  
                begin  
                    empty[i] = 1'b0;  
                    queue[i] = data_in;  
                    done = 1'b1;  
                    size = size + 1;  
                end  
            end  
        end  
    end  
end
```

اگر سیگنال dequeue فعال باشد، و تعداد داده های درون cache (size) بزرگتر از 0 باشد، بزرگترین داده موجود در صف (داده دارای اولویت بیشتر) از صف خارج می شود و در data_out قرار می گیرد، سایز pqueue را یکی کم می کنیم.

```
        else if(dequeue_sig && size > 0)  
        begin  
            max = 8'd0;  
            for(i = 0; i < 16; i = i+1)  
            begin  
                if(queue[max] < queue[i])  
                begin  
                    max = i;  
                end  
            end  
            data_out = queue[max];  
            queue[max] = 8'd0;  
            empty[max] = 1'b1;  
            size = size - 1;  
        end  
    end  
end
```

برای تست کد خود در فایل Q3_Test یک testbench می نویسیم:

با چند بار enqueue و dequeue داده های مختلف می بینیم هر دفعه برای dequeue داده بزرگتر را خروجی می دهد.

	Msgs								
/PriorityQ_TestBench/enqueue_sig	1'h0								
/PriorityQ_TestBench/dequeue_sig	1'h0								
+ /PriorityQ_TestBench/data_in	8'h18	32	14	0e	18				
+ /PriorityQ_TestBench/data_out	8'h18			32	14	18			