## «به نام خدا»

استاد: دكتر ميثم عبداللهي

نام: فاطمه زهرا بخشنده

# گزارش تمرین دوم:

### سوال اول:

در این سوال ابتدا ماژول های خواسته شده را به ترتیب طراحی می کنیم.

```
module SUM(S, A1, A2);

module SUB(S, A1, A2);

module MUL(M, A1, A2);

input[31:0] A1, A2;

output[31:0] S;

assign S = A1 + A2;

endmodule

module MUL(M, A1, A2);

input[31:0] A1, A2;

output[31:0] S;

output[31:0] M;

assign S = A1 - A2;

module MUL(M, A1, A2);

input[31:0] A1, A2;

output[31:0] M;

assign M = A1 * A2;
```

```
module POWER(P, A1, A2);
    input[31:0] A1, A2;
    output[31:0] P;
    assign P = A1 ** A2;
endmodule
    module DIV(D, A1, A2);
    input [31:0] A1, A2;
    output [31:0] D;
    assign D = A1 / A2;
endmodule
```


```
module GCD(G, A1, A2);
                                                     module MUX(O, S, SUM_OUT,
   input [31:0] A1, A2;
                                                               SUB_OUT, MUL_OUT, DIV_OUT,
  output integer G;
integer N1, N2, temp;
integer done;
                                                               GCD_OUT, POWER_OUT);
                                                          input[31:0] SUM_OUT, SUB_OUT, MUL_OUT;
   always @(*)
begin
                                                          input[31:0] DIV_OUT, GCD_OUT, POWER_OUT;
                                                          input[2:0] S;
                                                          output reg[31:0] 0;
      N2 = A2;
       while (N2 != 0)
       begin
if (N1 < N2)
                                                          always @(*)
                                                          begin
                                                               case(S)
              temp = N1;
N1 = N2;
N2 = temp;
                                                                   3'b000 : O <= SUM_OUT;
                                                                   3'b001 : O <= SUB_OUT;
                                                                   3'b010 : 0 <= MUL_OUT;
          else if (N2 != 0)
                                                                   3'b011 : 0 <= DIV_OUT;
                                                                   3'b100 : O <= GCD_OUT;
                                                                   3'b101 : O <= POWER_OUT;
                                                                   default : 0 <= 0;
                                                               endcase
```

در نهایت، ALU را طوری پیاده سازی می کنیم که با دریافت 2 عدد صحیح A و B و S عملیات مناسب را با توجه به سیگنال S انتخاب کرده و آن را روی دو عدد انجام دهد.

برای تست کد خود، در فایل Q1\_Test برای ماژول ALU یک testbench می نویسیم:

اعداد ورودی 15 و 11 هستند و S را از 0 تا 5 هر 10 واحد، تغییر می دهیم تا ALU عملیات مورد نظر را روی دو عدد انجام دهد.

شبیه سازی waveform آن به صورت زیر است:



#### سوال دوم:

در این سوال یک cache تعریف می کنیم که 64 کیلوبایت data در آن قرار گیرد. همچنین حافظه cache ما باید دارای بیت valid و valid باشد. هر Block از vache ، word را ذخیره میکند و هرword بیت را در خود جای میدهد.

Cache controller خود را به صورت زیر طراحی می کنیم:

دو سیگنال read و write داریم که مشخص می کند میخواهیم داده ای را از cache بخوانیم یا روی آن بنویسیم.

اگر سیگنال write فعال باشد، داده ورودی در block قرار گرفته، valid bit یک می شود و block در خانه مورد نظر از cache قرار می گیرد.

اگر سیگنال read فعال باشد، داده موجود آدرس مورد نظر، در block قرار میگیرد، اگر block فی block\_offset یک شده و با توجه به block\_offset بلاک مورد نظر خوانده میشود و در data\_out قرار می گیرد.


```
always @(*)
                                                       else if(read_sig)
begin
   index = address[15:4];
                                                       begin
                                                           block = cache[index];
   tag = address[31:16];
   block_offset = address[3:2];
                                                           if(block[143:128] == tag)
   block = 145'd0;
                                                               hit_sig = block[144];
   if(write_sig)
                                                               case(block_offset)
                                                                   2'b00 : data_out = block[31:0];
       block[143:128] = tag;
                                                                   2'b01 : data_out = block[63:32];
       case(block_offset)
                                                                   2'b10 : data_out = block[95:64];
           2'b00 : block[31:0] = data;
                                                                   2'b11 : data_out = block[127:96];
            2'b01 : block[63:32] = data;
           2'b10 : block[95:64] = data;
           2'b11 : block[127:96] = data;
                                                               hit_sig = 0;
       block[144] = 1'd1;
                                                   end
       cache[index] = block;
                                               endmodule
```

برای تست cache controller در فایل Q2\_Test می نویسیم:

```
reg [31:0] data, address;
reg read_sig, write_sig;
wire hit_sig; wire [31:0] data_out;
     data_out, hit_sig, address,
data, read_sig, write_sig);
initial
                                                                                         write_sig = 1'd0; read_sig = 1'd1;
     write_sig = 1'd1; read_sig = 1'd0;
address = 32'b00000000000000000000000000110_01_00;
     data = 32'd506;
                                                                                         write_sig = 1'd0; read_sig = 1'd1;
                                                                                         address = 32'b0000000000001000 000010000111 10 00:
     write_sig = 1'd1; read_sig = 1'd0;
     address = 32'b0000000000001000_000000001111_11_00;
data = 32'd6785;
                                                                                         write_sig = 1'd1; read_sig = 1'd0;
address = 32'b000000000001000_000010000111_10_00;
     write_sig = 1'd1; read_sig = 1'd0;
                                                                                         data = 32'd25;
     address = 32'b000000000000000000000000001111_00_00;
data = 32'd25;
                                                                                         write_sig = 1'd0; read_sig = 1'd1;
address = 32'b000000000001000_000010000111_10_00;
     write_sig = 1'd0; read_sig = 1'd1;
               = 32'b0000000000001000_000000000110_01_00;
```

ابتدا سیگنال write را فعال کرده و 3 داده در آدرس های مشخص درون cache قرار می دهیم. سپس سیگنال read را فعال کرده و سه داده از cache می خوانیم که در دو تا از آن ها hit رخ داده و در آخری miss رخ می دهد و سیگنال hit صفر می شود، چون این داده قبلا در cache قرار نگرفته است. سپس همین داده را روی cache مینویسیم و دوباره آن را می خوانیم این دفعه hit رخ می دهد.

شبیه سازی waveform آن به صورت زیر است:



### سوال سوم:

برای این سوال ماژول PriorityQ خود را طبق الگوریتم لینک زیر، اما در verilog پیاده سازی می کنیم:

/https://www.geeksforgeeks.org/priority-queue-in-python

ابتدا یک priority queue با 16 خانه 8 بیتی می سازیم. رجیستر 16 بیتی empty را تعریف می کنیم که نشان می دهد هر خانه متناظر از صف اولویت پر است یا خالی، و در ابتدا همه bit های آن یک است.

اگر سیگنال enqueue فعال باشد، و تعداد داده های درون size) cache) کمتر از 16 تا باشد، داده را در بلاک خالی اضافه می کنیم، و سایز pqueue را یکی زیاد می کنیم.

```
module PriorityQ(data_out, data_in, enqueue_sig, dequeue_sig);

reg [7:0] queue [15:0]; reg done; reg [7:0] max;
reg[15:0] empty = 15'b11111111111111;
output reg [7:0] data_out;
input [7:0] data_in; input enqueue_sig, dequeue_sig;
integer size = 0, i;

always @(*)
begin
    if(enqueue_sig && size < 16)
begin
    done = 1'b0;
    for(i = 0; !done && i < 16; i = i+1)
begin
    if(empty[i])
begin
    empty[i] = 1'b0;
    queue[i] = data_in;
    done = 1'b1;
    size = size + 1;
end
end
```

اگر سیگنال dequeue فعال باشد، و تعداد داده های درون size) cache) بزرگتر از 0 باشد، بزرگترین داده موجود در صف (داده دارای اولویت بیشتر) از صف خارج می شود و در data\_out قرار می گیرد، سایز pqueue را یکی کم می کنیم.

برای تست کد خود در فایل Q3\_Test یک testbench می نویسیم:

```
module PriorityQ_TestBench;
                                                      #10;
                                                      enqueue_sig = 1;
   reg enqueue_sig, dequeue_sig;
                                                      dequeue_sig = 0;
   reg [7:0] data_in;
                                                      data_in = 8'd14;
   wire [7:0] data_out;
    PriorityQ PQ(
                                                      #10;
       data_out, data_in,
                                                      enqueue_sig = 0;
        enqueue_sig, dequeue_sig
                                                      dequeue_sig = 1;
                                                      #10;
    initial
                                                      enqueue_sig = 1;
                                                      dequeue_sig = 0;
   begin
                                                      data_in = 8'd24;
        enqueue_sig = 1;
        dequeue_sig = 0;
data_in = 8'd50;
                                                      #10;
                                                      enqueue_sig = 0;
                                                      dequeue_sig = 1;
        enqueue_sig = 1;
dequeue_sig = 0;
                                                      #10;
        data_in = 8'd20;
                                                      enqueue_sig = 0;
                                                      dequeue_sig = 0;
        #10;
        enqueue_sig = 0;
        dequeue_sig = 1;
                                             endmodule
```

با چند بار enqueue و dequeue داده های مختلف می بینیم هر دفعه برای dequeue داده بزرگتر را خروجی می دهد.

شبیه سازی waveform آن به صورت زیر می شود:

