«به نام خدا»


استاد: دكتر ميثم عبداللهي

نام: فاطمه زهرا بخشنده

گزارش تمرین اول:

سوال اول:

در این سوال باید برنامه ای برای یک jk flip flop بنویسیم.



همانطور که مشخص است سه ورودی و دو خروجی دارد و شامل 4 nand است. از روی همین structure برنامه آن را می نویسیم:


```
module JKFF(
 3
                QB,
                CLK,
 5
                J,
 6
      -);
9
       wire N1_OUT;
10
       wire N2_OUT;
input J, K, CLK;
11
12
       output Q, QB;
13
14
       nand(N1_OUT, J, CLK, QB);
       nand(N2_OUT, K , CLK, Q);
15
16
       nand(Q, QB, N1_OUT);
17
       nand(QB, Q, N2_OUT);
18
19
      endmodule
```

که شبیه سازی waveform آن به صورت زیر است:



سوال دوم:

در این سوال، باید مدار زیر را طراحی کنیم:




سه module تعریف میکنیم. 8x3 encoder ،3x8 decoder و 4x1 mux. پس از طراحی هرکدام، از آن ها استفاده کرده و برنامه مدار اصلی را می نویسیم:

```
🖵 module Circuit(
               F, A, B, C, D
       wire A_NOT, B_NOT, Dout[7:0], Eout[2:0], one;
      input A, B, C, D;
10
       output F;
11
       not(A_NOT, A);
12
       not(B_NOT, B);
13
14
      buf (one, 1);
15
    Decoder DEC(
17
               Dout[7], Dout[6], Dout[5],
18
               Dout[4], Dout[3], Dout[2],
               Dout[1], Dout[0], B_NOT,
               A_NOT, A, B
      );
22
    Encoder ENC (
23
               Eout[2], Eout[1], Eout[0],
24
               Dout[7], Dout[6], Dout[5],
25
               Dout[4], Dout[3], Dout[2],
26
               Dout[1], Dout[0], B_NOT
27
28
      MUX M(F, Eout[2], Eout[1], Eout[0], one, C, D);
29
     endmodule
```


در این سوال، اگر E فعال نباشد خروجی سیگنال های encoder و decoder مقدار صفر خواهند داشت. (active low است در نتیجه E باید صفر باشد تا فعال شوند) طراحی هرکدام از سه مدار استفاده شده، به صورت زیر است:

:3x8 decoder -1




مدار بالا را طراحی میکنیم:

که شبیه سازی waveform آن به صورت زیر است:




:8x3 encoder -2




مدار بالا را طراحی میکنیم و در آخر خروجی هارا با not سیگنال and ،E می کنیم:

```
module Encoder (
63
                  A2, A1, A0,
65
                   D4, D3, D2,
                  D1, D0, E
67
       -);
68
69
        wire 00, 01, 02, E_NOT;
input D7, D6, D5, D4, D3, D2, D1, D0, E;
70
71
        output A2, A1, A0;
72
73
74
        not(E_NOT, E); //active-low
75
        or (02, D4, D5, D6, D7);
76
        or (O1, D2, D3, D6, D7);
        or (00, D1, D3, D5, D7);
78
        and (A0, O0, E_NOT);
        and (A1, O1, E_NOT);
and (A2, O2, E_NOT);
83
       endmodule
84
```

که شبیه سازی waveform آن به صورت زیر می شود:




:4x1 mux -3




مدار بالا را طراحی میکنیم:

```
□ module MUX (
                          OUT,
                           A0, A1, A2, A3,
 89
                          S1, S0
 91
 92
             wire S0_NOT, S1_NOT, O1, O2, O3, O4;
 93
             input A0, A1, A2, A3, S0, S1;
 94
             output OUT;
 95
            not(SO_NOT, SO);
not(S1_NOT, S1);
and(O1, AO, SO_NOT, S1_NOT);
and(O2, A1, S1_NOT, SO);
and(O3, A2, S1, S0_NOT);
and(O4, A3, S0, S1);
or(OUT, O1, O2, O3, O4);
 96
97
 98
 99
100
101
102
103
104
```

که شبیه سازی waveform آن به صورت زیر می شود:




در آخر شبیه سازی waveform مدار اصلی به صورت زیر است:



سوال سوم:


مداریک 4-bit Adder/Subtractor به صورت زیر است:



مدار بالا را طراحی میکنیم:

```
module Add Sub (
                         OutP,
                          Cout,
                         Α,
                         В,
                         select
           -);
 10
            wire B0, B1, B2, B3;
12
13
14
            wire C0, C1, C2, C3;
input[3:0] A, B;
            input select;
            output[3:0] OutP;
            output Cout;
           xor(B0, B[0], select);
xor(B1, B[1], select);
xor(B2, B[2], select);
xor(B3, B[3], select);
20
21
22
23
24
            xor(Cout, C3, select);
            FA F0(OutP[0], C0, A[0], B0, select);
FA F1(OutP[1], C1, A[1], B1, C0);
26
27
           FA F2(OutP[2], C2, A[2], B2, C1);
FA F3(OutP[3], C3, A[3], B3, C2);
            endmodule
```


و یک full adder تعریف می کنیم تا از آن در مدار اصلی استفاده کنیم:



مدار بالا را برای full adder طراحی میکنیم:

```
□ module FA(
33
                 Cout,
35
                 Cin,
36
                Ai,
                Βi
38
39
40
        wire 01, 02, 03, 04;
        input Cin, Ai, Bi;
       output OutP, Cout;
        xor(01, Ai, Bi);
44
       and (02, Ai, Bi);
and (03, Ai, Cin);
45
        and (04, Bi, Cin);
       xor(OutP, Ol, Cin);
49
       or(Cout, 02, 03, 04);
50
        endmodule
```

که شبیه سازی waveform آن به صورت زیر می شود:



در آخر شبیه سازی waveform مدار اصلی به صورت زیر است:

