DDS AD9854

[DDS-TUTORIAL]

Registro de Control: 32 bits separados en 4 bytes, prestar atención a que en caso de mal funcionamiento no haya algún bit mal configurado.

- **Encender los módulos** utilizando la fuente lineal desarrollada para el proyecto DIXITAL.
- Código en C de referencia para la secuencia de datos de inicialización y configuración.

GitHub - TianELE/AD9854_STM32: AD9854 BASE ON STM32 easy to transplant 基于STM32的 AD9854 DDS



Figura 30: Diagrama en Bloques AD9834

FTW:

8bits	8bits	8bits	8bits	8bits	8bits



Figura 31: Análsis espectral de una salida muetreada donde la frec max de la señal sitetizable se limita por clock de referencia y el criterio de Nyquist. [3]

Frequently Asked Question

How do I calculate the DDS tuning word for a desired output frequency?

The output frequency (Fout) of a DDS is (M(REFCLK))/2N Where: Fout = the output frequency of the DDS, M = the binary tuning word, REFCLK = the internal reference clock frequency (system clock), and N = The length in bits of the phase accumulator.

Note: The DDS output frequency of the first Nyquist zone is limited to 50% of the SYSCLK, but is typically limited to 40% due to the sin(x)/x rolloff of the DAC output.

Esta limitación en la frecuencia de salida permite el uso de filtros pasa-bajos económicos a la salida.



Figure 4.1. Effect of DAC Resolution

En la medida que se incrementa la resolución del DAC disminuye el error por quantización. El mismo se presenta por las líneas verticales entre muestras permitiendo la presencia de componentes de altas frecuencias. Los errores se minimizan también si la frec de la señal se encuentra dentro de la banda de Nyquist

DOCUMENTATION

Application Notes

• AN-1389: Recommended Rework Procedure for the Lead Frame Chip Scale Package (LFCSP)
• AN-237: Choosing DACs for Direct Digital Synthesis
• AN-280: Mixed Signal Circuit Technologies
• AN-342: Analog Signal-Handling for High Speed and Accuracy
• AN-345: Grounding for Low-and-High-Frequency Circuits
• AN-419: A Discrete, Low Phase Noise, 125 MHz Crystal Oscillator for the AD9850
• AN-423: Amplitude Modulation of the AD9850 Direct Digital Synthesizer
• AN-543: High Quality, All-Digital RF Frequency Modulation Generation with the ADSP-2181 and the AD9850 DDS
• AN-557: An Experimenter's Project:
• AN-587: Synchronizing Multiple AD9850/AD9851 DDS-Based Synthesizers
• AN-605: Synchronizing Multiple AD9852 DDS-Based Synthesizers
• AN-621: Programming the AD9832/AD9835
• AN-632: Provisionary Data Rates Using the AD9951 DDS as an Agile Reference Clock for the ADN2812 Continuous-Rate CDR
• AN-769: Generating Multiple Clock Outputs from the AD9540
• AN-772: A Design and Manufacturing Guide for the Lead Frame Chip Scale Package (LFCSP)
• AN-823: Direct Digital Synthesizers in Clocking Applications Time
• AN-837: DDS-Based Clock Jitter Performance vs. DAC Reconstruction Filter Performance
• AN-843: Measuring a Loudspeaker Impedance Profile Using the AD5933
• AN-847: Measuring a Grounded Impedance Profile Using the AD5933
• AN-851: A WiMax Double Downconversion IF SamplingReceiver Design
• AN-927: Determining if a Spur is Related to the DDS/DAC or to Some Other Source (For Example, Switching Supplies)

Checkear los archivos escritos en .C y .H

C:\Users\guill\Desktop\A_DIXITAL\2_DE0_Nano_Soc_CycloneV\0_dixital_SoC\DDS_9854\EvalBoard_AliExpress_AD9854\AD9854 V0.2\AD9854 V0.2\DDS AD9854(ok)\HARDWARE\AD9854

Módulo AD9854 – Ebay:

Características: [Módulo generador de señal AD9854 módulo módulo DDS fuente de señal generador seno/cuadrado* | eBay]

AD9854 Signal Generator Module High Speed DDS Module Signal Source Sine/Square Wave Signal Generator

Description:

The AD9854 digital frequency synthesizer is a highly integrated device that uses advanced DDS technology and built-in two high-speed, high-performance quadrature DAC to form a digitally programmable 1 and Q frequency synthesizer. Using a precision clock source as a reference, the AD9854 can produce highly stable frequency phase, amplitude programmable sine and cosine outputs, and can be used as an agile L0 in communications, radar and many other applications. The innovative high-speed DDS core provides 48-bit frequency resolution (with 300 MHz SYSCLK, the tuning resolution is 1µHz) Maintaining 17 bits ensures that the device has excellent spurious-free dynamic range (SFDR).

Specification:

Model: AD9854
Type: digital synthesis frequency source
Power supply: DC7-9V
Current: 650mA (MAX); quiescent current 90mA (TYP) normal drive current 620mA (TYP)
Communication Protocol: SPI parallel
Main Control Chip: STM32F103RCT6
Routine Platform: STM32F103X-M3, KEIL5 version source code
System Main Frequency: 300MHz (MAX)
DAC Resolution Digits: 12
Phase Accumulator Digits: 48 bits
Output Interface: SMA; 24-hour salt spray anti-oxidation
Output Signals: sine wave, square wave; sine wave with 120MHz low-pass filter; square wave coupling output
Output Channel: 5 channels; the phase difference between each pair is 90 degrees, the output of 1, 4 channels has filters, and 2, 3 channels have no filters. The square wave has a separate output.
Signal Characteristics: the sine wave square wave has no coupling output; the output has its own DC component. If it is connected to the radio frequency equipment, please add a DC blocker, or you can directly measure it with an oscilloscope. Square wave duty cycle adjustable range 5%-95%
Maximum Main Frequency Output Sine Wave Signal Range: 1Hz-120MHz
Maximum Square Frequency Output Square Wave Signal Range: 1Hz-50MHz; oscilloscope input impedance above 50MHz requires 50 ohms
Output Amplitude: sine wave 540mVpp (MAX) square wave 3.3Vpp; sine wave amplitude decreases with increasing frequency, square wave waveform changes with increasing frequency
Output Impedance: 50 ohms
Size: 85*65*12; (length*width*height-PCB size)
interface type: SMA signal output and external clock input, DC5.5 power socket, XH2.54-26PIN double-row pin data interface

Features:

-Support external FSK signal input, high-performance DDS sine wave signal generator, high order elliptic filter, low-noise voltage regulator chip, etc.
-Applicable to frequency signal generation, sine wave, square wave signal generation, sensor excitation.
Package List:
1 x Signal Generator Module

Note:

(1) The current consumption of the module is large, and the power supply needs to have a certain margin. It is recommended to use a power supply above 7V1A.
(2) Since the module is a high-precision device, in order to avoid unnecessary interference, it is recommended to use a linear power supply.
(3) It is recommended to use the SMA to BNC cable to directly observe the output signal for the output signal. Poor contact or poor quality wires may cause signal attenuation or excessive noise.
(4) Due to the large power consumption and heat generation, pay attention to ventilation and heat dissipation for long-term work.
(5) If you need to simply test the function of the module, it is recommended to use it with the control board of our store. Power is supplied to the DDS module first, and then the power is supplied to the control board to generate a waveform. Long press the middle button to switch the function.
(6) The delivered code is only used for the supporting main control board, and does not provide a single-chip tutorial, additional functions need to be developed by themselves.

Q&A

Q: Can the main frequency and output amplitude of the module be adjusted?

A: The main frequency of the module is determined by the input clock and the program. The module can input the clock externally. The onboard default clock is 20MHz, and the program control frequency is 15 times, that is, the default frequency is 300MHz. The main frequency can be changed by modifying the input clock and frequency multiplier, and the output amplitude can be controlled by modifying the 12-bit amplitude register. You need to modify the program yourself.

Q: Can the module achieve frequency sweep? Can AM and FSK signals be generated?

A: The module can realize frequency sweep, the code provided by our store can support frequency sweep. The module can generate a simple AM signal, which needs to be programmed by itself; after generating the FSK signal, you need to configure the register, and then input the high and low levels from the FSK port of the module to generate the FSK signal

Q: Why is the waveform between channels not orthogonal when the frequency increases?

A: Due to the tolerance and delay effect of the filter, the higher frequency produces a different phase shift, so only when the frequency is lower is it strictly orthogonal.

Objetivo: Protocolo de comunicación paralelo con los registros del DDS.

Que utilizar para seleccionar los bytes

- Un shift Register (cuantos clocks necesita para correr la palabra)
- Un Mux que seleccione los bytes de información.

¿Cuál es el pin físico a setear para configurar la comunicación serial / parallel?

No hay pin físico conectado al conector *Se encuentra por defecto en Alto*. Figura *32*



Figura 32: Como se observa por defecto el puerto SPSELECT está en alto. El kit está configurado para comunicación en paralelo.

¿Cuánto es el tiempo que debe estar en LOW el pin ~WD para que los bytes sean transferidos a los registros del DDS?

Cuanto tiempo tiene que estar en bajo **~WD** para grabar los datos de Address y Data. Revisar lo diagramas de tiempo [1]

Según la Figura 33, un valor de por lo menos **10.5 nS**

Address Debe estar antes que los datos y durante ~WR =1, por lo menos 8nS con los datos de addres y el pin de ~wr en alto

Data Luego que ya se fijó la Address se ponen los datos en el puerto con ~WR en 0 durante 3nS

~WR ¿Cuánto es el tiempo que debe estar en bajo para transferir los datos?

Un valor de por lo menos t_{wr} = 10.5 [nS]



SPECIFICATION	VALUE	DESCRIPTION
t_{ASU}	8.0ns	ADDRESS SETUP TIME TO $\overline{WR}$ SIGNAL ACTIVE
t_{DSU}	3.0ns	DATA SETUP TIME TO $\overline{WR}$ SIGNAL ACTIVE
t_{ADH}	0ns	ADDRESS HOLD TIME TO $\overline{WR}$ SIGNAL INACTIVE
t_{DHD}	0ns	DATA HOLD TIME TO $\overline{WR}$ SIGNAL INACTIVE
t_{WRLOW}	2.5ns	$\overline{WR}$ SIGNAL MINIMUM LOW TIME
t_{WRHIGH}	7ns	$\overline{WR}$ SIGNAL MINIMUM HIGH TIME
t_{WR}	10.5ns	MINIMUM WRITE TIME

Figura 33: Diagramas de tiempo para la escritura de la comunicación paralela.

¿Cuánto tiempo se demora en actualizar la frecuencia nueva?

Ver en la Figura 34 que una vez cargado el registro con la palabra FTW1 en el próximo flanco del clock de la señal I/O UD CLK se actualiza la frecuencia de salida. Ninguna actualización se da en forma instantánea. En la hoja de datos se declaran los ciclos de reloj internos que utiliza el DDS para ejecutar un cambio de fase, frecuencia amplitud. Revisar PIPELINE DELAYS [1]



Figura 34: Single Tone Mode

Prestar atención a este modo de funcionamiento ya que puede ser el útil para la configuración del programador de pulsos.

- Si conozco cuanto tiempo se requiere para cambiar entre una frecuencia u otra en el DDS y que tiempo necesito configurar en el programador de pulsos podemos ver de realizar más cambios de frecuencias.



Figura 35: FSK MODE

<u>Convención de nombres para los módulos/puertos en los esquemáticos:</u>

Archivos en VHDL:

modulo_func1_func2.vhdl

Ejemplo: Máquina de estado que escribe la palabra de frecuencia

fsm_ftw_write.vhdl

Puerto en el esquemático: modulo al que está asociado y función que realiza.

modulo_func

Contadores: función que cumple y módulo al que cuenta

counterModule.vhdl

Memorias Rams:

ramFunction_size.vhdl

Ejemplo: ramFTW_32x16.vhdl

Determinar los estados de los bits en el puerto Figura 38 para generar una salida Single Tone y habilitar el uso del Update Clock externo.

Se debe configurar el registro para habilitar el uso del puerto *I/O Update Clock* como señal para controlar los registros internos. Esto permite un control completo externo. El dds cuenta con un FF-D que sincroniza el reloj interno con el externo para evitar errores en la configuración de los registros.



Figura 36: System Clock Internal / External

Cuáles son los Registros de control Figura 37 a configurar para iniciar un protocolo de comunicación.

1D	7	Don't care CR [31]	Don't care	Don't care	Comp PD	Reserved, always low	QDAC PD	DAC PD	DIG PD	10
1E		Don't care	PLL range	Bypass PLL	Ref Mult 4	Ref Mult 3	Ref Mult 2	Ref Mult 1	Ref Mult 0	64
1F		CLR ACC 1	CLR ACC 2	Triangle	SRC QDAC	Mode 2	Mode 1	Mode 0	Internal/external update clock	01
20		Don't care	Bypass inv sinc	OSK EN	OSK INT	Don't care	Don't care	LSB first	SDO active CR [0]	20

Figura 37: Registros de Control

Revisar el uso o no del Inv Sinc filter ya que consume un 30% de la potencia en el chip.

Preguntas frecuentes:

P: ¿Se pueden ajustar la frecuencia principal y la amplitud de salida del módulo?

R: La frecuencia principal del módulo está determinada por el reloj de entrada y el programa. El módulo puede introducir el reloj externamente. El reloj predeterminado a bordo es de 20MHz y la frecuencia de control del programa es de 15 veces, es decir, la frecuencia predeterminada es de 300MHz. La frecuencia principal se puede cambiar modificando el reloj de entrada y el multiplicador de frecuencia, y la amplitud de salida se puede controlar modificando el registro de amplitud de 12 bits. Debe modificar el programa usted mismo.

P: ¿Puede el módulo lograr un barrido de frecuencia? ¿Se pueden generar señales AM y FSK?

R: El módulo puede realizar un barrido de frecuencia, el código proporcionado por nuestra tienda puede admitir el barrido de frecuencia. El módulo puede generar una señal AM simple, que debe ser programada por sí misma; después de generar la señal FSK, debe configurar el registro, y luego ingrese los niveles alto y bajo desde el puerto FSK del módulo para generar la señal FSK

P: ¿Por qué la forma de onda entre los canales no es ortogonal cuando la frecuencia aumenta?

R: Debido al efecto de tolerancia y retardo del filtro, la frecuencia más alta produce un cambio de fase diferente, por lo que solo cuando la frecuencia es más baja es estrictamente ortogonal.

Probar el uso del I/O Update clock

Master Reset	Luego de encender el módulo, setear en HIGH para preparar la comunicación (10 system clock para reiniciar)
IO UD CLK	Uso de clock externo para procesar los datos del buffer a los registros | Set Register to LOW
~WR	Los datos se escriben en el flanco ascendente HIGH-LOW-HIGH
~RD	Utilizar para verificar si se escribió bien.
OSK	Se selecciona en los registros de control para su funcionamiento.
A0	
A1	
A2	
A3	
A4	
A5	



Figura 38: Puerto de Conexión del módulo kit con el circuito integrado DDS AD9854

FSM#1 de inicialización: Pasos a seguir para la configuración del DDS.

SINGLE TONE MODE

Master Reset

Master Reset High -> por 10 system clocks (Internos) | ~~Entendemos que Clock_internal = 300Mhz (T = 3.33nS)~~

Reinicia EL BUS Y LOS REGISTROS, HACER UNA SOLA VEZ CADA VEZ QUE SE ENCIENDE.

1 **¿Qué Clock tomamos de referencia?**

El oscilador externo de 20Mhz del kit y revisar cómo se configuran por defecto los registros teniendo en cuenta si el clock pasa por un un multiplicador previo.

Ajuste del Registro 0x1F (cambiar a señal externa de Update registros de FTW)

I/O UPDATE CLOCK



control register bit is logic high). To switch to external update clock mode, the internal update clock control register bit must be set to logic low. The internal update mode generates automatic, periodic update pulses at intervals set by the user.

Si se configura el clock de actualización vía externa se debe dar una señal al pin 20 sino el update se genera en función a un clock interno programable.

Configurar el Registro 0x1F para que se pueda utilizar un CLOCK U/D externo en cada seteo de los registros del DDS.

LOW el bit asociado a internal external clock.

Si se configura como salida, envía un pulso en alto que dura 8 ciclos del System Clock, indicando que ha sido actualizada la
2 información en el Programming Register.

Internal programmable update clock = 150Mhz. (T = 6.66nS)

El puerto puede ser utilizado para enviar una señal de clock o leer la interna del DDS**. Checkear con el Osciloscopio**.

Utilizar la definición de variable Constante para estos números de registros.

Word:

Address

0	0	0	1	1	1	1	1

Reg

0	0	0	0	0	0	0	1 -> 0

3 Ya deberíamos tener el control del DDS vía un clock externo provisto de la **FPGA**

Ajuste del Registro FTW1

Por cada registro (6 en total) se debe tener en cuenta los tiempos mínimos en los cuales los datos deben permanecer en el puerto de entrada para ser registrados.



4

SPECIFICATION	VALUE	DESCRIPTION
t_{ASU}	8.0ns	ADDRESS SETUP TIME TO $\overline{WR}$ SIGNAL ACTIVE
t_{DSU}	3.0ns	DATA SETUP TIME TO $\overline{WR}$ SIGNAL ACTIVE
t_{ADH}	0ns	ADDRESS HOLD TIME TO $\overline{WR}$ SIGNAL INACTIVE
t_{DHD}	0ns	DATA HOLD TIME TO $\overline{WR}$ SIGNAL INACTIVE
t_{WRLOW}	2.5ns	$\overline{WR}$ SIGNAL MINIMUM LOW TIME
t_{WRHIGH}	7ns	$\overline{WR}$ SIGNAL MINIMUM HIGH TIME
t_{WR}	10.5ns	MINIMUM WRITE TIME

- **Vamos a trabajar sobre la hipótesis de que al generar una transición sobre WR port, grabamos el byte en la dirección asignada. Luego mediante la señal externa podemos decidir cuándo realizar el cambio de Frecuencia.**
    - Los 6 bytes que completan la FTW son grabados en el Buffer y luego mediante un pulso de U/D Clock van al programming register?
- Si para realizar una actualización de la palabra FTW en el DDS, esta última puede ser realizada de dos maneras:
    - Mediante un **pulso Externo** (lo sincroniza el usuario) a través del pin I/O Update Clock
    - Mediante un **pulso Interno** que provoca una señal de salida en alto por pin I/O Update Clock con una duración de 8 ciclos del Internal sistema clock (150Mhz)
- Hay un **UPDATE PULSE** que dura unos 8 ciclos del System Clock.

5 Pensar en la FSM que secuenciará la escritura mediante WR PORT. El clock de UPDATE VA A OTRO RITMO E INFLUYE EN EL MANEJO DE LOS DATOS DE FRECUENCIA PARA AJUSTAR LA SEÑAL DE SALIDA.

Tabla 3: Secuencia de pasos para inicializar el DDS.

FSM# 1 - PORTS

```
ENTITY fsm1_startup IS
  port (
              clk                    :       IN  std_logic;
              rst_n_fsm1             :       IN  std_logic;
              in_button              :       IN  std_logic;
              out_mux                :       OUT std_logic;
              -- DDS Write Data Control
              Led_flag_state_0       :       OUT std_logic;
              masterRst              :       OUT std_logic;
              rd_n                   :       OUT std_logic;
              wd_n                   :       OUT std_logic;
              FSK_BPSK_HOLD         :        OUT std_logic;
              I_O_update             :       OUT std_logic;
              -- DDS data init
              address        :       OUT std_logic_vector(5 downto 0);
              data                   :       OUT std_logic_vector(7 downto 0)
  );
END ENTITY fsm1_startup;
```



Tabla 4: Puertos de la máquina de estado FSM#1

Master Reset: Condición inicial del módulo

Luego de aplicar la señal de *Master Reset*, el estado por defecto del DDS es el *Single Tone*. Los registros son inicializados a cero y la señal obtenida es de un valor constante, frecuencia y fase cero. Al energizar el módulo e inicializarlo, las salidas I e Q (90 grados en desfasaje una de otra) del DAC son una señal de continua de un valor igual a la mitad de la escala de la corriente de salida.

Table 5. Mode Selection Table

Mode 2	Mode 1	Mode 0	Result
0	0	0	Single tone
0	0	1	FSK
0	1	0	Ramped FSK
0	1	1	Chirp
1	0	0	BPSK

Figura 39: Modos de configuración del módulo AD9854

Pipe lines Delays:

Importancia..

Pipeline Delays – AD9954 DataSheet Table 1						
	External UD_CLOCK	DDS CORE	Freq. Acum.	Inv. Sinc Filter	Digital Mult.	DAC
	3	**33**	**26**	**16**	**9**	**1**
p/300Mhz	3x3.33nS	33x3.33nS	26x3.33nS	16x3.33nS	9x3.33nS	3.33nS

<u>FSM#2 de carga de registros del DDS</u>: Pasos a seguir para setear la FTW en modo de funcionamiento Single Tone.

Organizar según los estados de la FSM

FTW REGISTER SETTING

FSM ports Tener en cuenta que puertos van a las memorias rams y cuales al DDS

1

```
ENTITY fsm2_write IS
  port (
            clk_fsm2              :       IN  std_logic; -- clk_fsm2 25Mhz
            rst_n_fsm2            :       IN  std_logic; -- External switch
            start_fsm2                    :       IN  std_logic; -- external init
            -- FPGA internal RAM control
            rd_regMem                     :       OUT std_logic; -- Register Mem
            wr_regMem                     :       OUT std_logic; -- Register Mem
            rd_ftwMem                     :       OUT std_logic; -- Data Mem
            wr_ftwMem                     :       OUT std_logic; -- Data Mem
            en_ftwMem                     :       OUT std_logic; --
            en_regMem                     :       OUT std_logic; --
            address_dds                   :       OUT  std_logic_vector(5  downto  0);
            data_dds                      :       OUT std_logic_vector(7 downto 0);
            -- DDS Write Data Control
            masterRst_dds         :       OUT std_logic; -- dds Master Rst on
            rd_n_dds              :       OUT std_logic; -- Read off
            wd_n_dds              :       OUT std_logic; -- write off
            FSK_BPSK_HOLD_dds     :       OUT std_logic;
            I_O_update_dds        :       OUT std_logic
  );
```

Definir FLAGS con leds para verificar que los estados fueron alcanzados.

Casos de Metaestabilidad, bugs principales a la hora de programar arquitecturas en VHDL.

Metastability is a phenomenon that can occur in digital circuits when a signal is received by a flip-flop or latch very close to the edge of its clock cycle. In such cases, the signal may be temporarily "trapped" in an unstable state, oscillating between a high and low value, before settling into a stable state. This can result in incorrect data being latched or transferred, and can cause errors in the operation of the circuit.

Definir la FTW para una fout determinada.

$$\mathrm{FTW} = \frac{(f_{out} \text{ x } 2^N)}{\mathrm{SYSCLK}}$$

2

$$\mathrm{FTW} = \frac{(20\mathrm{Mhz} \text{ x } 2^{48})}{300\mathrm{Mhz}} = 18.764.998.447.377$$

Binary format = **0001 0001**- 0001 0001- **0001 0001** -0001 0001- **0001 0001** - 0001 0001

Insertar archivo de inicialización en la mem MK10

5 [Memory Initialization File (.mif) Definition (intel.com)]

Las RAMS son de 8x32 mínimo (parámetros de los ip cores embebidos por Altera)


ram1_reg
data[7..0]
w ren
address[4..0]
rden
clock
clken
inst2
8 bits
32 words
q[7..0]
Block type: M10K

Problemas Posibles en el funcionamiento:
Haber cometido un error en la lógica del protocolo de configuración.
No respetar los tiempos necesarios provistos por el DataSheet.
Que la señal Write necesita de algo extra para asignar los datos en el registro.
Que funcione bien el contador de la máquina de estado fsm2
En caso de tener dudas sobre el DDS existe la posibilidad de conectar el módulo anexo y testear el kit.

Checkear los valores del registro 0x1F luego del reset mediante la lectura con ~rd.
Controlar la secuencia de datos de FSM2.

GitHub - TianELE/AD9854_STM32: AD9854 BASE ON STM32 easy to transplant 基于STM32的AD9854 DDS

```
==========================================================
        u32 dat1,dat2;

void AD9854_WR_Byte(u32 addr,u32 dat)
{
        dat1= dat|(addr<<8);

        AD9854_AdrBus=(dat1&0x3fff)|((dat1^0x3fff)<<16);

//      AD9854_AdrBus  = ((addr&0x3f)<<8) | ((addr^0x3f)<<(16+8));
//      AD9854_DataBus = dat|(dat^0xff)<<16;
//      dat1  = ((addr&0x3f)<<8) | ((addr^0x3f)<<(16+8));
//      dat2 = (dat1&0x3fff)|((dat1^0x3fff)<<16);
        AD9854_WR      = 0;
        AD9854_WR      = 1;
}

=====================================================
void AD9854_Init(void)
{
    AD9854_IO_Init();
    AD9854_WR=1;
    AD9854_RD=1;
    AD9854_UDCLK=0;
    AD9854_RST=1;                  //¸´Î»AD9854
    AD9854_RST=0;

        AD9854_WR_Byte(0x1d,0x00);
        AD9854_WR_Byte(0x1e,CLK_Set);
        AD9854_WR_Byte(0x1f,0x00);
        AD9854_WR_Byte(0x20,0x60);

        AD9854_UDCLK=1;                //¸üÐÂAD9854Êä³ö
     AD9854_UDCLK=0;
}
```

FALTA CONFIGURAR LOS DAC PARA EL CANAL I Y Q, DE ESTA MANERA TENEMOS SEÑAL A LA SALIDA DEL MÓDULO.

AD9854 basado en STM32, fácil de transplantar. Es un DDS (sistema de síntesis digital directa) basado en STM32f1 que utiliza transmisión paralela. El programa de control es simple, pero requiere ocupar varios pines de entrada/salida (IO). El programa está basado en STM32, pero puede ser fácilmente trasplantado a otras plataformas.
Puede generar múltiples señales sinusoidales ortogonales, ondas moduladas en amplitud y frecuencia. Debido a las limitaciones de ancho de banda del instrumento de prueba, la frecuencia más alta medida es de 50MHz. La amplitud se mantiene en 500mVPP a menos de 10MHz, disminuyendo a 200mVPP a 20MHz y a 40mVPP a 50MHz.

Ensayos con PLL:

Se toma la señal de clock de referencia y se utiliza un PLL para ajustarla diferentes valores. La señal obtenida medida con el Osc. no se ve cuadrada pura sino con transitorios en sus flancos.



Figura 40: Esquemático utilizando el PLL con una entrada de 50mhz para obtener una salida de 5Mhz



Figura 41: Señal de salida de 5Mhz medida en un puerto GPIO de la FPGA utilizando un PLL embebido para reducirla de 50Mhz.



Figura 42: Señal de 50Mhz generada por el reloj utilizado en la FPGA medida en un puerto GPIO de la FPGA.

Ensayos De inicialización del módulo AD9854 (Direct discrete):

Primera señal sintetizada con el módulo AD9854 de frecuencia 1Mhz

Inicialización del módulo:

Reg		Comentarios
Power Down	**= 0x1D**	Config : 0x00, todos los bits en cero.
Pll + Mult	**= 0x1E**	Config : 0x49, Multiplicador en 9 = Sys Clock 180Mhz
Power Down	**= 0x1F**	Config : 0x00, Modo Single Tone Control de Update Externo.
Power Down	**= 0x20**	Config : 0x40, Bypass Inv Sinc y Dac Full Scale.

Revisar el uso o no del Inv Sinc filter ya que consume un 30% de la potencia en el chip.

Arquitectura dentro de la FPGA:

La frecuencia de "Clock_in" de la FPGA se reduce de 50MHz a 5MHz mediante el uso de un PLL (no se verificaron valores más altos de frecuencia). Se extraen datos de dos memorias RAM: una contiene las direcciones de los registros donde se almacena cada byte de la palabra **FTW** (Frec. Tuning Word), mientras que la otra memoria contiene los valores correspondientes. Los datos de la FTW se guardan en 6 bytes, lo que totaliza 48 bits. Una vez que el módulo se ha inicializado con su respectivo Reset y se han configurado los registros de control, se procede a cargar la FTW en el Programming Register del módulo. Después de esto, mediante el puerto I/O UPDATE CLOCK, los valores se envían al acumulador de fase para obtener una señal senoidal de salida de 1MHz.

¿Qué verificamos en primera instancia?

- La arquitectura funciona para un clock de 5Mhz.
- La palabra FTW fue correctamente calculada entendiendo que el System Clock del módulo son los 20Mhz del oscilador incorporado en el PCB. Para modificar su frecuencia se debe configurar el registro de control que activa el multiplicador interno.
- Los bits extraídos de las memorias RAM están correctamente asignados en su orden MSB y LSB asi como también el correcto conexionado físico de la interfaz paralela.
- No se ensayó si hay estados extras a ser eliminados en las máquinas de estado. Buscar hacerlas lo más minimalista posible.
- La fuente lineal logra alimentar los módulos sin problema alguno.

Señal generada por el kit del módulo AD9854 VS la generada por la comunicación mediante FPGA:

El módulo del kit que configura el DDS dispone de otra rutina donde se ajusta el registro del DAC, en el caso nuestro, la configuración mediante la FPGA sólo inhabilita el ajuste de amplitud dejando el DAC I y Q en máxima escala. Hay diferencias en la calidad de la señal sintetizada. Revisar que se puede modificar para obtener una sinusoidal más limpia como la que configura el kit.

Tener en cuenta que el valor de la amplitud de señal de salida puede decaer debido al filtro Inv Sinc, si es que está habilitado, así como también por el rango de frecuencia de la señal sintetizada.

Aumentar la Frecuencia Interna del DDS, incrementarla de 20Mhz a 180Mhz y revisar si mejora la señal sintetizada.



Figura 43: Señal de 1Mhz con el módulo AD9854 inicializado por el kit vs la inicializada por el driver desarrollado en la FPGA con un Sys Clock de 20Mhz.



Figura 44: Señal mejorada luego de haber aumentado la Sys Clock de 20Mhz a 180Mhz.



Figura 45: Señal de 1Mhz a la salida del módulo 9854 conector J2 (Low pass Filter) sin el filtro Inv. Sinc activado.

Verificación de los ciclos de reloj que se consumen en el chrono:

Analizar este caso para verificar los tiempos en los que entre que se carga la PTW y el clock avisa el overflow tal que se tomen en cuenta los ciclos extras a ser utilizados por las FSM y compenzar el cálculo de la variable PRE-LOAD

Hacer una simulación y utilizarla para demostrar los clocks de cada dato.

Módulo encargado de temporizar el tiempo de de seteo de cada palabra de fase. Se verifican la cantidad de ciclos de reloj que se consumen cada vez que el módulo chrono llega al valor de su

cuenta máxima. Para ello se utiliza un archivo .mif con datos precargados, para este caso valores de pre-load que implican contar 8 veces hasta que el contador activa el flag de overflow.

En la Figura 47 se observa que la señal de Overflow está en alto 1 clock (20nS), luego, el tiempo hasta el nuevo overflow implica la cuenta de 8 clocks que realiza el chrono según la palabra de pre-load definida más 5 ciclos de clock producto de la FSM y su secuenciado.

Solo se ensaya el bloque Chrono – Mem – fsm_chrono-Address32Count no se tiene en cuenta los ciclos de clock que se utilizan hasta que se carga la palabra PTW (Phase Tuning Word)

Bajo estas condiciones, al valor de pre load se le deben **sumar 5 clocks** del reloj de delay entre que se realiza una pre carga y el contador llega a un Overflow.



Figura 46: Bloque esquemático del módulo Chrono.



Figura 47: señal medida a la salida del flag overflow del contador Chrono.



Figura 48: Diagrama Temporal.



Figura 49: Medición realizada para un overflow a 16 cuentas del chrono – Se debe sumar un total de 5 clocks que consume la FSM par realizar la precarga de cuantas.

Medición del Cambio de fase:

En la Figura 50 se mide el cambio de fase de 180 grados realizado desde la FPGA utilizando el Digital Signal Oscilloscope (DSO) en configuración de disparo único. Se debe analizar porqué se da el retardo en el tiempo hasta que se efectiviza el salto en la fase. En la hoja de datos se especifica que el salto de fase se produce de forma instantánea en el flanco ascendente de la señal *IO_Update.*

No tenemos la información exacta de los valores con que se inicializó el módulo principalmente el conocimiento de la FsysClock interna ala que está trabajando para considerar los tiempos de retardo o (pipelines delays) hasta que se realiza el salto en el valor de la fase.



Figura 50: Cambio de fase a un valor de 180 grados medida con el DSO en configuración de disparo único donde se observa un retarde de 350nS hasta que el cambio de fase se efectiviza desde el flanco ascendente de la señal de UD_clock.

Se vuelve a medir el cambio de fase con el DSO en modo de disparo único gatillado por la señal interna UD_CLOCK encargada de actualizar los registros que hacen efectivo el cambio de fase en el DDS. Esta ver como se observa en la Figura 51 la señal dispone de menor offset. La medición se realizó con una actualización del firmware correspondiente a la máquina de estado que inicializa el módulo DDS.



*Figura 51: **Nueva medición** de cambio de fase para un valor de 180 grados donde se observa un menor offset en la señal y tiempo de retardo en la actualización del cambio del parámetro comparado con la medición anterior.*



Figura 52: Medición de cambio de fase de 180 grados realizada con el Tektronix TDS2000



Figura 53: Misma medición de salto de fase pero ajustando la posición del eje Vertical tal que se muestre más tiempo a partir de la señal de disparo.

Medición del cambio de valor de fase (Phase Hopping):

En las siguientes mediciones se busca verificar los tiempos de retardo hasta que los valores en los registros de cambio de fase son actualizados a la salida. Para ello se deben tener en cuenta los datos provistos en el datasheet que figuran como *"Pipeline Delays"* donde se detallan los ciclos consumidos por cada módulo interno del DDS hasta obtener un cambio en los parámetros a la salida de la señal sintetizada. Es importante la correcta configuración del PLL en conjunto con el oscilador externo (20Mhz en el módulo utilizado) para conocer la frecuencia del "*System Clock"* al que esté trabajando el DDS. De esta manera se podrán constatar los tiempos observados en el DSO con los declarados en la hoja de datos del dispositivo.

Valores de inicialización del módulo AD9954:

Reg	Reg Dir	Val Reg
Power Down	**= 0x1D**	Config : **0x00**, todos los bits en cero.
Pll + Mult	**= 0x1E**	Config : **0x4F**, PLL ON - x15 = Sys Clock 300Mhz| Ext Osc = 20Mhz
Power Down	**= 0x1F**	Config : **0x00**, Modo Single Tone Control de Update Externo.
Inv Sinc + OSK	**= 0x60**	Config : **0x40**, Bypass Inv Sinc y Dac Full Scale.
FTW		90Mhz
PTW		180grados

Tabla 5: Valores con los que se configuraron los registros de control del AD9954 para la realización de las mediciones.

```
-- Ejemplo:
--quartushelp.altera.com/15.0/mergedProjects/reference/glossary/def_mif.htm
-- single-line comment
WIDTH=16;
DEPTH=32;
ADDRESS_RADIX=UNS;
DATA_RADIX=BIN;
CONTENT
BEGIN

--      Address   :
                0   :   0001110100000000; --POWER DOWN
                1   :   0001111001001111; --PLL WORD x10
                2   :   0001111100000000; --FUNC MODE
                3   :   0010000001100000; --Inv Sinc + OSK - disable Inv Sinc and osk int
                4   :   0010000100001111; -- Amplitude register I
                5   :   0010001011111111;
                6   :   0010001100001111; -- Amplitude register Q
                7   :   0010010011111111;
                8   :   0000000000000000;
                9   :   0000000000000000;
```

Figura 54: Archivo .mif que contiene los datos de inicialización almacenados en la memoria RAM del AD9854

Revisar el uso o no del Inv Sinc filter ya que consume un 30% de la potencia en el chip.

Pipeline Delays – AD9954 DataSheet Table 1						
	External UD_CLOCK	DDS CORE	Freq. Acum.	Inv. Sinc Filter	Digital Mult.	DAC
	3	**33**	**26**	**16**	**9**	**1**
p/300Mhz	3x3.33nS	33x3.33nS	26x3.33nS	16x3.33nS	9x3.33nS	3.33nS
	9.99nS	109.89nS	86.58	53.28nS	29.97nS	3.33ns
Total						

Tabla 6: Cantidad de ciclos del System Clock consumidos durante el procesamiento de cada módulo, no se tomó en cuenta el retardo producido por el Freq. Acum. Ya que se está midiendo salto en valores de fase.



Figura a: Señal sintetizada con el DDS configurado desde la FPGA.

Fref = 20Mhz x 15= 300Mhz de SysClk FTW para 90Mhz

84,442,493,013,196.8 = 0100 1100 1100 1100 1100 1100 1100 1100 1100 1100 1101



Figura b: Señal sintetizada con el DDS configurado desde el kit externo.

Tabla 7: Capturas con el osciloscopio para frecuencias de 90Mhz configurando el DDS con la FPGA y con el el kit externo.

En la Tabla 8 se observa el cambio de fase a los aprox 140nS desde que se da la señal de actualización UD_CLOCK. La deformación en la señal puede ser producto de la lentitud del DSO al tomar las muestras ya que su ancho de banda es de 200Mhz, siendo que el fenómeno ocurre en dentro de los 5nS aproximadamente (Buscar referencias para explicar mejor).

¿Qué ocurre si realizamos el mismo cambio de fase a frecuencias de señal mucho menores siendo que la del reloj interna del DDS se encuentra al máximo de 300Mhz?

En la figura de la Tabla 9 se observa la señal a 1Mhz siendo menor el offset y mejor su amplitud dado que el filtro de salida no afecta tanto a la misma como sí lo hace para la de 90Mhz.

Errores en las mediciones a tener en cuenta:

- **Limitación en el ancho de banda del DSO**, imposibilidad de capturar los cambios de fase correctamente.

¿Cómo se produce el cambio de fase en el AD9854?

¿Cuáles son las recomendaciones a la hora de optar por un correcto DSO para realizar las mediciones? [4]

- **Adaptación de señales inadecuado** para la medición en RF. Impedancias desadaptadas.

Es importante tener en cuenta que para la medición de 90Mhz puede no haber una buena adaptación de impedancias en el conexionado del circuito bajo ensayo, es por ello que se aprecia atenuaciones antes de la frecuencia de corte del filtro de salida (calculado para 120Mhz).



Figura 55: Montaje del circuito ensayado.



Tabla 8: Muestra del DSO (OWON MSO8202T) donde se observa el cambio de fase con un retardo desde que la señal de UD_clock es activada para transferir la palabra de fase (PTW) a los registros del DDS.



Tabla 9: Medición de salto de fase de 180 grados para una señal de 1Mhz con el reloj interno del DDS a 300Mhz

Teniendo en cuenta los valores de los *"Pipeline Delays"* declarados por el fabricante para cada módulo del DDS, ¿Están bien los retardos que se muestran en las mediciones?

Implementación NCO:



Figura 56: Arquitectura del NCO

El NCO mapea los valores de la LUT utilizando los 12MSB de acumulador de fase (módulo 2^{32})

Simulación del módulo VHDL compilado:

Incremento de fase calculado para una $f_{out} = 10Mhz$ y una $ClockSys = 100Mhz$

$$\Delta = 429496730$$

Revisar que en la Figura 57 no se llega a los valores máximos de la señal seno o coseno, ver si esto mejora al aumentar la frecuencia del sistema para la misma frecuencia de señal de salida.

En la Figura 58 se observan que para una misma señal de 10Mhz, al haber aumentado la $ClockSys\ a\ 200Mhz$ se obtienen más muestras por ciclo, por lo tanto mejor definición en la señal sintetizada.

$$\Delta = 21448365$$

Dato a tener en cuenta para cuando se realice la LUT de la Sinc ya que la misma puede no tener buena resolución.

Tomar como referencia valor 0.40x $ClockSys$ utilizada por la AN de Analog Devices como parámetro de la frecuencia máxima sintetizable por el DDS teniendo en cuenta el filtro.





Figura 57: Se requieren de 10 ciclos de reloj para completar una señal sinodal, ClockSys = 100Mhz, Fout = 10Mhz



Figura 58: Se aumenta la frecuencia del NCO y se vuelve a ajustar la palabra del incremento de fase donde se obtiene una Fout=10Mhz pero con mayor cantidad de muestras.

Conclusión:

Si por cada flanco del clock obtengo un valor de la señal extraído de la LUT, como se tiene un retardo en la transferencia de los datos al DDS, deberemos disminuir la frecuencia del NCO tal que podamos evitar superposición de los valores a la salida debido al cuello de botella en la transferencia al DDS.

Generación de la Look-Up Table(LUT):

Analizar el tiempo mínimo de ventana SINC que podré utilizar, para ello tendremos en cuenta con cuantas muestras se sintetizará la señal y el tiempo de retardo que implica grabar los valores de amplitud en los registros de DDS y efectivizarlos.

$$Tpulso_{min} = n_{muestras_sinc} \cdot t_{load_data_dds}$$

El proceso de generación de la LUT permite definir la resolución con que se va a muestrear la señal siendo en nuestro caso 2^{12} =4096 valores, esta cantidad de muestras puede ser excesiva e innecesaria a la hora de la síntesis en un intervalo de tiempo determinado. Dado que utilizamos un ip core (módulo en VHDL) del tipo NCO, su funcionamiento para la síntesis de una señal implica que sobre una LUT definida se toman n cantidades de muestras según la frecuencia de Tunning elegida. Dejamos que el módulo se encargue de tomar las n muestras necesarias para la generación de una señal.



Figura 59: Sinc muestreada con una resolución de 2^{12} valores en amplitud.

Los ceros de la función no son cero necesariamente ya que la función de redondeo al entero más próximo así lo determina.

En la Figura 59 se debe tener en cuenta que el valor de la amplitud esté cuantizado en valores enteros de entre 0 a 4095 y no 4096 ya que generamos errores en los valores del archivo LUT.



Figura 60: Algunos ceros de la función al ser cuantizado el valor de amplitud no necesariamente son de valor cero.

<u>Cálculo del número de muestras utilizadas por ventana de pulso:</u>

Teniendo en cuenta que, según la palabra de ajuste, el acumulador de fase del NCO da saltos mayores o menores hasta realizar un ciclo completo de la señal, podemos definir cuantas muestras por ciclo obtener para una frecuencia del sistema fija.

Se ajusta el ancho del pulso Sinc en función de la cantidad de muestras por ciclo de recorrido de la LUT. El espacio entre cada muestra es fijo y determinado por la frecuencia del NCO.

$n_{muestras}$ extraídas por cada recorrido de la LUT.

$$\emptyset = \frac{fout\ .\ 2^n}{fsys} => \frac{fsys}{fout} = \frac{2^n}{\emptyset} \qquad [1]$$

$$n_{muestras} = \frac{2^n}{\emptyset} => \emptyset = \frac{2^n}{n_{muestras}} \qquad [2]$$

Se debe tener en cuenta la frecuencia mínima sintetizable definida por el criterio de Nyquist como $f_{sys}/2$ pero que en la práctica no es suficiente para una señal de calidad. Si bien en la LUT se encuentran 4096 valores, se realiza un sub-muestreo de la señal ajustado por la palabra de ajuste $\emptyset$.

<u>Caso práctico:</u>

$fsys$	La frecuencia del NCO nos define el espaciamiento entre muestras.
$\emptyset$	Phase Incremente. Palabra de ajuste del NCO que para un clock del NCO nos define la cant de muestra por ciclo en el que se recorre la LUT.
T_{sample}	Se define un período de muestreo de 1uS que contemple los requisitos mínimos de tiempo necesario para extraer cada palabra de amplitud y configurar el DDS.

p/ 100 muestras de resolución.

$$\emptyset = \frac{2^{32}}{100} \approx 42949673$$

$$\emptyset = \frac{fout\ .\ 2^n}{fsys} => fout = \frac{fsys\ .\emptyset}{2^n} = 10khz$$

En principio buscamos dejas fijas las cantidades de muestras – Ajustamos la fsys para obtener fouts diferentes – Valor mínimo de fsys = 1Mhz espacio 1uS por muestra. El límite inferior entre el tiempo de muestra depende de los tiempos necesarios para que el DDS procese y efectivice cada dato en los registros de amplitud.



Figura 61: señal Sinc con sus valores en módulo y la versión con un sub-muestreo de 100 valores.

Primer secuencia de pulsos demostración:

Se propone el diseño de una secuencia simple de pulsos a ser utilizada en la reactivación del espectrómetro de RMN de 90Mhz. Sólo se utilizará la FPGA donde la secuencia es de programación fija y controlada por una máquina de estado.

La secuencia de ensayo se compone de un pulso de RF a 90Mhz con una modulación en amplitud Sinc así como también las señales de control RF Window, Blanking y DSO Triger.

[Dibujo del esquema de pulsos]

En las imágenes de la Figura 62 la **cantidad de muestras es de 100** por ancho de ventana de 100uS. Lo que da un perfil de modulación pulido.

Cómo afecta la baja resolución del perfil Sinc en los ensayos? Por ejemplo como se observa en la Figura 63



Fig. a: Sinc con ancho de pulso en 100uS y portadora a 1Mhz



Fig. b: Sinc con ancho de pulso de 100uS y portadora a 90Mhz, se observa una caída en la amplitud de la señal respecto a la fig.a debido al rango de frecuencia de síntesis.

Figura 62: Modulación sinc a igual ancho de pulso pero con señal de RF en 1Mhz y 90Mhz

En la Figura 63 la modulación Sinc se ve con saltos muy espaciados, esto da un perfil muy discreto y de poca resolución. **Cantidad de muestras = 20**.



Figura 63: Señal A 90 Mhz en los canales I y Q para una ventana de ancho de 20uS con una fsys del NCO fija de 1Mhz lo que da un total de 20 muestras por ciclo recorrido de la LUT. La definición no es buena. Se debe aumentar la frecuenia base del NCO.

En la Figura 64 se redujo la fsys del NCO para aumentar la cantidad de muestras en un ancho de ventana menor. Esto puede acarrear problemas de timming cuando se están transfiriendo los datos a los registros de amplitud del DDS AD9854. Para ello se debe tener en cuenta los tiempos mínimos de transferencia de los datos tanto para el canal I como Q.



Figura 64: Modulación Sinc para una Ventana de 50uS frecuencia de señal 90Mhz y una fsys_nco de 2Mhz, total de muestras = 100.



Figura 65: Ancho de ventana 20uS, fsys_nco = 2Mhz, n_samples = 40



Figura 66: : Ancho de ventana 20uS, fsys_nco = 3Mhz, n_samples ≈ 60



Figura 67: Ventana de 100uS con modulación Sinc medida con el DSO.

Secuencia Demo – Re-funcionalización del equipo de 90Mhz:

La señal cuadrada del NCO comienza en alto sin importar si están las señales de Enable o Reset activas. La idea inicial de utilizar los flancos ascendentes de esta señal para inicializar FSM que genera un pulso "Ventana de RF" hace complicada la sincronización de la ventana SINC con la CUADRADA.

¿Por qué buscamos utilizar el NCO de esta manera? Con solo definir un valor de Phase del NCO se ajustan los anchos de pulso de la SINC y la ventana que controla el amplificador de RF.

La señal cuadrada no está en fase con la Sinc.



Figura 68: Se verifica el funcionamiento del módulo NCO con las diferentes salidas.



Figura 69: Todas las salidas tienen un estado inicial de reset, el enable solo habilita a que alternen sus valores en función a la LUT

Timers – duración de las ventanas Blanking y Rf signal:

Se utiliza un contador para definir la duración de las ventanas de señal de RF y Blanking. Se dispone de dos módulos temporizadores, uno contiene una señal activa durante todo el conteo Figura 70 y el otro da una señal de duración de un pulso de reloj al ocurrir el overflow.



Figura 70: Simulación módulo timer "windowChrono" para la definición de cada ventana.



Figura 71: Pulso RF Sinc de 20uS.



Figura 72: Pulso Sinc de 20uS

Secuencia final:

Se define la secuencia de ensayo Figura 73 para el armado y testeo del equipo de RMN de 90mhz. Sólo se utiliza un temporizador para controlar el ancho de la ventana de RF (window RF) ya que debe ser ajustado junto con el ancho del pulso generado por el NCO con perfil SINC. Las señales de blanking y disparo del osciloscopio son controladas por variables acumuladoras dentro de los estados de la máquina de estado que secuencia el ensayo. La secuencia se repite cada 1 segundo. Los tiempos son fijos. Cada vez que se modifica el ancho del pulso sinc del NCO, se debe re configurado el timer Window RF.

Por el manual del amplificador de RF de la empresa Spin Core [5] el pulso de blanking es negado, y requiere de un tiempo previo de establecimiento para definir bien la ventana.



Figura 73: Secuencia de pulsos programada para realizar los ensayos.

Puertos utilizados del DE0-NANO-SOC:

DSO Trigger	`set_location_assignment PIN_AH6 -to dsoTrigger`
Blanking Window	`set_location_assignment PIN_AH2 -to blanking`
RF Window	`set_location_assignment PIN_AG6 -to rfWindow`



Notas Debugging:

- Proyecto Secuencia ensayo, NCO y modulación por amplitud: Se deja corriendo la modulación Sinc libremente Figura 74, pasado un tiempo deja de modular, posible falla de sincronización en la FSM que carga los datos de amplitud en los registros. La señal pierde modulación, pero no queda con la última amplitud grabada. Vuelve a su condición de reset, amplitud máxima sin modulación. Módulo utilizado **fsm_osk_V12**, se corresponde con modular un canal (I) y el otro dejarlo en sin modulación (Q). Si se define una ventana de 20uS, dada la cantidad de estados de la fsm, se requieren de por lo menos 200nS para setear los registros de amplitud utilizando un clock del sistema de 50Mhz.



Figura 74: Modulación Sinc Free Running.

Se produce un error en el secuenciado de la FSM sequence, queda tildada en el estado S2, el que se corresponde con la activación de la ventana de RF. Permanece en ese estado pro lo tanto se genera el tren de señales Sinc. Se observa que asignando puertos agrupados ocurre este problema, pero si se reasignas en ubicaciones diferentes funciona correctamente. La patología es extraña dado que el funcionamiento correcto depende de la asignación de pines. Todos agrupados en línea no es conveniente.

Combinación de puertos que funcionan (.qsf) :

```
set_location_assignment PIN_AG5 -to dsoTrigger
set_location_assignment PIN_AH6 -to bkWindow
set_location_assignment PIN_AG6 -to rfWindow
```

- ☒ **Checkear la fsm y las señales de control de pre-load en el módulo de genericChrono. Solo activar la pre carga para un ciclo de clock, si queda permanente activa, el cronómetro estará siempre en estado de pre carga sin avanzar en la cuenta.**
- ☐ **----------**
- ☐ **----------**
- ☐ **----------**
- ☐ **----------**
- ☐ **----------**
- ☐ **----------**
- ☐ **----------**

<u>Protocolo de comunicación entre el NCO y el DDS:</u>

- Diagrama de tiempo
- Cálculo u estimación del tiempo que le lleva realizar toda la operación incluido los pipeline delays del DDS.

Desarrollo de la interfaz de comunicación para incorporar módulos personalizados (IP Cores) al SoC:

Curso Intel FPGA Avalon MM interface : Intel Learning

Desarrollo del software en lenguaje C a ser implementado en el HPS (Hard Processor System)

A pipeline [14] is a set of data processing elements connected in series, so that the output of one element is the input of the next one. In most of the cases we create a pipeline by dividing a complex operation into simpler operations. We can also say that instead of taking a bulk thing and processing it at once, we break it into smaller pieces and process it one after another.

An IP wrapper HAce compatible la comunicación entre la intefaz utilizada (Avalon MM) y el componente a controlar.
Se utiliza de intermediario entre el Bus Avalon MM y el IP core que deseo controlar. Mediante el puedo declarar señales extras necesarias para la comunicación y control del IP core sin necesidad de que estén incluidas en el mismo.

Se diponen de dos buses de conexión:

- Avalon MM (Memory Mapped) Avalon® Interface Specifications
- AXI (Advanced eXtensible Interface)

¿Cuál de ellos es el más compatible para la conexión del componente a desarrollar?

Utilizar siempre que sea posible la interfaz Avalon.

- No right answer….

Reasoning	Which Bus?
Avalon® interface is simpler:	Avalon
If you have existing Avalon interface Platform Designer systems:	Avalon
If you already have legacy Arm* AMBA* AXI standard IP:	Arm AMBA AXI standard
If you need the ability to lock or have exclusive access to a slave (i.e. mutex):	Avalon or Arm AMBA AXI standard
If you need exclusive access to a slave (i.e. mutex) or other advanced types of secure transactions:	Arm AMBA AXI standard

- Ultimately, can mix and match protocols
- Recommendation: Avalon interface wherever possible

Figura 75: Diapostiva extraída del video intructivo [15]

Avalon MM (Avalon Memory Mapped interface) Slave Interface:

Se debe realizar un módulo que permita mediante Qsys asignar las conexiones entre la uC y la FPGA. El de la Figura 76 es el utilizado por el proyecto número 4 de [10]



Figura 76: Ejemplo de señales de control y datos utilizadas entre el HPS y la FPGA para el manejo de un periférico "Multipliier".

- Generamos el Top level – design con la aplicación System Builder provisto por Altera. El archivo generado contiene los puertos del HPS y si se desea los correspondientes a los GPIO/ADC/KEY y leds. En caso de no ser generado en código VHDL utilizar GPT CHAT para convertir de Verilog -> VHDL.

Basic Avalon®-MM Master Interface Signals

Signal type	Width	Direction	Required	Description
address	1-64	Output	Y	*Byte* address corresponding to slave for transfer request; must align with data width *(discussed later)*
waitrequest **waitrequest_n**	1	Input	Y	Forces master to stall transfer until deasserted; other Avalon®-MM interface signals must be held constant
read **read_n**	1	Output	N	Indicates master issuing read request
readdata	8, 16, 32, 64, 128, 256, 512, 1024	Input	N	Data returned from read request
write **write_n**	1	Output	N	Indicates master issuing write request
writedata	8, 16, 32, 64, 128, 256, 512, 1024	Output	N	Data to be sent for write request
byteenable **byteenable_n**	2, 4, 8, 16, 32, 64, 128	Output	N	Specifies valid byte lane(s) for readdata or writedata (width = data width / 8)
lock	1	Output	N	Once master is granted access to shared slave, locks arbiter to master until deasserted
response	2	Input	N	Indicates successful transfer or not, as well as whether access is to undefined address location

Figura 77: Señales de la interfaz Avalon - Ver si el componente es Slave o Master que señales son las correspondientes.

Código para generar interfaces:

VHDL Code to Implement Interfaces

```
library ieee;
use ieee.std_logic_1164.all

entity example_component is
port (
      -- SLAVE PORT s0 - PROVIDES SOFTWARE / STATE MACHINE CONTROL
      avs_s0_write              :  in   std_logic;
      avs_s0_address            :  in   std_logic_vector(2 downto 0);
      avs_s0_writedata          :  in   std_logic_vector(31 downto 0);
      avs_s0_readdata           :  out  std_logic_vector(31 downto 0);

      -- STREAMING SINK INTERFACE (for input data)
      asi_RGBIN_ready           :  out  std_logic;
      asi_RGBIN_valid           :  in   std_logic;
      asi_RGBIN_data            :  in   std_logic(31 downto 0);

      -- STREAMING SOURCE INTERFACE (for output data)
      aso_XYZOUT_ready          :  in   std_logic;
      aso_XYZOUT_valid          :  out  std_logic;
      aso_XYZOUT_data           :  out  std_logic(31 downto 0);

      -- CLOCK and RESET INTERFACES
      csi_clk   :  in   std_logic;
      rsi_reset_n  :  in   std_logic
      );
end entity;
```



Figura 78: VHDL interfaz Entity block

Utilizar la siguiente convención para el nombramiento de los puertos del WRAPPER IP tal que se realice un auto mapeo del componente al tipo de interfaz deseado.

Auto-Port Mapping Naming Convention

- Example: `avs_s0_readdata` auto-maps to an Avalon®-MM slave interface named **s0** as signal type **readdata**

Signal prefix	Auto-selected interface type
avs, axs	Avalon-MM, Arm* AMBA* AXI interface slave
avm, axm	Avalon-MM, Arm AMBA AXI interface master
aso	Avalon-ST interface source
asi	Avalon-ST interface sink
cso	Clock source (output)
csi	Clock sink (input)
coe	Conduit
inr	Interrupt receiver
ins	Interrupt sender
ncm	Intel® Nios® processor custom instruction master
ncs	Intel Nios processor custom instruction slave
rsi	Reset sink (input)
rso	Reset source (output)
tcm	Avalon-TC interface master
tcs	Avalon-TC interface slave

Figura 79: para facilitar el auto mapeo a la interfaz utilizar los prefijos indicados en la tabla - al igual que la última parte del nombre asignado al puerto.

Referencias:

[1] DataSheet AD9854

[2] Welcome to the Quartus II Software (intel.com)

[3] A Technical Tutorial on Digital Signal Synthesis, 1999 pp-12

[4] Choosing an Oscilloscope with the Right Bandwidth for your Application Application - Note 1588

[5] SpinCore RFPA100W Manual

HPS – FPGA:

[6] (Ebook) Computer System Design: System-on-Chip - Michael J. Flynn

[7] Tutorial:Getting_started_with_FPGA-SoC_and_Linux_Yocto_on_Terasic_DE1-SoC board - YouTube

[8] sub_objective1 (torontomu.ca)

[9] lab3.pdf (torontomu.ca) (excelente tutorial)

[10] lab4.pdf (torontomu.ca) (excelente tutorial)

[11] IJRES (conicet.gov.ar) SoC-FPGA systems for the acquisition and processing of electroencephalographic signals

[12] FPGA/HPS communication (cornell.edu)

[13] 05_PIO_and_Interrupt_student.pdf (uw.edu)

[14] https://vhdlguru.blogspot.com/2011/01/what-is-pipelining-explanation-with.html

[15] (yotube tutorial) Custom Component Development Using Avalon® and Arm* AMBA* AXI Interfaces - YouTube

[16] Intel Trainning: Avalon MM Intel Learning