## Calcolatori Elettronici (12AGA) – esame del 2.7.2015 - A

**Domande a risposta chiusa** (è necessario rispondere correttamente ad almeno 6 domande). Non è possibile consultare alcun tipo di materiale. Tempo: 15 minuti.

1	Si consideri una memoria RAM indirizzabile alla parola composta da 2 <sup>14</sup> parole, ciascuna di 30 bit. Quanti bit di indirizzo entrano nella memoria?					
2	Che cosa contiene il µIR in un'unità di	L'indirizzo dell	a microistruzione cori	ente		Α
	controllo microprogrammata?	L'indirizzo dell	a successiva microistr	ruzione		В
	r . g	I segnali di con	trollo uscenti dalla me	emoria di microcodice		С
			ivo dell'istruzione con			D
3	Si consideri un sistema che utilizza il			sore non si trova in cao	che	Α
	meccanismo della memoria virtuale: quando si verifica il Page Fault?	Quando la pagina richiesta dal processore non si trova in memoria secondaria				В
		Quando la pagis principale	na richiesta dal proces	sore non si trova in me	emoria	С
			essore non ha i diritti p	per accedere alla pagina	a richiesta	D
4	Si consideri un processore RISC. Quale delle	Un processore l	RISC ha un'elevata lat	tenza dell'interrupt	terrupt	
	seguenti affermazioni è vera?			ontrollo microprogrami	mata	В
				nero elevato di registri		С
			e RISC dispone di	un elevato numero	o di modi di	D
<u> </u>		indirizzamento				
5	Dove è memorizzata la Interrupt Vector	In una RAM				A
	Table?	In una ROM				В
		Nella cache				C
		Nell'Interrupt C	Controller			D
6	Quale delle seguenti istruzioni x86 ha un	STC				A
	codice macchina composto da 4 byte?	MOV AX, BX	70			В
		ADD [BX], 375 SUB VAR, 821				C D
7	Si consideri un sistema a microprocessore	30B VAR, 621	. 1			ש
,	dotato di una memoria di 1Kbyte e di una cache direct-mapped composta di 4 linee da	PRIMA DOPO				
	16 byte ciascuna.  Assumiamo che i blocchi inizialmente contenuti nelle 4 linee della cache siano i seguenti: 24, 57, 18, 31.	Linea 0	24	Linea 0		
		Linea 1	57	Linea 1		
	Si determini il blocco contenuto in ciascuna	Linea 2	18	Linea 2		
	delle 4 linee della cache dopo che il processore ha fatto accesso in memoria	Linea 3	31	Linea 3		
	all'indirizzo 0010100010, riportando il risultato nel disegno a lato.					
8	Si desidera utilizzare la porta B di un 8255 in modo che sia collegata in input e scateni una	Modo 0				A
	richiesta di interrupt ogni volta che la periferica connessa rende disponibile un	Modo 1				В
	nuovo dato. In quale modo va programmata	Modo 2				С
	tale porta?	È indifferente				D
9	Si consideri una variabile così definita:  VAR DB?  Assumendo che la variabile contenga un valore compreso tra 0 e 99, si scriva il frammento di codice che visualizza il contenuto della variabile utilizzando l'istruzione INT 21h.					

## Risposte corrette

1	2	3	4	5	6	7	8	9
14	C	С	С	A	С		В	

Domanda 7

 PRIMA
 DOPO

 Linea 0
 24

 Linea 1
 57

 Linea 1
 57

 Linea 2
 10

Linea 3

31

31

Domanda 9 (esempio di soluzione)

Linea 3

BL, 2 AX, 0 MOV MOV MOV CL, 10 MOV AL, VAR DIV CLADD AL, '0' XCHG AH, BL INT 21H AL, BL MOV

ADD AL, '0'
INT 21H

Nome, cogn	ome, matricola	 	 

Domande a risposta aperta (sino a 5 punti per ogni domanda) – Non è possibile consultare alcun materiale -

Tempo: 40 minuti. Si scrivano le microistruzioni eseguite da un processore avente l'architettura in figura durante l'esecuzione dell'istruzione ADD R1, R2, [R3] Tale istruzione somma il contenuto di R2 al contenuto della cella di memoria il cui indirizzo è scritto in R3, e scrive il risultato in R1. Unità di controllo TEMP Bus interno PC MAR MDR dato ALU Bus esterno 11 Si disegni l'architettura di un sommatore di tipo Ripple Carry Adder; si disegni poi l'architettura di un sommatore di tipo Carry Lookahead. Infine, si illustrino vantaggi e svantaggi delle due soluzioni.

12	Si disegni la cella che memorizza un bit in una RAM Statica e quella analoga in una RAM Dinamica. Si elenchino vantaggi e svantaggi delle due soluzioni.
13	Si progetti il circuito sequenziale sincrono corrispondente al seguente diagramma di stato utilizzando FF di tipo D. In particolare  si indichi se il circuito è di tipo Mealy o Moore
	• si scrivano le espressioni booleane dell'uscita e degli ingressi dei FF
	si disegni il circuito logico corrispondente.
	00 01
	0

Nome, cognome, matricola

## Esercizio di programmazione

sino a 12 punti – è possibile consultare qualunque materiale cartaceo - tempo: 60 minuti

Data una matrice di *byte* di DIMX righe e DIMY colonne, contenente valori 1 o 0, si scriva una **procedura valuta1** in grado di contare il numero di colonne di soli valori 1 presenti.

Ad esempio, nel caso

sono presenti 2 colonne che soddisfano la richiesta.

La procedura riceve tramite *stack* i parametri su cui deve lavorare nel seguente modo:

- offset della matrice
- numero di righe (DIMX)
- numero di colonne (DIMY).

Il risultato deve essere restituito tramite stack. Di seguito un esempio di programma chiamante:

```
[...]
PUSH OFFSET matrice
PUSH DIMX
PUSH DIMY
PUSH 0 ; spazio per valore di ritorno
CALL valuta1
POP AX
ADD SP, 6
[...]
```