

DET Department of Electronics and Telecommunications

Caratteristiche e Modelli dei Transistori MOS


Dispositivi Elettronici: Transistori

Transistori (dispositivi a 3-4 terminali)




W. Shockley

- **MOSFET** (Metal-Oxide-Semicondutor Field Effect Transistor) o semplicemente transistore **MOS**
 - di gran lunga il dispositivo maggiormente diffuso (anche 10⁸-10⁹ in un chip)
- BJT (Bipolar Junction Transistor), o transistore bipolare
 - il primo transistore ad essere stato realizzato (Shockley, Brattain, Bardeen, 23 dicembre 1947, Murray Hill, New Jersey USA)
- Elementi chiave di tutti i sistemi elettronici (analogici, digitali, mixed).




Transistori: Concetti Generali (I)

- Transistor: Transfer Resistor, doppio bipolo nonlineare unidirezionale
 - si individua una porta di controllo ed una porta controllata
 - questo comportamento è ottenuto grazie alle proprietà fisiche dei semiconduttori e non è affatto comune per una rete elettrica!



Transistori: Concetti Generali (II)

- Transistor: Transfer Resistor, doppio bipolo nonlineare unidirezionale
 - si avvicina all'idea di blocco funzionale! → E' l'elemento fondamentale di qualsiasi sistema elettronico (analogico, digitale, mixed-signal, di potenza...)






Transistori MOS (I)

MOSFET a canale n (nMOS)

GATE v_{GS} SOURCE

MOSFET a canale p (pMOS)



4 terminali

- Drain
- Source
- Gate
- Bulk

Il terminale di *bulk* di fatto è quasi sempre:


- o cortocircuitato al terminale di source
- o collegato ad una tensione costante (alimentazione positiva o negativa)


In questa parte del corso assumeremo che il *bulk* sia sempre cortocircuitato con il *source* e considereremo il MOS come un dispositivo a 3 terminali.

Transistori MOS (II)

MOSFET a canale n (nMOS)

MOSFET a canale p (pMOS)






simboli utilizzati prevalentemente in *Elettronica Analogica*


- il terminale di bulk è omesso e si assume collegato al terminale di source

Transistori MOS (III)

MOSFET a canale n (nMOS)

MOSFET a canale p (pMOS)





simboli utilizzati prevalentemente in *Elettronica Digitale*


- il terminale di *bulk* è omesso e si assume collegato all'alimentazione negativa per il transistore nMOS e all'alimentazione positiva per il transistore pMOS.
- Il pallino sul *gate* del transistore pMOS in campo digitale rappresenta la negazione logica (il transistore pMOS è visto come un 'transistore nMOS con ingresso negato')

Transistori MOS: Caratteristiche Statiche (I)

- Considerando il terminale di source comune, si individuano due porte:
 - Gate-Source (GS)
 - Drain-Source (DS)
- il transistore MOS è un doppio bipolo non lineare
- Variabili indipendenti e variabili dipendenti:
 - la corrente i_G in condizioni statiche è nulla \rightarrow buon ingresso in tensione. \odot

GS: porta d'ingresso (di controllo), variabile indipendente: $v_{\rm GS}$

DS: porta d'uscita (controllata), variabile **dipendente**: i_D (uscita)




Transistori MOS: Caratteristiche Statiche (II)


- Caratteristica statica alla porta d'ingresso

$$i_G = i_G(v_{GS}, v_{DS}) = 0 \ \forall v_{GS}, \ \forall v_{DS}$$

☺ good news!

- La potenza statica assorbita alla porta di ingresso $P_{in} = v_{GS}i_G$ è sempre **nulla**.






Transistori MOS: Caratteristiche Statiche (III)

Caratteristica statica alla porta d'uscita

$$i_D = i_D(v_{GS}, v_{DS})$$

- Rappresentiamo la caratteristica sul piano $v_{DS}-i_D$: fissato v_{GS} (con un generatore di tensione costante) applichiamo un generatore di tensione v_{DS} e riportiamo il valore di i_D corrispondente a ciascuna v_{DS} .
- Otteniamo una famiglia di curve al variare di $\,v_{\scriptscriptstyle GS}$




Transistore nMOS: Caratteristiche d'uscita (I)


per
$$v_{GS} < V_{TH}$$
:

$$i_D = 0 \quad \forall v_{DS}$$

Regione di **interdizione** o **OFF**

- V_{TH} tensione di soglia, parametro tecnologico (ordine delle centinaia di mV)
- Quando $v_{GS} < V_{TH}$, la porta drainsource (DS) del MOS si comporta come un *circuito aperto* (interruttore OFF)
- Il transistore non dissipa potenza.







Transistore nMOS: Caratteristiche d'uscita (II)

per
$$v_{GS} > V_{TH} \wedge v_{DS} < v_{GS} - V_{TH}$$
 :


per
$$v_{GS} > V_{TH} \land v_{DS} < v_{GS} - V_{TH}$$
: $i_D = \beta v_{DS} \left(v_{GS} - V_{TH} - \frac{v_{DS}}{2} \right)$


Regione Triodo o ON

- β : parametro tecnologico $\beta = [A/V^2]$
- i_D dipende da v_{DS} in modo quadratico.
- per $v_{GS} V_{TH} \gg v_{DS}$, (reg. **resistiva o lineare**) i_D cresce (quasi) linearmente con $v_{DS} \rightarrow$ la porta DS si comporta come un **resistore** R_{ON}

$$R_{ON} = \frac{1}{\beta (v_{GS} - V_{TH})}$$

se $v_{GS} \uparrow$, $R_{ON} \downarrow$ e DS diventa simile ad un *corto circuito* (interruttore ON)








Transistore nMOS: Caratteristiche d'uscita (III)


per
$$v_{GS} > V_{TH} \land v_{DS} > v_{GS} - V_{TH}$$

- $i_D = \frac{\beta}{2} (v_{GS} V_{TH})^2 (1 + \lambda v_{DS})$
- Regione di **saturazione**

- λ : parametro tecnologico (coeff. di modulazione della lunghezza di canale) [V⁻¹], spesso* λ ≅ 0.
- quando v_{DS} > v_{GS} V_{TH} , i_D non aumenta più (significativamente) con v_{DS} e i_D dipende solo da v_{GS}
- il MOS si comporta come generatore di corrente (i_D) controllato in tensione (v_{GS}) con legge quadratica.

$$i_D \cong \frac{\beta}{2} (v_{GS} - V_{TH})^2$$






 $v_{
m DS}[V]$ *nelle moderne tecnologie, con transistori MOS nanometrici si hanno effetti di canale corto e λ è piuttosto grande ($\lambda>0.1$)



Transistore nMOS: Caratteristiche d'uscita (IV)


$$i_{D} = \begin{cases} 0 \\ \beta v_{DS} \left(v_{GS} - V_{TH} - \frac{v_{DS}}{2} \right) (1 + \lambda v_{DS}), \\ \frac{\beta}{2} (v_{GS} - V_{TH})^{2} (1 + \lambda v_{DS}), \end{cases}$$

Modello di Shichman-Hodges



(*) nell'espressione della corrente i_D in regione triodo è stato inserito il fattore $(1 + \lambda v_{DS})$ per garantire la continuità di i_D al variare di v_{DS}

per $v_{GS} < V_{TH}$ regione di interdizione, OFF $i_D = \begin{cases} \beta v_{DS} \left(v_{GS} - V_{TH} - \frac{v_{DS}}{2} \right) (1 + \lambda v_{DS}), & \text{per } v_{GS} < v_{TH} \text{ regione di interdizione, Of I} \\ \frac{\beta}{2} (v_{GS} - V_{TH})^2 (1 + \lambda v_{DS}), & \text{per } v_{GS} > V_{TH} \land v_{DS} < v_{GS} - V_{TH} \text{ regione triodo, ON (*)} \\ \frac{\beta}{2} (v_{GS} - V_{TH})^2 (1 + \lambda v_{DS}), & \text{per } v_{GS} > V_{TH} \land v_{DS} > v_{GS} - V_{TH} \text{ regione di saturazione} \end{cases}$





Transistore nMOS: Caratteristiche d'uscita (V)

$$i_{D} = \begin{cases} 0 \\ \beta v_{DS} \left(v_{GS} - V_{TH} - \frac{v_{DS}}{2} \right) (1 + \lambda v_{DS}), \\ \frac{\beta}{2} (v_{GS} - V_{TH})^{2} (1 + \lambda v_{DS}), \end{cases}$$


Comportamento alla porta d'uscita (Drain-Source) nelle tre regioni di funzionamento

OFF: circuito aperto

ON: per $v_{GS} - V_{TH} \gg v_{DS}$: resistenza R_{ON} se v_{GS} \uparrow , R_{ON} \downarrow per v_{GS} suff. alta, \rightarrow a corto circuito

Saturazione: generatore di corrente (i_D) controllato in tensione (v_{GS}) , quasi ideale (i_D) varia poco con v_{DS})

per $v_{GS} < V_{TH}$ regione di interdizione, OFF $i_D = \begin{cases} 0 & \text{per } v_{GS} < v_{TH} \text{ regione at interalzione, OFF} \\ \beta v_{DS} \left(v_{GS} - V_{TH} - \frac{v_{DS}}{2} \right) (1 + \lambda v_{DS}), & \text{per } v_{GS} > V_{TH} \land v_{DS} < v_{GS} - V_{TH} \text{ regione triodo, ON} \\ \frac{\beta}{2} (v_{GS} - V_{TH})^2 (1 + \lambda v_{DS}), & \text{per } v_{GS} > V_{TH} \land v_{DS} > v_{GS} - V_{TH} \text{ regione di saturazione} \end{cases}$






Safe Operating Area (SOA)


- Un transistore può andare incontro a danneggiamento se:
 - La tensione alla porta DS (GS) eccede un valore massimo $V_{DS,MAX}$ ($V_{GS,MAX}$)
 - La corrente di drain eccede un valore massimo $I_{D,MAX}$
 - La potenza dissipata $P=i_D v_{DS}$ (significativa in saturazione), convertita in calore, eccede P_{MAX}

Solo una regione del piano $i_D - v_{DS}$, è effettivamente utilizzabile:

$$\begin{cases} v_{DS} < V_{DS,MAX} \\ i_D < I_{D,MAX} \\ v_{DS}i_D < P_{MAX} \end{cases}$$


Questa regione è detta **Safe Operating Area** (**SOA**) i_{r}





Transistore pMOS: Caratteristiche d'uscita


$$i_{D} = \begin{cases} 0 \\ \beta v_{SD} \left(v_{SG} - V_{TH} - \frac{v_{SD}}{2} \right) (1 + \lambda v_{SD}), \\ \frac{\beta}{2} (v_{SG} - V_{TH})^{2} (1 + \lambda v_{SD}), \end{cases}$$



Considerazione pratica: prendendo i_D uscente dal Drain e sostituendo:

$$v_{DS} \rightarrow v_{SD} \quad (= -v_{DS})$$
 $v_{GS} \rightarrow v_{SG} \quad (= -v_{GS})$
le caratteristiche sono analoghe a quelle del transistore nMOS


 $i_D = \begin{cases} 0 & \text{per } v_{SG} < V_{TH} \text{ regione di interdizione, UFF} \\ \beta v_{SD} \left(v_{SG} - V_{TH} - \frac{v_{SD}}{2} \right) (1 + \lambda v_{SD}), & \text{per } v_{SG} > V_{TH} \land v_{SD} < v_{SG} - V_{TH} \text{ regione triodo, ON} \\ \frac{\beta}{2} (v_{SG} - V_{TH})^2 (1 + \lambda v_{SD}), & \text{per } v_{SG} > V_{TH} \land v_{SD} > v_{SG} - V_{TH} \text{ regione di saturazione} \end{cases}$ per $v_{SG} < V_{TH}$ regione di interdizione, OFF





Transistore pMOS: Caratteristiche d'uscita

$$i_{D} = \begin{cases} 0 \\ \beta v_{SD} \left(v_{SG} - V_{TH} - \frac{v_{SD}}{2} \right) (1 + \lambda v_{SD}), \\ \frac{\beta}{2} (v_{SG} - V_{TH})^{2} (1 + \lambda v_{SD}), \end{cases}$$




Differenze rispetto ad nMOS:

nMOS conduce per tensioni di gate positive rispetto al source; il source è a potenziale più basso del drain pMOS conduce per tensioni di gate negative rispetto al source; il source è a potenziale più alto del drain

La corrente di drain è fisicamente entrante nell'nMOS, mentre è uscente nel pMOS

per $v_{SG} < V_{TH}$ regione di interdizione, OFF $i_D = \begin{cases} 0 & \text{per } v_{SG} < v_{TH} \text{ regione at interalzione, OFF} \\ \frac{\beta v_{SD} \left(v_{SG} - V_{TH} - \frac{v_{SD}}{2} \right) (1 + \lambda v_{SD}), & \text{per } v_{SG} > V_{TH} \land v_{SD} < v_{SG} - V_{TH} \text{ regione triodo, ON} \\ \frac{\beta}{2} (v_{SG} - V_{TH})^2 (1 + \lambda v_{SD}), & \text{per } v_{SG} > V_{TH} \land v_{SD} > v_{SG} - V_{TH} \text{ regione di saturazione} \end{cases}$






Transistore nMOS: Transcaratteristica Statica (I)

Transcaratteristica

$$i_D = i_D(v_{GS}, v_{DS})$$


- Rappresentiamo la caratteristica sul piano $v_{GS}-i_D$, fissato v_{DS}
- Otteniamo una famiglia di curve al variare di $\,v_{GS}\,$



Transistore nMOS: Transcaratteristica Statica (II)

Transcaratteristica: $i_D = i_D(v_{GS})$

- $v_{GS} < V_{TH}$: regione OFF, $i_D = 0$
- $v_{GS} > V_{TH}$: per $v_{DS} > v_{GS} V_{TH}$, $i_D = \frac{\beta}{2}(v_{GS} V_{TH})^2$ cresce con v_{GS} in modo parabolico (tratto spesso in figura) indipendentemente da v_{DS} .
- $v_{GS} > V_{TH}$: quando v_{GS} cresce e $v_{GS} V_{TH} > v_{DS}$, i_D cresce con v_{GS} in modo lineare e <u>dipende</u> da v_{DS}






Transistore pMOS: Transcaratteristica Statica

Transcaratteristica $i_D = i_D(v_{SG})$

- $v_{SG} < V_{TH}$: MOS OFF, $i_D = 0$
- $v_{SG} > V_{TH}$: per $v_{SD} > v_{SG} V_{TH}$, $i_D = \frac{\beta}{2} (v_{SG} V_{TH})^2$ ha andamento parabolico (tratto spesso in figura) indipendentemente da v_{SD} .
- $v_{SG} > V_{TH}$: quando v_{SG} cresce e $v_{SG} V_{TH} > v_{SD}$, i_D cresce con v_{SD} in modo lineare e dipende da v_{SD}





Transistori MOS: Datasheet (I)

BS170

Small Signal MOSFET 500 mA, 60 Volts

N-Channel TO-92 (TO-226)

Features

• This is a Pb-Free Device*

MAXIMUM RATINGS

Rating	Symbol	Value	Unit
Drain - Source Voltage	V _{DS}	60	Vdc
Gate-Source Voltage - Continuous - Non-repetitive (t _p ≤ 50 μs)	V _{GS} V _{GSM}	±20 ±40	Vdc Vpk
Drain Current (Note)	I _D	0.5	Adc
Total Device Dissipation @ T _A = 25°C	P _D	350	mW
Operating and Storage Junction Temperature Range	T _J , T _{stg}	-55 to +150	°C

Stresses exceeding those listed in the Maximum Ratings table may damage the device. If any of these limits are exceeded, device functionality should not be assumed, damage may occur and reliability may be affected.

NOTE: The Power Dissipation of the package may result in a lower continuous drain current.




ON Semiconductor®

www.onsemi.com

500 mA, 60 Volts

 $R_{DS(on)} = 5.0 \Omega$





Nei datasheet dei transistori sono riportati i valori massimi di V_{DS} , V_{GS} , I_{D} e temperatura di funzionamento



^{*}For additional information on our Pb-Free strategy and soldering details, please download the ON Semiconductor Soldering and Mounting Techniques Reference Manual, SOLDERRM/D.

Transistori MOS: Datasheet (II)

ELECTRICAL CHARACTERISTICS (T_A = 25°C unless otherwise noted)

Characteristic	Symbol	Min	Тур	Max	Unit
OFF CHARACTERISTICS	'		•	•	•
Gate Reverse Current (V _{GS} = 15 Vdc, V _{DS} = 0)	I _{GSS}	-	0.01	10	nAdc
Drain-Source Breakdown Voltage ($V_{GS} = 0$, $I_D = 100 \mu Adc$)	V _{(BR)DSS}	60	90	-	Vdc
ON CHARACTERISTICS (Note 1)					
Gate Threshold Voltage ($V_{DS} = V_{GS}$, $I_D = 1.0$ mAdc)	V _{GS(Th)}	0.8	2.0	3.0	Vdc
Static Drain-Source On Resistance (V _{GS} = 10 Vdc, I _D = 200 mAdc)	「DS(on)	-	1.8	5.0	Ω
Drain Cutoff Current (V _{DS} = 25 Vdc, V _{GS} = 0 Vdc)	I _{D(off)}	-	-	0.5	μΑ
Forward Transconductance (V _{DS} = 10 Vdc, I _D = 250 mAdc)	9fs	-	200	-	mmhos
SMALL-SIGNAL CHARACTERISTICS				•	
Input Capacitance (V _{DS} = 10 Vdc, V _{GS} = 0, f = 1.0 MHz)	C _{iss}	-	-	60	pF

Le caratteristiche elettriche dei transistori reali possono deviare dai modelli teorici sono soggetti a tolleranze di fabbricazione.

I datasheet riportano valori *tipici* oppure *massimi/minimi* (condizioni di caso peggiore)

Spesso i costruttori forniscono anche i modelli SPICE dei dispositivi basati su misure, molto più accurati del modello considerato nel corso ma comunque approssimati




Figure 5. Output Characteristics





Figure 3. V_{GS(th)} Normalized versus Temperature



Transistore MOS in applicazioni analogiche (I)

- Il transistore MOS si comporta da blocco funzionale analogico solo in *regione di saturazione*.
- Occorre polarizzare il transistore MOS in regione di saturazione, applicando opportune tensioni/correnti continue sovrapposte al segnale da elaborare.
- l generatori di polarizzazione *forniscono energia* che può essere trasferita al segnale.
 - Globalmente il transistore è un dispositivo **passivo**, (potenza assorbita>potenza erogata).
 - Per il segnale, può avere un comportamento attivo (potenza di segnale erogata>potenza di segnale assorbita).
- Della polarizzazione si occupa il progettista, a partire dalla *tensione di alimentazione* di valore specificato che deve essere fornita.



Porta d'uscita

$$v_{DS} = V_{DD} - Ri_D$$

Retta di carico


 $v_{GS} = v_{in} + V_{GS}$

Porta d'ingresso

Generatori di Polarizzazione




Transistore MOS in applicazioni analogiche (II)





Transistore MOS per applicazioni digitali


- v_G può assumere due valori: **alto** ($v_G = V_{DD}$, V_{DD} è la tensione più alta nel circuito, alimentazione positiva) o **basso** ($v_G = 0V$, o la tensione più bassa disponibile).
- Il MOS è utilizzato nelle regioni ON o OFF, come interruttore controllato da $v_{\it G}$



nMOS

$$v_{GS} = v_G - v_S$$

per $v_G = V_{DD}$: **ON** per $v_G = 0$: **OFF**




pMOS


$$v_{SG} = v_S - v_G$$

per $v_G = V_{DD}$: **OFF**

per $v_G = 0$: **ON**










Analogici con Transistori MOS




$$\begin{cases} v_{DS} = V_{DD} - Ri_D \\ i_D = \frac{\beta}{2} (v_{GS} - V_{TH})^2 \end{cases}$$

- Il transistore MOS è un dispositivo non-lineare a due porte
 - quattro variabili i_G , v_{GS} , i_D , v_{DS}
- La soluzione del sistema di equazioni è complicata e richiede una analisi non lineare
 - Soluzioni approssimate (ad esempio grafiche) sono possibili ma non accurate
 - La soluzione esatta può essere ottenuta per via numerica (Spice), ma richiede importanti risorse di calcolo ed è lunga
- Quando però non interessa il comportamento non-lineare nel suo complesso (perché l'ampiezza dei segnali in gioco è ridotta), ma è necessaria una maggiore accuratezza in una regione ristretta della caratteristica è opportuno un approccio completamente diverso:
 Analisi di piccolo segnale



Linearizzazione e piccolo segnale

 L'approccio, basato sullo sviluppo in serie di Taylor noto dai corsi di Analisi è generalizzabile a qualsiasi elemento circuitale che presenti relazioni costitutive non-lineari.



Linearizzazione e piccolo segnale

$$y_{OUT}(t) = f(x_{IN}(t)) = f(X_{IN} + x_{in}(t))$$
 Sviluppo in serie di Taylor arrestato al primo ordine
$$= f(X_{IN}) + \frac{\partial f}{\partial x}\Big|_{x=X_{IN}} x_{in}(t) + o(|x_{in}|)$$

$$= Y_{OUT} + y_{out}(t)$$

per determinare il punto di lavoro:

$$Y_{OUT} = f(X_{IN})$$

sistema non-lineare statico

$$X_{IN} \rightarrow f(X_{IN}) \xrightarrow{Y_{OUT}}$$

per studiare le variazioni:

$$y_{out}(t) = \alpha x_{in}$$

sistema linearizzato

$$\alpha = \frac{\partial f}{\partial x}\Big|_{x=X_{IN}}$$
 dipende dal punto di lavoro

$$\alpha$$
 γ_{out}

Analisi di Circuiti Analogici con Transistori MOS


- Quando le grandezze di interesse in un dispositivo non-lineare variano di poco nell'intorno di un punto Q della caratteristica, detto punto di lavoro o punto di funzionamento a riposo, è possibile linearizzarne la caratteristica in quel punto.
- Si approssima la caratteristica non-lineare con la tangente in Q

$$i_G = I_G + i_g = 0$$

$$v_{GS} = V_{GS} + v_{gS}$$

$$i_D = I_D + i_d$$

$$v_{DS} = V_{DS} + v_{dS}$$



Transistore MOS: Linearizzazione e Piccolo Segnale (I)

• Dispositivo a due porte: quattro variabili i_G , v_{GS} , i_D , v_{DS} . Si scelgono v_{GS} e v_{DS} come variabili indipendenti


 $Q = (V_{GS}, V_{DS})$

variabili indipendenti
$$\begin{cases} v_{GS} = V_{GS} + v_{gS} & \text{variabili dipendenti} \\ v_{DS} = V_{DS} + v_{dS} \end{cases}$$

In generale:

$$\begin{cases} i_{g} = \frac{\partial i_{G}}{\partial v_{GS}} \Big|_{Q} v_{gs} + \frac{\partial i_{G}}{\partial v_{DS}} \Big|_{Q} v_{ds} \\ i_{d} = \frac{\partial i_{D}}{\partial v_{GS}} \Big|_{Q} v_{gs} + \frac{\partial i_{D}}{\partial v_{DS}} \Big|_{Q} v_{ds} \end{cases}$$

$$\left. egin{aligned} g_i &= rac{\partial i_G}{\partial v_{GS}}
ight|_Q & g_r &= rac{\partial i_G}{\partial v_{DS}}
ight|_Q \ g_m &= rac{\partial i_D}{\partial v_{GS}}
ight|_Q & g_o &= rac{\partial i_D}{\partial v_{DS}}
ight|_Q \end{aligned}$$



doppio bipolo *lineare* descritto con parametri *G*



Transistore MOS: Linearizzazione e Piccolo Segnale (II)

Dispositivo a due porte: quattro variabili i_G , v_{GS} , i_D , v_{DS} . Si scelgono v_{GS} e v_{DS} come variabili indipendenti (parametri G)

 $Q = (V_{GS}, V_{DS})$

variabili indipendenti
$$\begin{cases} v_{GS} = V_{GS} + v_{gS} \\ v_{DS} = V_{DS} + v_{dS} \end{cases} \quad \text{variabili dipendenti} \quad \begin{cases} i_G = I_G + i_g \\ i_D = I_D + i_d \end{cases}$$

$$\begin{cases} i_G = I_G + i_G \\ i_D = I_D + i_G \end{cases}$$


Transistore MOS:


$$\begin{cases} i_{g} = \frac{\partial i_{G}}{\partial v_{GS}} \bigg|_{Q} v_{gs} + \frac{\partial i_{G}}{\partial v_{DS}} \bigg|_{Q} v_{ds} = 0 \\ i_{d} = \frac{\partial i_{D}}{\partial v_{GS}} \bigg|_{Q} v_{gs} + \frac{\partial i_{D}}{\partial v_{DS}} \bigg|_{Q} v_{ds} \end{cases} v_{ds}$$

$$i_{g} \subseteq 0$$

$$\begin{cases} i_{g} = \frac{1}{\partial v_{GS}} \Big|_{Q} v_{gs} + \frac{1}{\partial v_{DS}} \Big|_{Q} v_{ds} = 0 \\ i_{d} = \frac{\partial i_{D}}{\partial v_{GS}} \Big|_{Q} v_{gs} + \frac{\partial i_{D}}{\partial v_{DS}} \Big|_{Q} v_{ds} \end{cases}$$

$$\left. g_i = \frac{\partial i_G}{\partial v_{GS}} \right|_Q = 0 g_r = \frac{\partial i_G}{\partial v_{DS}} \right|_Q = 0$$
 $\left. g_m = \frac{\partial i_D}{\partial v_{GS}} \right|_Q = \left. g_o = \frac{\partial i_D}{\partial v_{DS}} \right|_Q$







doppio bipolo lineare descritto con parametri G


Transistore MOS: Linearizzazione e Piccolo Segnale (III)

In generale...






Per il transistore MOS...



Circuito equivalente per piccolo segnale del transistore MOS



Restano da determinare i valori di g_m e g_o , che dipendono dal punto di lavoro Q...

Transistore MOS: Linearizzazione e Piccolo Segnale (IV)

Dispositivo a due porte: quattro variabili i_G , v_{GS} , i_D , v_{DS} . Si scelgono v_{GS} e v_{DS} come variabili indipendenti

In regione di saturazione*

$$i_D = \frac{\beta}{2} (v_{GS} - V_{TH})^2 (1 + \lambda v_{DS})$$

• Linearizzando in un intorno del punto di lavoro $Q = (V_{GS}, V_{DS})$

$$i_d = i_D - I_D = \frac{\partial i_D}{\partial v_{GS}} \bigg|_{O} v_{gs} + \frac{\partial i_D}{\partial v_{DS}} \bigg|_{O} v_{ds} \longrightarrow i_d = g_m v_{gs} + g_o v_{ds}$$

doppio bipolo lineare

$$g_{m} = \left. \frac{\partial i_{D}}{\partial v_{GS}} \right|_{Q} = \beta \left. (v_{GS} - V_{TH}) \right. \left. (1 + \lambda v_{DS}) \right|_{Q} = \beta \left. (V_{GS} - V_{TH}) \right. \left. (1 + \lambda V_{DS}) \right. = \frac{2I_{D}}{V_{GS} - V_{TH}} \cong \sqrt{2I_{D}\beta}$$

$$g_o = \frac{\partial i_D}{\partial v_{DS}}\Big|_Q = \lambda \frac{\beta}{2} (v_{GS} - V_{TH})^2 |_Q = \lambda \frac{\beta}{2} (V_{GS} - V_{TH})^2 \cong \lambda I_D$$

Varie formule alternative ed equivalenti di *gm*

^{*} è possibile linearizzare il transistore MOS anche nelle altre regioni (triodo, sotto-soglia,...) ma ci si limita qui alla regione di saturazione perché è quella di maggiore interesse nelle applicazioni analogiche.




Circuito equivalente per il piccolo segnale: nMOS

- L'espressione linearizzata si può leggere in chiave circuitale.
- Per il solo piccolo segnale, un transistore MOS polarizzato in regione di saturazione, è approssimabile con un generatore di corrente controllato in tensione (quasi) ideale.

$$i_g = 0$$

$$i_d = g_m v_{gs} + g_o v_{ds}$$

$$\begin{pmatrix} i_g \\ i_d \end{pmatrix} = \begin{pmatrix} 0 & 0 \\ g_m & g_o \end{pmatrix} \begin{pmatrix} v_{gs} \\ v_{ds} \end{pmatrix}$$






Circuito equivalente per il piccolo segnale: pMOS

- Per il transistore pMOS si procede in maniera analoga
- Il circuito equivalente per il piccolo segnale è analogo a quello del transistore nMOS

$$i_{g} = 0$$

$$i_{d} = g_{m} v_{sg} + g_{o} v_{sd}$$

$$\binom{i_{g}}{i_{d}} = \binom{0}{g_{m}} \binom{0}{g_{o}} \binom{v_{sg}}{v_{sd}}$$




 $g_o \cong \lambda I_D$ (e spesso si può considerare $\cong 0$)



Piccolo Segnale: Limiti di Validità e Dinamica (I)


- La linearizzazione è un'approssimazione, tanto migliore quanto minori sono le variazioni.
 - è normalmente considerata accettabile se il transistore MOS rimane in regione di saturazione.
 - l'uscita di uno (o più) transistori dalla regione di saturazione comporta una variazione drastica di funzionamento e definisce i limiti della *dinamica* di un circuito analogico.
 - il punto di lavoro è normalmente scelto dal progettista per massimizzare la dinamica.





Piccolo Segnale: Limiti di Validità e Dinamica (II)

- La linearizzazione è un'approssimazione, tanto migliore quanto minori sono le variazioni da Q.
 - pur rimanendo in saturazione, il comportamento dei transistori MOS è comunque non-lineare.
 - questo effetto non voluto è detto distorsione (di non-linearità) e dà luogo ad un errore deterministico, tanto più grande quanto più grande è l'ampiezza del segnale.



Si procede in tre passi

- 1) Si determina il punto di lavoro Q
- Si considerano solo le grandezze elettriche costanti nel tempo, ossia:
 - si spengono i generatori variabili nel tempo (ma non la componente continua se è non nulla)
 - essendo $\partial/\partial t = 0$ per grandezze costanti nel tempo:
 - i condensatori si sostituiscono con circuiti aperti
 - gli induttori si sostituiscono con corto circuiti
 - si considerano le caratteristiche non-lineari statiche degli elementi non-lineari, eventualmente i modelli semplificati di ampio segnale.
 - si analizza il circuito e si determina punto di lavoro Q degli elementi non-lineari

- 1) Poiché il calcolo del punto Q richiede comunque una analisi non lineare, in questo corso verranno fatte ipotesi semplificative
 - → negli esercizi sarà quasi sempre pre-assegnato o ricavabile senza calcoli laboriosi
 - si formulano ipotesi sulla regione di funzionamento (quasi sempre saturazione)
 - si analizza il circuito sulla base di queste ipotesi
 - si verifica il funzionamento dei transistori MOS nella regione ipotizzata (tipicamente saturazione per applicazioni analogiche)

nMOS in saturazione

$$v_{GS} > V_{TH}$$

$$v_{DS} > v_{GS} - V_{TH}$$

pMOS in saturazione

$$v_{SG} > V_{TH}$$

$$v_{SD} > v_{SG} - V_{TH}$$

- 2) Si costruisce il circuito equivalente per il piccolo segnale
- Si considerano solo le grandezze elettriche variabili nel tempo, ossia:
 - si spengono i generatori costanti nel tempo, si considerano solo le componenti di segnale
 - si considerano gli elementi reattivi (condensatori e induttori), se presenti.
- Per gli elementi non-lineari:
 - si determinano i parametri di piccolo segnale nel punto di lavoro trovato al passo 1).
 - si sostituiscono con i relativi circuiti equivalenti per il piccolo segnale




- 3) Si risolve il circuito di piccolo segnale valutando le richieste
- funzioni di trasferimento, impedenze di ingresso e di uscita e i relativi diagrammi di Bode
 - se il circuito è dinamico, si può analizzare nel dominio della frequenza (Trasf. di Laplace)
- le uscite per il piccolo segnale dati ingressi assegnati
 - Se le assunzioni che hanno portato alla linearizzazione sono valide, il circuito da analizzare è lineare e vale il principio di sovrapposizione degli effetti
 - I segnali complessivi sono la somma dei valori nel punto Q e dei segnali di piccola ampiezza



Transistore MOS: Effetti Reattivi (I)

- Per segnali che variano rapidamente, si manifestano effetti reattivi, descrivibili con capacità parassite in generale non-lineari (dipendono dal punto di lavoro).
- Il valore di queste capacità nel punto di lavoro entra nell'equivalente di piccolo segnale



Capacità Nonlineari

$$C_{GD}(v_{GS}, v_{DS})$$

 $C_{GS}(v_{GS}, v_{DS})$
 $C_{DS}(v_{GS}, v_{DS})$

Capacità Lineari (nel punto di lavoro)

$$C_{gd} = C_{GD}(V_{GS}, V_{DS})$$

$$C_{gs} = C_{GS}(V_{GS}, V_{DS})$$

$$C_{ds} = C_{DS}(V_{GS}, V_{DS})$$



Transistore MOS: Effetti Reattivi (II)

Analisi nel dominio delle trasformate di Laplace (circuito di piccolo segnale in saturazione)

A bassa frequenza $|s| \rightarrow 0$



Il transistore nMOS in saturazione: un vero blocco funzionale analogico!


Ad alta frequenza $|s| \to \infty$

La corrente di gate non è più nulla \rightarrow Ammettenza di ingresso non nulla \otimes L'elemento Y12 diventa significativo \rightarrow L'ingresso risente dell'uscita II MOS non è più unidirezionale $\otimes \otimes$ La capacità $C_{\rm ds}$ carica l'uscita \rightarrow Ammettenza d'uscita significativa \otimes

$$I_g = (sC_{gs} + sC_{gd})V_{gs} - sC_{gd}V_{ds}$$

$$I_d = (g_m - sC_{gd})V_{gs} + (g_o + sC_{ds} + sC_{gd})V_{ds}$$

$$\begin{pmatrix} I_g \\ I_d \end{pmatrix} = \begin{pmatrix} sC_{gs} + sC_{gd} \\ g_m - sC_{gd} \end{pmatrix} \begin{pmatrix} sC_{gd} \\ g_o + sC_{ds} + sC_{gd} \end{pmatrix} \begin{pmatrix} V_{gs} \\ V_{ds} \end{pmatrix}$$



Transistore MOS: Effetti Reattivi (III)

Analisi nel dominio delle trasformate di Laplace (circuito di piccolo segnale in saturazione)

A bassa frequenza $|s| \rightarrow 0$




 $I_g = (sC_{gs} + sC_{gd})V_{gs} - sC_{gd}V_{ds}$ $I_d = (g_m - sC_{gd})V_{gs} + (g_o + sC_{ds} + sC_{gd})V_{ds}$

$$\begin{pmatrix} I_g \\ I_d \end{pmatrix} = \begin{pmatrix} sC_{gs} + sC_{gd} \\ g_m - sC_{gd} \end{pmatrix} \begin{pmatrix} sC_{gd} \\ g_o + sC_{ds} + sC_{gd} \end{pmatrix} \begin{pmatrix} V_{gs} \\ V_{ds} \end{pmatrix}$$

un vero blocco funzionale analogico!

Ad alta frequenza $|s| \to \infty$



Il transistore si comporta sempre meno come un blocco funzionale... ⊗ ⊗

