THUYẾT TRÌNH THIẾT KẾ HỆ THỐNG SỐ VỚI HDL – CE213.P21 ĐỀ TÀI

Thiết kế mạch nhân/chia dấu chấm động

Giáo viên hướng dẫn: Thạc sĩ Hồ Ngọc Diễm Sinh viên:

- Dương Hiển Gia Khang: 22520610
- Trần An Huy: 22520574



01

Tổng quan dự

<u>án</u>

03

Các module

<u>chính</u>

02

<u>Lưu đồ thuật</u>

<u>toán</u>

04

Kết quả

Các mục chính

Floating point standard

IEEE 754 Floating Point Standard

s e=exponent

m=mantissa


1 bit 8 bits


23 bits

number = $(-1)^{s}$ * (1.m) * 2^{e-127}

<u>Quay lại Chương trình</u>

Lưu đồ thuật toán






Unpack module

Unpack: Giải nén (unpack) các số dấu phẩy động:

- Extract sign: sign bit.
- Extract exponent: exponent.
- Extract mantissa: mantissa.




Unpack module

```
# Test case 1: So duong chuan
# a = 3f800000 (0.000000)
# b = 3fc00000 (0.000000)
# sign_a = 0, exp_a = 7f (127), mant_a = 800000
\# sign_b = 0, exp_b = 7f (127), mant_b = c000000
# Test case 1 passed
# Test case 2: So am chuan
# a = bf800000 (0.000000)
# b = c0d80000 (0.000000)
# sign_a = 1, exp_a = 7f (127), mant_a = 800000
\# sign_b = 1, exp_b = 81 (129), mant_b = d80000
# Test case 2 passed
# Test case 3: So khong va vo cuc
# a = 000000000 (0.000000)
# b = 7f800000 (0.000000)
\# sign a = 0, exp a = 00 ( 0), mant a = 0000000
\# sign_b = 0, exp_b = ff (255), mant_b = 800000
# Test case 3 passed
# ** Note: $finish : E:/HK2_nam3/HDL/FLT_MULTIPLEXER/Unpack_tb.v(75)
   Time: 13 ns Iteration: 0 Instance: /unpack_testbench
```

Exponent_unit module

Cộng phần Exponent của 2 số sau đó trừ/cộng vào phần bias



Mantissa_unit module

```
# Starting mantissa_unit testbench...
# mant_a = 10000000, mant_b = 500000
                500000000000 (0x00746a528800)
# ? Product =
# ? Quotient = 0 (0x0000000)
# mant a = 1234567, mant b =
# ? Product = 1234567 (0x00000012d687)
# ? Quotient = 67108864 (0x4000000)
# mant a = 7654321, mant b = 7654321
# ? Product = 58588629971041 (0x35493a7a3061)
# ? Quotient = 67108864 (0x4000000)
 mant a = 1000, mant b = 0
# ? Product = 0 (0x00000000000)
# ? Quotient = 134217727 (0x7fffffff)
mant_a = 1, mant_b = 10000000
# ? Product = 10000000 (0x000000989680)
# ? Quotient = 6 (0x0000006)
# ** Note: $finish : E:/HK2_nam3/HDL/FLT_MULTIPLEXER/mantissa_unit_tb.
# Time: 50 ns Iteration: 0 Instance: /tb_mantissa_unit
```

Nhân/Chia các phần định trị. Phần định trị 32-bit có 23 bit ẩn và 1 bit ẩn (implicit 1), tổng cộng 24 bit cho đô chính xác:

- Nếu dùng phép nhân thì kết quả sẽ là 48 bit
- Ngược lại, phép chia sẽ có kết quả là 27 bit
- Khi nhân/chia hai số, ta giữ bit ẩn, và sau khi nhân thì kết quả cần chuẩn hóa và làm tròn lại tại các module normalization, rounding.

Wave - Default												
∻ +	Msgs											
→ /tb_mantissa_unit/ → /tb_mantissa_unit/	000001	0f4240	12d6	87	Ţ,	4cbb1	Ţ,	0003e8		000001		
→ /tb_mantissa_unit/		07a120	10000	01	7	4cbb1		000000	I	989680		
→ /tb_mantissa_unit/p		00746a528800	20000	0012d687		5493a7a3061		000000000000		000000989680		
/tb_mantissa_unit/q	0000006	0000000	4000	000	· ·	1000000		7ffffff		0000006		

Normalization module


```
----- Multiply Test -----
Mantissa Input : 8000000000000
Exponent In
                 : 127
Normalized Mant
                 : 4000000
Normalized Exp
                 : 128
Underflow
                 : 0
Overflow
                 : 0
----- Multiply Test -----
Mantissa Input : 4000000000000
Exponent In
                 : 127
Normalized Mant
                 : 4000000
Normalized Exp
                 : 127
Underflow
                 : 0
Overflow
                 : 0
----- Multiply Test -----
Mantissa Input : 1000000000000
Exponent In
                 : 127
Normalized Mant : 4000000
                 : 125
Normalized Exp
Underflow
                 : 0
Overflow
----- Multiply Test -----
Mantissa Input : 0000000000000
Exponent In
                 : 127
Normalized Mant
                 : 00000000
Normalized Exp
                 : 0
Underflow
                 : 1
Overflow
                 : 0
```

```
Divide Test -----
Mantissa Input
                : 000004000000
Exponent In
                 : 127
Normalized Mant : 4000000
Normalized Exp
                 : 127
                 : 0
Underflow
Overflow
        Divide Test -----
Mantissa Input
                : 000002000000
Exponent In
                 : 127
Normalized Mant : 4000000
Normalized Exp
                 : 126
Underflow
                 : 0
Overflow
        Divide Test -----
Mantissa Input
                : 0000000000000
Exponent In
                 : 127
Normalized Mant : 0000000
Normalized Exp
Underflow
                 : 1
Overflow
```

- Nhân (is_divide_op = 0)
 - Nếu bit MSB là 1 tại bit 47 → shift phải
 1, cộng exp +1
 - Nếu MSB ở bit 46 → giữ nguyên
 - Nếu MSB thấp hơn: tìm vị trí 1, dịch trái, trừ exponent
 - Néu không có bit 1 → kết quả là 0 → underflow
- Chia (is_divide_op = 1)
 - Nếu bit 26 (MSB của mantissa chia) là
 1 → đã chuẩn
 - Nếu nhỏ hơn, dịch trái 1 bit, trừ exponent
 - Néu mant_b = 0 từ trước đó → không tính normalization (được xử lý ngoài)

Rounding module

```
Norm Mant
                  Norm Exp
                                  Rounded Mant
                                                 Rounded Exp
                                         000000
   10
   000000000000000000000001100
                                         000002
   0000000000000000000000010110
                                         000003
                                                  10
   0000000000000000000000011101
                                         000004
  0000000000000000000000100011
                                         000004
   111111111111111111111111111100
                                         000000
                : E:/HK2_nam3/HDL/FLT_MULTIPLEXER/rounder_tb.v(55)
Note: $finish
Time: 60 ns Iteration: 0 Instance: /tb_rounding
```



- Chuẩn IEEE-754 yêu cầu:
- Định trị chỉ có 23 bit.
- Nhưng để làm tròn chính xác, ta cần thêm 3 bit phụ: G, R, S
 (Guard, Round, Sticky).
- rounding là bước quyết định cắt hay làm tròn lên dựa trên các bit phụ này.

```
-Quy tắc làm tròn (round-to-nearest-even):


if (G && (R || S || LSB))


temp_mant = temp_mant + 1;

-Làm tròn lên khi:
```

- \cdot G=1 và (R hoặc S khác 0) → có phần dư đáng kể.
- Hoặc tie (G=1, R=S=0) và LSB hiện tại $= 1 \rightarrow làm$ tròn thành số chẵn.

fp_arithmetic module





Chức năng: Module chính để thực hiện phép nhân hoặc chia hai số dấu phẩy động 32-bit theo chuẩn IEEE-754.

Cấu trúc gồm 5 giai đoạn:

- 1. Unpack: Tách dấu, số mũ, phần trị.
- 2. Exponent Unit: Tính số mũ mới (cộng hoặc trừ và trừ bias).
- 3. Mantissa Unit: Thực hiện nhân hoặc chia phần trị.
- 4. Normalization: Đưa kết quả phần trị về dạng chuẩn 1.F.
- 5. Rounding: Làm tròn kết quả và điều chỉnh số mũ nếu cần.