Appunti di Architetture Avanzate dei Calcolatori

Matteo Gianello

11 novembre 2013

Quest'opera è stata rilasciata con licenza Creative Commons Attribuzione - Non commerciale - Condividi allo stesso modo 3.0 Unported. Per leggere una copia della licenza visita il sito web http://creativecommons.org/licenses/by-nc-sa/3.0/deed.it @①③.

Indice

1	Pip	elining	3
	1.1	Concetti base	3
		1.1.1 Reduced Instruction Set nei processori MIPS	3
		1.1.2 Esecuzione delle istruzioni	6
		1.1.3 Implementazione base di un MIPS	7
	1.2	Pipelining	8
		1.2.1 Implementazione di una Pipeline	10
	1.3	Il problema del "Hazard"	11
		1.3.1 Data Hazard	13
	1.4	Analisi delle performance	15

Introduzione

Il corso di Architetture Avanzate dei Calcolatori si prefigge lo scopo di fornire una vista sulle più recenti architetture avanzate dei calcolatori, introducendo i meccanismi base delle microarchitetture che si possono ritrovare nei moderni microprocessori, ed infine fornire le ragioni dietro alle tecniche adottate nelle architetture dei computer.

1 Pipelining

1.1 Concetti base

Definiamo prima di tutto quali sono le principali caratteristiche dell'architettura MIPS partendo dalla definizione delle istruzioni utilizzate dai calcolatori. Esistono due tipi di istruzioni le MISC e le RISC; le istruzioni **RISC** (Reduced Instruction Set Computer) sono istruzioni semplici che posssono essere eseguite in un unico ciclo di clock e ottimizzate per le performance sulle CPU CISC. Le architetture MISC sono solitamente di tipo LOAD/STORE, ovvero gli operandi della ALU arrivano da dei registri posti nella CPU e non direttamente caricati dalla memoria, questa caratteristica richiede che siano necessarie due particolari istruzioni:

- load che carica i dati dalla memoria ai registri
- store che sposta i dati dai registri alla memoria

Infine altra caratteristica fondamentale per le architetture MISC è l'utilizzo della *Pipeline* una tecnica di ottimmizzazione basata sull'esecuzione sovrapposta di molteplici istruzioni sequenziali.

1.1.1 Reduced Instruction Set nei processori MIPS

Vediamo ora quali sono le diverse istruzzioni di tipo RISC e come sono rappresentate nel calcolatore

Istruzioni ALU Vediamo innanzitutto le istruzioni di somma ovvero quelle eseguite dalla ALU. Possono essere di due tipi, una somma tra due registri oppure una somma con un indice prestabilito (utile ad esempio per spostarsi con gli array o nei cicli). Vediamo lo pseudo codice assembly

```
add $s1, $s2, $s3  # $s1 <- $s2 + $s3
addi $s1, $s2, 4  # $s1 <- $s2 + 4
```

Mentre in Figura 1 vediamo come è suddivisa un'istruzione in un registro nel caso di somma tra due registri. I diversi campi indicano rispettivamente:

op	rs	rt	rd	shamt	funct
6 bit	5 bit	5 bit	5 bit	5 bit	6 bit

Figura 1: Divisione delle informazioni in un registro di un istruzione ALU di tipo registro-registro

op identifica il tipo di istruzione ALU da eseguire

rs indica il registro nel quale è contenuto il primo operando

rt indica il registro nel quale è contenuto il secondo operando

rd indica il registro di destinazione

shamt sta ad indicare i bit di shift amount

funct identifica i diversi tipi di istruzione

op	rs	rt	immediate
6 bit	5 bit	5 bit	16 bit

Figura 2: Divisione delle informazioni in un registro di un istruzione ALU di tipo diretto

Nella Figura 2 vediamo invece la suddivisione di un registro nel caso di un operazione di ALU immediata. La suddivisione dei diversi campi è la seguente:

op identifica l'istruzione di tipo immediato

rs indica il registro nel quale è posizionato il primo operando

rt indica il registro di destinazione del risultato

immediate contiene il valore per l'operazione immediata nel range -2^{15} e $+2^{15}-1$

Istruzioni LOAD/STORE Le istruzioni di load e di store sono quelle che permettono di caricare e scaricare i valori dai registri della CPU alla memoria centrale e viceversa. Una suddivisione dei registri per quanto riguarda le istruzioni di load e store è identificata in Figura 3. La suddivisione del registro è la seguente:

op	rs	rt	offset
6 bit	5 bit	5 bit	16 bit

Figura 3: Divisione delle informazioni in un registro di un istruzione tipo load/store

op identifica l'istruzione di tipo load o store

rs identifica il registro base

rt identifica il registro sorgente o destinazione per i dati delle operazioni di store o di load da o per la memoria

offset da sommare all'indirizzo contenuto in rs per calcolare l'indirizzo di memoria

Istruzioni di salto Le istruzioni di salto sono di due tipi, possiamo avere istruzioni di salto condizionato oppure istruzioni di salto incondizionato. Per quanto riguarda il salto condizionato si ha quando si decide se saltare ad una determinata istruzione in base al valore di una condizione. Lo pseudo assembly di tale istruzione è:

beq \$s1, \$s2, L1

che corrisponde alla condizione se \$s1 = \$s2 allora salta all'etichetta L1. La suddivisione del registro per questo tipo di istruzione è mostrata in Figura 4

ор	rs	rt	address
6 bit	5 bit	5 bit	16 bit

Figura 4: Divisione delle informazioni in un registro di un istruzione tipo branch condizionato

op identifica l'istruzione di tipo branch condizionale

rs identifica il primo registro da comparare

rd identifica il secondo registro da comparare

address identifica l'offsett rispetto al PC che corrisponde all'indirizzo dell'etichetta

Per quanto riguarda il salto incondizionato il funzionamento è molto più semplice, quando si raggiunge l'istruzione di salto il PC punta direttamente all'istruzione indicata dall'etichetta. Un esempio di suddivisione dei registri è rappresentato in Figura 5 dove i valori indicano




Figura 5: Divisione delle informazioni in un registro di un istruzione tipo branch incondizionato rispettivamente

op identifica il tipo di istruzione

address identifica l'indirizzo della prossima istruzione da eseguire

Possiamo suddividere le operazioni in tre categorie in base a come vengono eseguite:

- Tipo R (Registro)
 - Istruzione ALU
- Tipo I (Immediate)
 - ALU immediate
 - Istruzioni Load/Store
 - Istruzioni di salto condizionato

- Tipo J (jump)
 - Istruzioni di salto incondizionato

Il perché di questa divisione lo si capisce molto facilmente dallo schema in Figura 6 nel quale vengono confrontati le diverse suddivisioni degli Instruction Register.

	6-bit	5-bit	5-bit	5-bit	5-bit	6-bit	
	31 26	25 21	20 16	15 11	10 6	5 0	
R	op	rs	rt	rd	shamt	funct	
I	op	rs	rt		offset/imr	nediate	
J	op		8	address			

Figura 6: Divisione dei registri nei diversi casi di operazione

1.1.2 Esecuzione delle istruzioni

Vediamo ora come possono essere implementate le diverse istruzione in ambiente MIPS. Tutte le istruzioni possono essere implementati con almeno 5 cicli di clock nei quali vengono svolte le seguenti operazioni

- 1. **Instruction Fetch Cycle:** durante questo ciclo viene inviato il contenuto del *Program Counter* all'*Instruction Set* e aggiornare il PC alla prossima istruzione aggiungendo 4 al valore attuale (le istruzioni sono di 4 bytes)
- 2. Instruction Decode and Register Read Cycle: in questo ciclo si decodifica l'istruzione corrente e si leggono dal *Register File* i registri necessari corrispondenti ai registri specificati nei campi dell'istruzione. Si fa inoltre l'estensione del segno nel caso sia necessario.
- 3. Execution Cycle In questo ciclo la ALU effettua le operazioni sugli elementi che sono stati preparati nel ciclo precedente. In base alle istruzioni la ALU esegue le seguenti operazioni
 - Istruzione ALU registro-registro: la ALU esegue le operazioni sugli operandi che ha letto dal Register File
 - Istruzioni ALU immediate: la ALU esegue l'operazione specificate sul primo operando letto dal *Register File* e sul operando immediato al quale è stata applicata l'estensione di segno.
 - Istruzioni Load/Store la ALU aggiunge all'indirizzo base l'offset per calcolare l'indirizzo effettivo.
 - Istruzioni di salto condizionato: la ALU compara i due registri e calcola l'indirizzo target del salto e incrementa il PC
- 4. Memory Access (ME): durante questo ciclo le istruzioni di Load effettuano la lettura dalla memoria usando l'indirizzo effettivo calcolato al ciclo precedente, le istruzione di Store scrivono nella memoria i dati provenienti dal registro, infine, le istruzioni di Branch aggiornano il valore del Program Counter con l'indirizzo target

5. Write-Back Cycle (WB): in questo ciclo le istruzioni di *Load* scrivono i dati letti dalla memoria nel registro di destinazione mentre le istruzioni di *ALU* scrivono il risultato delle operazioni nei registri di destinazione.

Come possiamo notare le diverse operazioni non usano sempre tutti i cicli appena descritti ma solitamente (tranne nel caso della *load*) attraversano solo alcune fasi come possiamo vedere dallo schema in Figura 7.

Mentre nella tabella di Figura 8 possiamo vedere le latenze di ogni operazione nel caso di tempo di ciclo uguale ad 1 secondo.

ALU Instructions: op \$x,\$y,\$z

Instr. Fetch	Read of Source	ALU OP	Write Back of
&. PC Increm.	Regs. \$y and \$z	(\$y op \$z)	Destinat. Reg. \$x

Load Instructions: lw \$x,offset(\$y)

Instr. Fetch	Read of Base	ALU Op.	Read Mem.	Write Back of
& PC Increm.	Reg. \$y	(\$y+offset)	M(\$y+offset)	Destinat. Reg. \$x

Store Instructions: sw \$x,offset(\$y)

Read of Base Reg.	ALU Op.	Write Mem.
\$v & Source \$x	(\$y+offset)	M(\$y+offset)

Conditional Branch: beq \$x,\$y,offset

Instr. Fetch	Read of Source	ALU Op. (\$x-\$y)	Write
& PC Increm.	Regs. \$x and \$y	& (PC+4+offset)	PC

Figura 7: Cicli eseguiti da ogni operazione

Instruction Type	Instruct. Mem.	Register Read	ALU Op.	Data Memory	Write Back	Total Latency
ALU Instr.	2	1	2	0	1	6 ns
Load	2	1	2	2	1	8 ns
Store	2	1	2	2	0	7 ns
Cond. Branch	2	1	2	0	0	5 ns
Jump	2	0	0	0	0	2 ns

Figura 8: Latenza delle diverse operazioni

1.1.3 Implementazione base di un MIPS

Vediamo ora come potrebbe essere una semplice implementazione di un MIPS. Come notiamo dalla Figura 9 abbiamo che la parte di memoria dedicata alle istruzioni (*Instruction Memory*) è di sola lettura ed è separata dalla memoria dedicata ai dati (*Data Memory*). Inoltre abbiamo

32 registri organizzati in un Register File (RF) con 2 porte di lettura e una porta in scrittura. Stabiliamo ora come viene implementato il clock del circuito; possiamo avere due possibilità,




Figura 9: Esempio di implementazione di MIPS

la prima è avere un unico ciclo di clock lungo quanto il percorso critico necessario per eseguire l'istruzione di load (la più lunga), la seconda è avere un ciclo di clock lungo quanto un singolo passaggio in uno dei componenti prima analizzati.

Analizziamo innanzitutto il caso di singolo ciclo, in questo caso il ciclo dovrà avere una durata pari al tempo necessario per eseguire un'istruzione di load che come abbiamo visto è pari a T = 8ns (f = 125 MHz). Assumiamo quindi che ogni istruzione verrà eseguita in un singolo ciclo di clock, ogni modulo verrà utilizzato una sola volta per clock e quei moduli che dovrebbero essere utilizzati più di una volta dovranno essere duplicati. Inoltre dobbiamo tener conto anche delle differenze tra i diversi tipi di istruzioni, infatti, all'ingresso di scrittura dell'RF possiamo avere dati provenienti da una ALU e quindi di lunghezza [15-11] bit oppure dati provenienti da una load/store con una lunghezza di [20-16] bit questo richiede un Multiplexer all'ingresso dei registri nel RF. In secondo luogo al secondo ingresso della ALU possiamo avere avere il dato proveniente da un registro nel caso di operazioni ALU oppure l'offset per le istruzioni di load/store, questo richiede un MUX al secondo ingresso della ALU. Infine i dati all'output del Destination Register possono arrivare sia dal risultato della ALU oppure dal Data Memory nel caso di load questo comporta l'utilizzo di un MUX all'ingresso in scrittura dei dati su RF. In Figura 10 vediamo l'implementazione completa di un MIPS a ciclo singolo con l'introduzione, oltre che dei MUX precedentemente specificati, abche di due ALU (parte alta della figura) che permettono l'implementazione dei branch, e della logica di controllo (in rosso nella figura)

Veniamo ora al caso in cui il ciclo di clock sia di lunghezza pari al tempo necessario per un singolo modulo T=2ns questo comporta che per eseguire un'istruzione di load sono necessari 5 cicli di clock. Ogni fase dell'istruzione richiede un ciclo di clock ma questo permette la condivisione dei moduli tra diverse istruzioni in differenti cicli di clock, anche se questo richiede l'inserimento di registri tra un unità e l'altra.

1.2 Pipelining

Il pipelining è una tecnica di ottimizzazione basata sull'esecuzione multipla sovrapposta di istruzioni sequenziali. L'idea fondamentale è quella di sfruttare il parallelismo intriseco delle istruzioni sequenziali in quanto l'esecuzione di una istruzione è suddivisa in fasi differenti (pipelines stages) che richiedono soltanto una piccola frazione di tempo per essere completate. I diversi stati sono connessi in sequenza nella pipeline, un'istruzione entra da una parte procede attraverso i diversi




Figura 10: MIPS a singolo ciclo con logica di controllo




Figura 11: Confronto tra esecuzione sequenziale e pipelined

stadi e esce all'altro capo come in una catena di montaggio.

I vantaggi di questa tecnica è che è completamente trasparente al programmatore inoltre come in una catena di montaggio il tempo necessario per eseguire un'istruzione è uguale al caso in cui l'istruzione sia eseguita senza pipeline. Quello che la pipeline fa non è ridurre il tempo di esecuzione ma incrementare il numero di istruzioni eseguite contemporaneamente e perciò aumentare la frequenza di completamento come vediamo in Figura 11

Il tempo necessario per far avanzare un'istruzione di una fase corrisponde ad un ciclo di clock, le diverse fasi perciò devono essere sincronizzate, il periodo di clock deve essere uguale al tempo di esecuzione della fase più lenta (nel nostro esempio 2ns). L'obiettivo è quello di bilanciare la lunghezza di ogni fase della pipeline in modo da avere uno speedup ideale uguale al numero di fasi della pipeline.

Nel caso ideale vediamo come la pipeline sia più efficiente sia dell'architettura a singolo ciclo che a quella multi-ciclo viste in precedenza. Nel caso di una CPU1 non pipeline con un unico ciclo di clock della durata di 8ns contro una CPU2 con una pipeline a 5 stadi e ciclo di 2ns abbiamo che:

- la *latenza* ovvero il tempo necessario per una istruzione è peggiore nel caso di CPU2: 8ns
- il throughput è notevolmente migliorato: 1 istruzione/8ns vs 1 istruzione/2ns

Nel caso di CPU3 multi-ciclo senza pipeline contro un'architettura CPU2 descritta in precedenza abbiamo:

- la latenza resta invariata: 10 ns
- il throughput cresce di ben 5 volte: 1 istruzione/10ns vs 1 istruzione/2ns

1.2.1 Implementazione di una Pipeline

Innanzitutto vediamo quali fasi devono attraversare ciascuna operazione in quanto non tutte le fasi sono necessarie per tutte le operazioni, uno schema riassuntivo è specificato in Figura 12.

IF	ID	EX	ME	WB				
Instruction Fetch	Instruction Decode	Execution	Memory Access	Write Back				
ALU Instructions: op \$x,\$y,\$z								
Instr. Fetch	Read of Source	ALU Op.		Write Back				
& PC Increm.	Regs. \$y and \$z	(\$y op \$z)		Destinat. Reg. \$x				
Load Instruction	ıs: lw \$x,offse	et(\$y)						
Instr. Fetch	Read of Base	ALU Op.	Read Mem.	Write Back				
& PC Increm.	Reg. \$y	(\$y+offset)	M(\$y+offset)	Destinat. Reg. \$x				
Store Instruction	ns:sw \$x,offse	et(\$y)						
Instr. Fetch	Read of Base Reg.	ALU Op.	Write Mem.					
& PC Increm.	\$y & Source \$x	(\$y+offset)	M(\$y+offset)					
Conditional Branches: beq \$x,\$y,offset								
Instr. Fetch	Read of Source	ALU Op. (\$x-\$y)	Write					
& PC Increm.	Regs. \$x and \$y	& (PC+4+offset)	PC					

Figura 12: Fasi della pipeline necessarie ad ogni istruzione

La divisione dell'esecuzione di una istruzione in 5 fasi implica che in ogni ciclo di clock cinque istruzione sono in esecuzione questo comporta la necessità di inserire dei *registri* tra una fase e l'altra della pipeline per separare i diversi stage.

In Figura 13 vediamo una possibile implementazione di un'architettura MIPS pipelined con l'introduzione dei registri tra le fasi (in verde).

1.3 Il problema del "Hazard"

Si ha un *hazard* quando vi è una dipendenza tra istruzioni diverse e la sovrapposizione dovuta al pipeline cambia l'ordine delle dipendenze sugli operandi. Hazard previene l'esecuzione della prossima istruzione nel ciclo di clock designato ma così facendo riduce le performance allontanandole dallo speedup ideale.

Possiamo distinguere tre classi di hazard:

- Structural Hazards: si ha quando diverse istruzioni cercano di utilizzare la stessa risorsa simultaneamente (stessa memoria per istruzioni e dati)
- Data Hazards: si ha quando si cerca di utilizzare un risultato prima che questo sia pronto(istruzione dipendente dalla precedente che è nella pipeline)
- Control Hazards: si ha quando si deve prendere una decisione sulla esecuzione della prossima istruzione prima della valutazione di una condizione (branch condizionali)

Tra questi tre tipi di hazard il pimo non può presentarsi nelle architetture MIPS in quanto lo spazio di memoria dedicato alle istruzioni e quello dedicato ai dati sono fisicamente separati.




Figura 13: Schema di un MIPS con pipeline




Figura 14: Esempio di data hazard

1.3.1 Data Hazard

Per quanto riguarda il data hazard si verifica quando sono in esecuzione nella pipeline due o più istruzioni dipendenti.

```
sub $2, $1, $3 and $12, $2, $5 #1^{\circ} operando dipende dalla sub or $13, $6, $2 #2^{\circ} operando dipende dalla sub $add $14, $2, $2 #1^{\circ} & 2^{\circ} operando dipendono dalla sub sw $15, 100($2) #Il registro base dipende dalla sub
```

Come vediamo dall'esempio in Figura 14 abbiamo che le istruzioni successive alla sub debbono aspettare che la prima istruzione arrivi nella fase di *write-back* prima di poter utilizzare il dato come avviene per l'ultima istruzione evidenziata da una freccia verde. Esistono diversi meccanismi per far si che queste dipendenze vengano soddisfatte, le principali si possono suddividere in due categorie:

- Tecniche di compilazione: in questa categoria rientra il re-scheduling dellle operazioni in modo da inserire istruzioni indipendenti tra le istruzioni correlate in modo da permettere il calcolo dei valori necessari; nel caso non sia possibile inserire altre operazioni il compilatore inserisce delle nop ovvero delle no operation
- Tecniche hardware: in questa categoria rientrano la possibilità di inserire delle bubbles o degli stalli oppure le tecniche di Data Forwarding e di Bypassing

Vediamo innanzi tutto un esempio di inserimento di nop in Figura 15 Come vediamo l'inserimento di nop perggiora lo speedup ideale.cosa che invece non succede se si applicano le tecniche di scheduling in quanto non vengono inserite istruzioni inutili nell'esecuzione delle istruzioni ma viene modificato semplicemente l'ordine nel quale vengono eseguite.

Il caso di inserimento di stalli è molto simile a quello di inserimento delle nop la differenza sta nel fatto che si ferma l'esecuzione dell'istruzione dipendente il tempo necessario affinchè l'istruzione in esecuzione renda disponibile il dato come vediamo in Figura 16, ache in questo caso abbiamo un peggioramento dello speedup ideale.

Data Forwarding Il data forwarding è una tecnica hardware che comporta l'utilizzo dei risultati temporanei immagazzinati nei registri della pipeline, per fare ciò abbiamo bisogno di aggiungere dei multiplexer all'ingresso della ALU per selezionare gli ingressi. In Figura 17 e Figura 18 vediamo uno schema riassuntivo dei collegamenti con i vari stadi dei multiplexere e lo




Figura 15: Esempio di uso nop




Figura 16: Esempio di uso degli stalli

schema hardware. Con l'architettura attuale nel caso di accesso sia in lettura che in scrittura su di uno stesso registro nello stesso ciclo di clock è necessario introdurre uno stallo nell'esecuzione. Nel caso, invece, di *pipeline ottimizzata* possiamo assumere che la fase di lettura avviene nelle seconda metà del ciclo di clock mentre la fase di scrittura nella prima metà; in questo modo nel caso in cui lettura e scrittura facciano riferimento allo stesso registro non è necessario inserire stalli




Figura 17: Esempio di uso degli stalli

1.4 Analisi delle performance

L'utilizzo della pipeline aumenta il throughput della CPU ma non riduce il tempo di esecuzione della singola istruzione, anzi solitamente aumenta la latenza di ogni istruzione bisogna quindi bilanciare il numero di fasi con l'overhead dovuto alla pipeline.

Definito $IC = Instruction\ Count$ possiamo determinare il numero di cicli di clock necessari per una operazione

$$\#Clock\ Cycle = IC + \#Stall\ Cycles + 4$$
 $CPI = Clock\ Per\ Instruction = \#Clock\ Cycle/IC = (IC + \#Stall\ Cycles + 4)/IC$
 $MIPS = f_{clock}/(CPI*10^6)$




Figura 18: Schema MIPS con forwarding