2044252 – מערכות ספרתיות ומבנה המחשב

סיכום החומר



עריכה: אורי צנגוט

תוכן עניינים

2	ייצוג מספרים וקודים לקידוד ספרות
9	קודים לגילוי ותיקון שגיאות
12	Assembly
15	קריאה לפונקציות
16	אלגברה בוליאנית ופונקציות מיתוג
22	זמני השהייה של שערים לוגיים
26	תכן לוגי
32	רכיבי זיכרון וחישוב זמנים
37	מערכות סינכרוניותמערכות סינכרוניות
41	Pipeline
43	תקשורת
45	פורמט פקודה בRISC-V
48	
51	RISC-V Multi Cycle
56	חריגות ופסיקותחריגות ופסיקות
58	Pipelined RISC-V

<u>הקדמה</u>

זהו סיכום המכסה את רוב החומר הנלמד בקורס 044252 – מערכות ספרתיות ומבנה המחשב. הסיכום נכתב לפי מצגות ההרצאות והתרגולים המפורסמות באתר הקורס (והזכויות שמורות לעורכי מצגות אלה) ולפי המחברת האישית שלי. ייתכנו טעויות ויש לקחת את כל הכתוב בערבון מוגבל. בהצלחה במבחן! ©

ייצוג מספרים וקודים לקידוד ספרות

מושגים בסיסיים

- <u>בסיס</u> מספר הספרות המייצגות מספר.
- בסיס עשרוני בסיס בו יש 10 ספרות (0-9). מיקום הספרה (i) קובע את המשקל שתקבל.
 - $w=b^i$ בבסיס b כלשהו, משקלה הוא משקל משקלה במקום ו-
 - הספרה ביותר least significant bit $-\underline{LSB}$
 - הספרה ביותר -most significant bit $-\underline{MSB}$

מעבר מבסיס b כלשהו לבסיס

מעבר זה נעשה עייי הכפלת כל ספרה במספר, במשקלה המתאים.

$$N = \sum_{i} d_{i} * w_{i}$$

- ערך המספר במספרים עשרוניים N \circ
 - d_i הספרה היית $-d_i$
- $w_i = b^i$ משקלה של הספרה הוית, כאשר w_i ס

:לדוגמה

$$(A31)_{16} = 10 * 16^2 + 3 * 16^1 + 1 * 16^0 = (2609)_{10}$$

 $(7135)_8 = 7 * 8^3 + 1 * 8^2 + 3 * 8^1 + 5 * 8^0 = (3677)_{10}$

מעבר מבסיס 10 לבסיס b מעבר

נפעל ע״פ האלגוריתם הבא: נחלק את המספר כל פעם בb, נכתוב כל פעם את שארית החלוקה, והתוצאה היא בעל ע״פ האלגוריתם הבא: נחלק את המספר היא הLSB והאחרונה היא השוקה כאשר הראשונה היא השנה היא השונה היא השנה באשר הראשונה היא השונה היא השנה באשר הראשונה היא השנה בישר הראשונה היא השנה היא השנה בישר הראשונה היא הראשונה בישר הראשונה היא הראשונה היא הראשונה הראשונה היא הראשונה ה

(בסיס 16) חשב את המספר 500 בבסיס הקסהדצימלי בסיס $\underline{1}$

ערד	שארית החלוקה ב16	
500		
31	4	LSB
1	(F) 15	
0	1	MSB

 $(1F4)_{16} = (500)_{10}$: תשובה

(בסיס בינארי (בסיס בינארי (בסיס בינארי) דוגמה בינארי $\underline{}$

ערד	שארית החלוקה ב2	
13		
6	1	LSB
3	0	
1	1	
0	1	MSB

 $(1101)_2 = (13)_{10}$: תשובה

מעבר בין בסיסים שהם חזקות אחד של האחר

נחלק את הספרות לקבוצות בגודל המעריך. לדוגמה, אם נרצה לעבור מבסיס בינארי לבסיס החלק את הספרות לקבוצות של 4 , כיוון ש 24 = 16 .

כעת ניתן להמיר כל קבוצה לספרה ולשרשרן באותו הסדר.

 $(1101011100001111)_2$ את המספר 16 לדוגמה, נחשב בבסיס

 $1101\{13=D\}$ $0111\{7\}$ $0000\{0\}$ $1111\{15=F\}$

 $(1101011100001111)_2 = (D70F)_{16}$ ומכאן ש

2nd complement – 2טיטת המשלים ל

שיטת המשלים ל-2 היא שיטה לייצוג מספרים עם סימן בבסיס בינארי. בשיטה זאת הסיבית הגבוהה ביותר (MSB - Most Significant Bit) מייצגת את הסימן של המספר (חיובי או שלילי) ושאר הספרות מייצגות את המספר. שיטה זו מקובלת במחשבים לייצוג בינארי של מספרים שעשויים להיות שליליים,

sign

וכן לבצע עליו פעולות בסיסיות. טווח הייצוג הוא

אם חיובי – הערך הבינארי של המספר אם שלילי – המשלים של הערך הבינארי של המספר **+ 1**

$$-2^{N-1} \le A \le 2^{N-1} - 1$$

כיוון שקל יחסית לחשב את ערך המספר

. כיוון שיש N-1 ביטים לייצוג ספרות, ועוד ביט אחד לייצוג סימן

: ייצוג המספר נעשה באופן הבא

$$sign = egin{cases} 0-positive & 0,0 &$$

- אם המספר שלילי, מתחילים עם המספר בערך מוחלט (כבשלב הקודם)
 - כל ספרה הופכת לספרה הנגדית (1ל0 ו0ל1)
 - מוסיפים 1.

לדוגמה, נייצג את המספר -10 בשיטת המשלים ל2:

נתחיל עם המספר בערך מוחלט +10 : 01010

נבצע היפוך של הספרות:

10110 : 1+ נבצע #

וזוהי התוצאה הסופית.

(אם יש carry פשוט מתעלמים ממנו)

<u>: גלישה</u>

יש לשים לב כי חיבור שני מספרים שליליים עלול להביא לתוצאה חיובית (וההפך), כלומר לגלישה.

לדוגמה: (-4) + (3-) (נבצע את שלושת השלבים ממקודם:)

011 100 #

100 011#

101 100#

 $7 - \neq 1 = 001 = 101 + 100$

מספר ערד (ללא 2's בינארי סימן) complement 000 0 001 1 1 010 2 011 3 100 -4 101 -3 5 110 -2 6

7

111

-1

לעומת זאת, חיבור מספר שלילי וחיובי (תקניים) תמיד ייתן תוצאה תקינה.

tloating point – נקודה צפה

נקודה צפה (floating-point) היא שיטת ייצוג למספרים ממשיים. הנקודה משתמשת בייצוג ספרתי על מנת לשמור ערך המהווה קירוב של מספר ממשי. השיטה יעילה גם לרישום מספרים ארוכים. שיטת הנקודה הצפה היא שיטה מקובלת לייצוג מספרים במחשב.

השם ״נקודה צפה״ מציין את העובדה שבשיטת ייצוג זו, מספר הספרות משמאל לנקודה העשרונית ומימין לה גמיש, בהתאם למספר המיוצג (להבדיל מייצוג בשיטת נקודה קבועה, שבו מספר הספרות של המספר המיוצג קבוע).

נשתמש בשיטה זו עיימ לייצג מספרים מאוד גדולים או שברים.

נחלק את הביטים באופן הבא:



: ערך המספר יקבע עייפ הנוסחה הבאה

 $E \leq 254$) מצב מנורמל •

Value =
$$(-1)^S * 2^{E-B} * (1+F)$$

E = 0 מצב לא מנורמל •

Value =
$$(-1)^S * 2^{E-B+1} * F$$

- : E=255 אם •
- Value = ∞ אם F=0 אם \circ
- מייצג מספר לא קיים , Value = NaN אז , $F \neq 0$ ס

איך נקבע מה ערך הMantissaי

					_
2 ⁻¹	2^{-2}	2^{-3}	•••	2^{-23}	:כל ביט במקום ה ${ m i}$ מייצג את הערך 2^{-i} , כלומר


לדוגי אם הביטים הם: 0000 0000 0000 הביטים הם

אז נקבע כי

$$F = 2^{-1} + 2^{-3} + 2^{-5} = \frac{1}{2} + \frac{1}{8} + \frac{1}{32} = \frac{21}{32} = 0.65625$$

⁽²⁵⁴ מיים אוה בדיוק אוה בדיוק חצי RiscVב, זהו גודל קבוע. ב $B=\mathrm{Bias}$

• 1) מהו ערכו של הייצוג הבא!




$$\mathsf{F} = 2^{-1} + 2^{-2} = 0.75 \bullet$$

Value =
$$(-1)^0 * 2^{128-127} * 1.75 = 3.5$$

• כיצד יראה מספר זה בייצוג הקסדסימלי (בסיס 16)!

0x40600000

2 • מהו ערכו של הייצוג הבא!



$$\mathsf{F} = 2^{-3} + 2^{-4} + 2^{-5} + 2^{-6} + 2^{-9} = 0.236328125 \bullet$$

Value =
$$(-1)^0 * 2^{132-127} * 1.236328125$$

= $1.236328125 * 2^5$

• כיצד יראה מספר זה בייצוג הקסדסימלי (בסיס 16)!

0x421E4000

קודים בינאריים לייצוג ספרות בבסיס עשרוני

יש מספר דרכים לקודד ספרות עשרוניות לקודים המכילים 1 ו0 (ייצוג בינארי).

.... וכוי... = 1111, = 1001,

קוד משוקלל

בקוד זה כל ספרה מיוצגת ע"י 4 סיביות, ולכל סיבית יש משקל מוגדר.

ערך הספרה יהיה סכום המכפלה של כל סיבית במשקלה, כלומר:

$$value = \sum_{i=1}^{4} w_i x_i = w_1 x_1 + w_2 x_2 + w_3 x_3 + w_4 x_4$$

קוד BCD

דוגמות לקודים משוקללים:

6 4 2 -3	2 4 2 1	8 4 2 1	ספרה / משקלים
0 0 0 0	0 0 0 0	0 0 0 0	0
0 1 0 1	0 0 0 1	0 0 0 1	1
0 0 1 0	0 0 1 0	0 0 1 0	2
1 0 0 1	0 0 1 1	0 0 1 1	3
0 1 0 0	0 1 0 0	0 1 0 0	4
1 0 1 1	1 0 1 1	0 1 0 1	5
0 1 1 0	1 1 0 0	0 1 1 0	6
1 1 0 1	1 1 0 1	0 1 1 1	7
1 0 1 0	1 1 1 0	1 0 0 0	8
1 1 1 1	1 1 1 1	1 0 0 1	9

- נשים לב כי אין מניעה שנוכל לתאר ספרה מסוימת בכמה דרכים: נסתכל למשל על הקוד המתואר בעמודה האמצעית, הספרה 6 יכולה להיות מיוצגת עייי 1100 וגם עייי 0110.
 - יש להבחין בהבדל בין קוד BCD ובין מספר בבסיס בינארי!

(לא הוא קוד משוקלל כאשר משקל כל ספרה הוא 8,4,2,1 הוא הוא לייצוג ספרות! (א הוא קוד משוקלל כאשר משקל כל ספרה הוא מספרים!).

16ש בעוד במספר 1 יקודד בBCD כך: 0001 (צירוף של הספרה 1 והספרה 6) , בעוד ש16 בבסיס בינארי וווי 10000.

קוד ציקלי

בקוד ציקלי מילת קוד של ספרה כלשהי שונה ממילת הקוד של הספרה שלפניה ואחריה בסיבית אחת בלבד. כך גם מילת הקוד האחרונה שונה בספרה אחת בלבד ממילת הקוד הראשונה (ולכן קיבל את שמו – ציקלי).

דוגמה שימושית היא קוד גריי, עליו נרחיב בעמוד הבא.

Gray קוד

קוד גריי הוא שיטה לקידוד מספרים באופן בינארי שבה כל מספר-עוקב שונה מקודמו בספרה בינארית אחת. קוד גריי הוא קוד מראה שנהגה על ידי פרנק גריי במעבדות בל בשנת 1947 כדי למנוע פלט שגוי ממתגים אלקטרומכניים. היום שימושו העיקרי של קוד גריי הוא בתיקוני טעויות בתקשורת ספרתית כגון טלוויזיה בכבלים.


Gray המרה מבינארי


את הביט הראשון מעתיקים כמו שהוא # עושים XOR בין כל זוג ביטים באופן הבא:

$$\begin{cases} g_n = b_n \\ g_i = b_i \oplus b_{i+1} \end{cases}$$

המרה מGray לבינארי # את הביט הראשון מעתיקים כמו שהוא # עושים XOR בין כל זוג ביטים באופן הבא:

$$\begin{cases}
b_n = g_n \\
b_i = b_{i+1} \oplus g_i
\end{cases}$$





(שיטה לזכור: רוצים כל הזמן לקחת כמה שיותר מידע מהבינארי, לכן החיצים בשני המקרים, יצאו ממנו)

קודים לגילוי ותיקון שגיאות

כשמעבירים אינפורמציה בינארית על קו תקשורת, עלולה לקרות תקלה, כך שהצד השני יקבל אינפורמציה שונה מזו שנשלחה.

לכן, תוכננו קודים לגילוי של שגיאות ובמקרים מתאימים אף תיקון שגיאות כאלה.

המשדר שולח קוד במקום את המידע המקורי, והמקלט בודק אם הקוד תקין או לא.


<u>הגדרות</u>

- <u>קוד</u> אוסף מסוים של מילים מתוך כלל המילים האפשריות
 - <u>מרחק בין מילים</u> מס׳ הסיביות השונות בין המילים
- מרחק הקוד מספר הסיביות המינימלי השונה בין מילה למילה

תיקון וגילוי שגיאות

כאשר מנתחים יכולת גילוי שגיאות של קוד, עלינו להניח מה מספר השגיאות המקסימלי שעלולות להתרחש בזמן שידור.

צייפ מרחק הקוד נוכל לדעת כמה טעויות נוכל לגלות וכמה נוכל לתקן באופן הבא:



בדיקת זוגיות – Parity check

למילת הקוד המקורית מוסיפים ביט נוסף. את ביט זה נקבע עייפ מספר ה1ים במילה – אם מסי ה1ים הוא זוגי הביט יהיה 0, ואם הוא אי-זוגי הביט הנוסף יהיה 1 (נשים לב שבשני המקרים התוספת של ביט זה הופכת את מסי ה1ים במילה החדשה להיות זוגי).

עוד דרך לקבוע את ערך ביט הזוגיות: לבצע XOR של כל הסיביות.

מרחק הקוד החדש יהיה 2 , ולפי הנאמר קודם לכן – יש יכולת גילוי של שגיאה בודדת.

(הכוונה היא שאם המרחק הישן, לפני הוספת הביט, היה 1 אז החדש יהיה 2. אם הישן היה 2 אז החדש יישאר 2. ואם הישן היה גדול מ2 הוא לא ישתנה כי הוספת הביט לא מקטינה את מרחק הקוד).

קוד חזרות

בקוד זה כל ביט משודר r פעמים.

לדוגמה עבור r=4 , במקום הביט 1 ישודר 1111.

r במקרה זה מרחק הקוד הוא

שאלה ממבחן –שאלה 3 מתוך בוחן אמצע 1 אביב 2020

לפיצרייה "פיצה-קוד" ישנה מערכת הזמנת משלוחים מיוחדת. לכל לקוח יש משדר שממנו הוא משדר את ההזמנה, ובפיצרייה יש מקלט אשר מקבל את כל ההזמנות ומפענח אותן. לכל סוג פיצה ישנו קידוד ייחודי מהצורה מ4 a3a2a1a0 . המערכת עברה עדכון גרסה וכעת עבור כל סוג פיצה הקידוד המתאים נתון בטבלה הבאה:

קוד	פיצה
00110	זיתים
01001	פטריות
00011	פפרוני
11000	מוצרלה
10001	אננס
01100	בולגרית

על מנת לשפר את השירות, החליטו להוסיף לכל מילת קוד את הסיביות הבאות:

$$c0 = a_0$$

$$c1 = a_1$$

$$c2 = a_2$$

$$c3 = a_3$$

$$c4 = a_4$$

$$c5 = \overline{a_0 \oplus a_1 \oplus a_2 \oplus a_3 \oplus a_4}$$

 $a_0a_1a_2a_3a_4c_0c_1c_2c_3c_4c_5$: מה מרחק הקוד של המילים החשדות

<u>פתרון:</u> נשים לי כי מרחק הקוד המקורי הוא 2 (למשל בין פטריות ופפרוני). שכפול כל ביט תהפוך את מרחק הקוד החדש ל4, וC5 היא סיבית זוגיות (הפוכה) על הקוד המקורי – נשים לב שבכל מילה בקוד המקורי יש בדיוק שני 1ים, ולכן C5 תהיה תמיד 0 (או 1 לאחר שנבצע עליה NOT) ולא תשפיע על מרחק הקוד. ולכן מרחק הקוד החדש יהיה 4.

שאלה ממבחן – שאלה 2 מתוך מועד א' אביב 2020

נתון אוסף מילים באורך 4 ביט מהצורה abcd אוסף המילים מהווה קוד, כאשר הוא המ ${
m MSB}$ ו ${
m MSB}$ הוא מילות אוסף מילים בכדי לשפר את יכולת גילוי השגיאות, הוחלט להרחיב את מילות הקוד המקורי כך שכל מילה ${
m LSB}$. בכדי לשפר את יכולת גילוי השגיאות, הוחלט להרחיב את מילות הקוד המקורי כך שכל מילה תהיה מהצורה abcdxyz כאשר מתקיים :

- אשר שייכת לקוד המקורי abcd אייכת של המילה $-\mathbf{x}$
- אשר אייכת לקוד המקורי, כלומר סיבית אשר גורמת abcd סיבית של הזוגיות של -y של מספר ה-1-ים במילה להיות אי זוגי.
 - .abcdxy סיביות הזוגיות של המילה -z

הניחו כי הקוד מכיל לפחות שתי מילים, ובחרו את הטענה הנכונה:

- א. עבור כל קוד מהצורה abcd, הקוד המורחב, abcdxyz, הקוד המורחם, abcd א.
- , abcdxyz מרחק הקוד של הקוד המקורי abcd הוא 2 מרחק הקוד של הקוד החדש, abcdxyz ב. בהינתן כי מרחק הקוד של הקוד המקורי הינו בהכרח 5.
 - ג. קיים קוד מקורי, abcd , בעל מרחק קוד השווה ל-1 ,אשר הקוד המורחב שנוצר על בסיסו, abcdxyz , הוא בעל מרחק קוד השווה ל-4.
 - ד. קיים קוד מקורי, abcd, בעל מרחק קוד השווה ל-1, אשר הקוד המורחב שנוצר על בסיסו, abcdxyz . הוא בעל מרחק קוד השווה ל-1.
 - ה. תשובות בי ו-גי נכונות

<u>פתרון</u>:

- א. לא נכון. עבור קוד מקורי abcd שמרחק הקוד שלו הוא גדול מ2, הוספת ביט זוגיות לא תגדיל את מרחק הקוד.
 - ב. לא נכון. אותו נימוק כמו בסעיף אי
 - ג. נכון. נקח למשל את הקוד: $\{0001,0000\}$ מרחק הרוד הוא 1, והקוד המורחב הוא $\{0001,00011\}$ ומרחק הקוד שלו הוא 4.
 - ד. לא נכון. אם בקוד המקורי מרחק הקוד הוא 1, אז בוודאות יש 2 מילות קוד בהן מסי ה1ים הוא זוגי באחת ואי זוגי בשנייה וזה גוררx yו שונים (מרחק קוד 2 לפחות).

Assembly

אסמבלי זו שפת התכנות הבסיסית ביותר והקרובה ביותר לשפת מכונה. השפות העיליות איתן נכתוב (C, Java) יעברו תרגום לאסמבלי ומשם לשפת מכונה.

רגיסטרים

שלא כמו בשפות עליות, באסמבלי אין משתנים, והפעולות נעשות על אובייקטים הנקראים **רגיסטרים**.

- הרגיסטרים הם חלק מהחומרה ולכן הגישה אליהן מאוד מהירה.
 - יש מספר מצומצם של רגיסטרים.
- פעולות אריתמטיות יכולות להתבצע רק על הרגיסטרים (ולא על מידע בזיכרון).

.X0-X31 המעבד , RISC-V במעבד איתו נעבוד לאורך הקורס, יש 32 רגיסטרים הממוספרים , x0-X31 המעבד המיוחד והוא מחזיק תמיד את הערך (כך שבפועל יש לנו 31 רגיסטרים פנויים).

בנוסף למספור, לכל רגיסטר ניתן שם ובדייכ גם תפקיד ייעודי, כמו שניתן לראות בטבלה הבאה:

Name	Reg #	Use	Saver
\$zero	0	Constant 0	-
ra	1	Return Address	Caller
sp	2	Stack Pointer	Callee
gp	3	Global Pointer	-
tp	4	Thread Pointer	-
t0-t2	5-7	Temp	Caller
s0-s1	8-9	Saved Registers	Callee
a0-a7	10-17	Function arguments/ return values	Caller
s2-s11	18-27	Saved Registers	Callee
t3-t6	28-31	Temp	Caller

פקודות נפוצות בקורס

lw פקודת

הפעולה ניגשת אל הכתובת imm+rs1 , כלומר לכתובת השמורה ברגיסטר rs1 ועוד הקבוע הנמצא בmm, imma , וטוענת את הערך שנמצא שם לתוך הרגיסטר rd.

נשים לב שנטענים 4 בתים (מילה = 4 בתים = 32 ביטים). למשל, אם אחנו במערך מספרים מטיפוס int נקפוץ בקפיצות של 4 (כלומר אם SO הוא הרגיסטר ובו

כתובת האיבר הראשון של המערך, אז האיבר השני של המערך יהיה בכתובת (4(S0) , האיבר השני יהיה בכתובת (8(S0) וכן הלאה...)

פקודת Add

.rd ואת rs1 את תוצאת החיבור בrs2 ואת rs1 את תוצאת החיבור

פקודת Addi

.rd ואת החיבור imm ואת הקבוע rs1 ואת המחברת את rs1 ואת החיבור

פקודת slli

הפקודה מזיזה מספר ביטים שמאלה, ושמה אפסים בביטים הריקים שייהתפנויי. פעולה זו שקולה להכפלת המספר בk כאשר k הוא מספר הביטים בו זזנו שמאלה.

אמנם, קיימת פעולת mul, להכפלה, אך אם מדובר בחזקות של 2 יותר יעיל להשתמש בslli.

יפקודת jal

מקומות הפקודה הנוכחית, כלומר ווא קופצת אדיסטר הנמצא וו קופצת אלגיסטר הנוכחית, כלומר בקודה או קופצת ארגיסטר אריות PC+imm.

.rd=PC+4 נשמרת כתובת הפקודה הבאה, כלומר rd בנוסף, ברגיסטר

נשים לב כי הפקודה `j' היא פסואדו-פקודה, כלומר, היא אינה פקודה אמיתית. וכאשר האסמבלר נתקל נשים לב כי הפקודה IAL ובכך למעשה לא נשמרת בו הוא למעשה משתמש בIAL וברגיסר היעד באף רגיסטר כתובת החזרה.

פקודת jalr

הנוכחית העובת הקפיצה אינה הכתובת ,jal בדומה לפקודת – Jump and Link register – בדומה ברגיסטר rs ועוד $_{\rm rs}$, אלא הכתובת המצויה ברגיסטר ועוד

נועד לטובת קפיצה למקומות רחוקים בתכנית, שהimm של jal (20 ביטים בלבד) קטן מהמרווח בין הפקודה הנוכחית לכתובת אליה נרצה לקפוץ.

פקודות נוספות שחשוב להכיר:

MNEMONIC	FMT	NAME	DESCRIPTION
add rd, rs1, rs2	R	ADD (Word)	R[rd]=R[rs1]+R[rs2]
addi rd, rs1, imm	- 1	ADD Immediate (Word)	R[rd]=R[rs1]+imm
beq rs1, rs2, imm	SB	Branch EQual	if (R[rs1] == R[rs2])
			PC = PC + {imm,1b'0}
blt rs1, rs2, imm	SB	Branch Less Than	if (R[rs1] < R[rs2])
			PC = PC + {imm,1b'0}
bne rs1, rs2, imm	SB	Branch Not Equal	if (R[rs1] != R[rs2])
			PC = PC + {imm,1b'0}
j imm	UJ	Jump	PC = PC + {imm,1b'0} pseudo uses jal
jal	UJ	Jump & Link	R[rd]=PC+4; PC=PC + {Imm, 1b'0}
jalr	I	Jump & Link Register	R[rd]=PC+4; PC=R[rs1]+imm
jr rd	- 1	Jump Register	PC = R[rs1] pseudo uses jalr
lui rd, Imm	U	Load Upper Immediate	R[rd]={32b'imm<31>,imm,12'b0}
lw rd, imm(rs1)	- 1	Load Word	R[rd] =
			{32'bM[](31),M[R[rs1]+imm](31:0)}
ori rd, rs1, imm	- 1	OR Immediate (Word)	R[rd]=R[rs1] imm
slli rd, imm(rs1)	- 1	Shift Left Immediate	R[rd] = R[rs1] << imm
srli rd, imm(rs1)	I	Shift Right Immediate	R[rd] = R[rs1] >> imm
subi rd, rs1, imm	ı	SUBtract Immediate	R[rd]=R[rs1] - imm
		(Word)	
sw rs2, imm(rs1)	S	Store Word	M[R[rs1]+imm](31:0) = R[rs2](31:0)

שאלה ממבחן – שאלה 14 מתוך מועד א' אביב 2020

סטודנט חרוץ החליט לממש את אלגוריתם המיון "bubble sort" בעזרת קוד אסמבלי. האלגוריתם יבצע מיון על מערך של מספרים, כאשר כל מספר הוא בגודל של 4 בתים. עקב תקלה, חלקים מן המימוש מיון על מערך של מספרים, כאשר כל מספר הוא בגודל של 4 בתים. עקב תקלה, חלקים מן המימוש יפעל כנדרש. מחקו. עליכם להשלים את חלקי הקוד החסרים (מסומנים בקו תחתון) בכדי שהמימוש יפעל כנדרש.

הפונקציה swap מבצעת החלפה במיקומם של שני איברים במערך.

במהלך המימוש הניחו כי המיפוי בין רגיסטרים למשתנים הוא:

 $s0 \rightarrow i$, $s1 \rightarrow N$, $s2 \rightarrow j$, $s10 \rightarrow arr$

שימו לב כי רגיסטר \$1 מכיל את גודל המערך (N).

<u>פתרון</u>:

```
Main: addi s0, x0, 0
                                                                    // s0 = i = 0
0x1AA0 0000
0x1AA0 0004
                                addi s7, s1, -1
                                                                    // s7 = N-1
0x1AA0 0008
                                addi s2, x0, 0
                                                                    // s2 = j = 0
0x1AA0 000C
                   OuterLoop: sub s3, s1, s0
                                                                     1/53 = N-i
                                                                    // s3 = N-i-1
0x1AA0 0010
                                addi s3, s3, -1
                                                                    11 to = 4j
0x1AA0 0014
                 InternalLoop:
                               1/t0= arr +4j = a/j7
0x1AA0 0018
                                add t0, t0, ____510
                                                                  // t1 = arr + 4j + 4 = a [j+1]
0x1AA0 001C
                                addit1, \pm 0,4
0x1AA0 0020
                                                                    // access a[j]
                                lw a0, 0(t0)
0x1AA0 0024
                                lw a1, 0(t1)
                                                                    // access a[j+1]
0x1AA0 0028
                                bge a1 , a0
                                                       , After Swap
                                                                    // Q1 ≥ Q0 KS AK-8 Spe, Q0> Q1 AK
0x1AA0 002C
                                 5W a1, 0( ±0
                                                                    // swap cells
                                 SW a0, 0( ±1
0x1AA0 0030
0x1AA0 0034
                   AfterSwap: addi s2, s2, 1
0x1AA0 0038
                                bne s3, s2, InternalLoop
0x1AA0 003C
                                addi _______, x0, ____
                                                                    //j = 0
                                                                    1/1++
0x1AA0 0040
                                addi s0, s0, 1
0x1AA0 0044
                                bne s0, s7, OuterLoop
0x1AA0 0048
                          Exit:
                                                                    // done
```

קריאה לפונקציות

להלן קונבנציית הקריאה לפונקציות המקובלת:

<u>הפונקציה הקוראת - caller</u>

- 1. גיבוי הרגיסטרים בהם הפונקציה הנקראת יכולה לעשות שינויים {a0-a7, ra, t0-t6}
 - 2. להכין את הארגומנטים של הפונקציה ao-a7 (הפרמטרים שהפונקציה מקבלת)
 - raב לשמור את כתובת החזרה לאחר הפונקציה ב.3

callee - הפונקציה הנקראת

פרולוג

- sp בפועל נעשה עייי הקטנת עייי שינוי ערך sp בפועל בשה עייי הקטנת הכתובת ב-1
 - 2. גיבוי הערכים שהיא הולכת לשנות [s0-s11]

– ביצוע חישובים –

אפילוג

- a0/a1. שמירת תוצאות החישוב ב1
- 2. שחזור הרגיסטרים שגובו קודם לכן (שלב 2 בפרולוג) ושונו עייי הפונקציה
 - sp לשחרר את המחסנית עייי הגדלת ערך
 - 4. לחזור לכתובת החזרה השמורה בכתובת ra (עייי שימוש בri).

<u>הפונקציה הקוראת - caller</u>

שחזור הערכים שגובו לפני הקריאה לפונקציה {a0-a7, ra, t0-t6}

שיטה לזכור – מי צריך לגבות את מי: הרגיסטרים שמתחילים בs הם "saved" כלומר, הם לא אמורים להשתנות במהלך הריצה, ואם בכל זאת הallee מחליט להשתמש בהם – באחריותו לגבות אותם ולשחזר אותם לערכים המקוריים כשיסיים.

באופן דומה הרגיסטרים המתחילים ב a,t הם "temp" זמניים, ולכן אם לפונקציה הקוראת caller חשוב המידע הנמצא בהם – באחריותה לגבות אותם לפני הקריאה לפונקי אחרת.

האם תמיד צריכה הפונקציה הקוראת לגבות ערכים!

את a0-a7, t0-t6 לא תמיד צריך לגבות, רק אם עושים בהם שימוש לאחר מכן.

– לעומד זאת, את ra תמיד נצטרך לגבות! גם הפונקציה הקוראת היא פונק שנקראה עייי פונקציה אחרת ra לעומד זאת, את מיי בדעת לאן לחזור ולכן גם בקריאה ל Main נגבה את

פונקציות הקוראות לפונקציות אחרות, פונקציות רקורסיביות

אלגברה בוליאנית ופונקציות מיתוג

אלגברה בוליאנית היא התחום המתמטי העוסק במבנים האלגבריים הקרויים "אלגברה בוליאנית", ובנושאים הקשורים לכך. אחד היישומים המוכרים של התחום הוא בלוגיקה בוליאנית. אלגברה בוליאנית מיושמת גם בתורת הקבוצות ואף באלקטרוניקה.

זהויות – לוגיקה צירופית (מופיע גם בדף נוסחאות)

x+x=x	x•x=x	1. אדישות
X+0=X X+1=1	X•0=0 X•1=X	2. ערכים אדישים ושולטים
x+y=y+x	x•y=y•x	3. חילוף
(x+y)+z=x+(y+z)	$(x \cdot y) \cdot z = x \cdot (y \cdot z)$	4. קיבוץ
x+x`=1	x•x`=0	5. השלמה
x (y+z)=xy+xz	$x + (y \cdot z) = (x + y) \cdot (x + z)$	6. פילוג
x(x+y)=x	x+xy=x	7. בליעה (ראשון)
x(x'+y)=xy	x+x'y=x+y	8. בליעה (שני)
	xy+x`z+yz=xy+x`z	9. קונצנזוס
	(x`)`=x	10. היפוך עצמי
(x+y)`=x`•y`	(xy)`=x`+y`	11. דה-מורגן
	(x+y)(x+z)=x+yz	.12

אטער XOR

- מקבל 1 אם שתי סיביות הכניסה שונות אחת מהשניה
- מקבל 0 עבור מסי זוגי של 1ים ו1 עבור מספר איזוגי של 1ים •
- .2 מבצע חיבור רגיל (ללא סיבית הcarry) כלומר, חיבור מודולו
 - : זהויות

$$A \oplus B = B \oplus A \circ$$

$$A \oplus 1 = \bar{A}$$
 $A \oplus 0 = A \circ$

$$A \oplus A = 0$$
 $A \oplus \overline{A} = 1$ \circ

$$A=B$$
 אז $A\oplus B=B\oplus C$ אם \circ

סיכום שערים לוגיים

רישום	טבלת אמת	כתיב מתמטי	שם השער
	$ \begin{array}{c cccc} y & \overline{x} \\ \hline 0 & 1 \\ \hline 1 & 0 \end{array} $	$NOT(x) = \bar{x}$	NOT
	$\begin{array}{c ccccc} x & y & x+y \\ \hline 0 & 0 & 0 \\ \hline 0 & 1 & 1 \\ \hline 1 & 0 & 1 \\ \hline 1 & 1 & 1 \\ \end{array}$	OR(x, y) = x + y	OR
	$\begin{array}{c ccccccccccccccccccccccccccccccccccc$	$AND(x,y) = x \cdot y$	AND
	$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	$NOR(x,y) = \overline{x+y}$	NOR
	$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	$NAND(x,y) = \overline{x \cdot y}$	NAND
	$\begin{array}{c ccccccccccccccccccccccccccccccccccc$	$XOR(x, y) = x \oplus y$ $= \bar{x}y + x\bar{y}$	XOR
→	$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	$XNOR(x,y) = \overline{x \oplus y}$ $= \overline{x}\overline{y} + xy$	XNOR

בירופים f ($x_1, ..., x_n$) הינה f ($x_1, ..., x_n$) הצירופים פונקציית מיתוג בין משתנים $x_1, ..., x_n$ הינה כל התאמה בין $x_1, ..., x_n$ השונים של המשתנים $x_1, ..., x_n$ לבין הקבוצה $\{0,1\}$.

צורות קנוניות של פונקציות

פונקציה אחת ניתנת לתיאור באמצעות ביטויי מיתוג שונים. נגדיר שתי צורות סטנדרטיות לתיאור פונקציות:

צורה קנונית של סכום מכפלות (Sum of Products, SoP)

f(x,y,z)=x'y'z+x'yz'+xyz : Call

.minterm - מכפלה המכילה עקרא (ליטרלים) המשתנים ח המשתנים ${\bf n}$ המשתנים מכפלה המכילה את המכילה את המשתנים המשתנים ו

כל מכפלה מקבלת ערך $^{\prime 1\prime}$ רק עבור צירוף אחד של ערכי המשתנים, וערך הביטוי כולו יהיה 1 אם לפחות אחת המכפלות ערכה $^{\prime 1\prime}$.

בצורה הקנונית SoP יש לרשום את סכום המכפלות (minterms) המתאימות לשורות בטבלת האמת בהן הפונקציה מקבלת ערך $^{\prime}$ 1'.

רישום מקוצר: $\sum (0,2,3,6,7) = \sum (0,2,3,6,7)$, כאשר בדוגמה זו שורות $\int f(x,y,z) = \sum (0,2,3,6,7)$ בטבלת האמת של הפונקי יקבלו את הערך י1י.

צורה קנונית של מכפלת סכומים (Product of Sums, PoS)

f(x,y,z)=(x+y+z)(x+y'+z)(x'+y+z') : f(x,y,z)=(x+y+z)(x+y'+z)(x'+y+z')

.maxterm – ימקסטרםי יקרא ימליטרלים המכיל את כל n

כל סכום מקבל את הערך י0י רק עבור צירוף אחד של ערכי המשתנים, וערך הביטוי כולו יהיה י0י אם לפחות אחד הסכומים במכפלת הסכומים יהיה שווה לי0י.

בצורה הקנונית PoS יש לרשום את מכפלת כל הסכומים המתאימים לשורות בטבלת האמת של הפונקי בהן הפונקציה מקבל ערך 0.

כאשר נרשום את הליטרלים בסכומים, נקח את הנגדי של כל אחד מכפי שהוא מופיע בטבלת האמת.

(x,y,z=1,0,1) הפונקי מקבלת 0, המקסטרם יהיה (x,y,z=1,0,1) לדוגמה, אם עבור שורה 5 (x,y,z=1,0,1)

רישום מקוצר: $\Pi(1,4,5) = \Pi(1,4,5)$, כאשר בדוגמה זו שורות 1,4,5 בטבלת האמת של הפונקי יקבלו (SoP את הערך י0י (זוהי אותה פונקי מהדוגמה של

הצורה הקנונית הינה יחידה (עד כדי חילוף) , לפונקציות בעלות אותה טבלת-אמת, אותה צורה קנונית -אלו פונקציות שוות/זהות/שקולות

משפט הפיתוח של שאנון

: כל פונקצית מיתוג $f(x_1,...,x_n)$ ניתנת לרישום בתור

$$f(x_1, x_2, ..., x_n) = x_1 \cdot f(1, x_2, ..., x_n) + x'_1 \cdot f(0, x_2, ..., x_n)$$

: לדוגי עבור פונקציה של משתנה יחיד

$$f(x) = f(1)x + f(0)\bar{x}$$

מערכת פעולות שלמה

- המדרה: קבוצת פעולות נקראת שלמה אם ניתן להציג בעזרתה את כל הפונקציות הגדרה: קבוצת פעולות הלוגיות $\{',+,\cdot\}$.
- בעזרת דה-מורגן ניתן להראות שכל קבוצת פעולת היא שלמה אם ניתן להציג בעזרתה את אחד מהזוגות: $\{\cdot, +\}$ $\{\cdot, +\}$.
 - אופרטור יחיד המהווה מערכת פעולות שלמה נקרא **אוניברסלי**, דוגמות לאופרטור כזה: NAND, NOR

 $f(a,...,a)=ar{a}$ תנאי הכרחי לכך שמערכת תהיה מעי פעולות שלמה הוא פשפט: תנאי הכרחי לכך משפט

נשים לב שזהו תנאי הכרחי ולא תנאי מספיק (שימוש עיקרי: אם התנאי לא מתקיים זה מוכיח שהמעי אינה שלמה). משפט זה נכון רק לגבי מערכת שבה יש פונקציה יחידה!

מערכת פעולות חצי שלמה - מערכת פעולות תיקרא חצי שלמה אם הינה שלמה רק בתוספת קבועים (0 או 1 או שניהם).

שאלה ממבחן – שאלה 8 מתוך מועד ב' חורף 2017-2018

נתונה קבוצת האופרטורים ∆ שבעזרתה ניתן לממש:

1. את כל הפונקציות הלוגיות בעלות משתנה אחד בלבד

f(x,y,z)=x'y+y'z את הפונקציה.

האם הקבוצה Δ היא שלמה / חצי שלמה / אף אחת מהן!

פתרון:

לפי 1, נתון כי היא יכולה לממש את כל הפונקי בעלות משתנה אחד – לכן היא יכולה לממש NOT. לפי 2, נתון כי היא יכולה לממש את f הנתונה. נכניס בארגומנטים של f את המשתנים הבאים (כזכור יש לנו NOT):

$$f(x',y,y)=x''y+y'y=xy$$

ומכאן קיבלנו גם שער AND , ולכן מעי זו היא מערכת פעולות שלמה.

צמצום פונקציות מיתוג בעזרת מפת קרנו

משבצות שכנות: שתי משבצות בפת קרנו תיקראנה שכנות, אם ייצוגן (הבינארי) נבדל בסיבית אחת בלבד. כאשר המפה מייצגת טבלת אמת של n משתנים, לכל משבצת יש n שכנים.

. מקומות n-m מימדית אוסף מירבי של m משבצות שכולן משבצות מימדית אוסף מירבי של מירבי משבצות מימדית אוסף מירבי של

לדוגי: במפת קרנו של n=4 משתנים (m=4), קוביה חד-מימדית (m=1) תהיה מורכבת מזוגות של

מינטרמים, כאשר כל זוג בעל 4-1=3 סיביות זהות. קוביה דו-מימדית (m=2) תהיה מורכבת מרביעיות של מינטרמים, כאשר כל רביעיה בעלת 4-2=2 סיביות זהות. וכן הלאה.

משפט הקוביה : קוביה mמימדית במפת קרנו של nמשתנים מתאימה למכפלה של nליטרלים.

צמצום בעזרת מפת קרנו

המטרה היא כיסוי ה1-ים במפה עייי מינימום קוביות, גדולות ככל האפשר.

g תוציא g תוציא g תוציא g תוציא g (ונרשום g עבורה g תוציא g תוציא g תוציא g מתקיים g במקרה g במקרה זה (אם g היא מכפלת ליטרלים) נאמר ש

. fאז אורר של הוא גורר של , f=yw הוא גורר של

גורר אשוני (PI) גורר שכל השמטה של ליטרל (סיבית) ממנו, יוצרת מכפלה שאינה מכוסה עייי הפונקציה.

, גורר האשוני המכסה מינטרם שאינו מכוסה עייי אף גורר ראשוני אחר, $\underline{-(EPI)}$ גורר האשוני אחר. בלומר – אם לא נסמן אותו, יהיה 1 כלשהו לפחות שלא יהיה מכוסה עייי אף גורר ראשוני אחר.

:תהליך הצמצום

- 1. סימון כל הגוררים הראשוניים
- 2. מתוכם, בחירת כל הגוררים הראשוניים ההכרחיים.
- 3. אם כל הגוררים הראשוניים ההכרחיים מכסים את הפונקי סיימנו
- f. אם לא, נוסיף מספר מינימאלי של גוררים ראשוניים (לא הכרחיים) כך שנכסה את כל f.

בירופי ברירה –Don't Care

אלו צירופים שבהם הפונקציה אינה מוגדרת ונוכל להגדירם כ0 או 1 כרצוננו.

דוגמות לשימוש : המשבצות מייצגות שעות ביום (12-15 יסומנו ב \emptyset , כיוון שאין שעה כזו), המשבצות מייצגות ספרות עשרוניות (10-15 יסומנו ב \emptyset), מייצגות מספרים טבעיים (0 יסומן ב \emptyset) וכו׳.

נחליט אם לסמן את צירוף הברירה ב0 או 1, לפי הבחירה התביא לנו משבצות גדולות ככל האפשר.

שאלה ממבחן – שאלה 18 מתוך מועד א' חורף 2017-2018

: נתונה הפונקציה הבאה

$$f(w,x,y,z)=\Sigma(1,2,5,6,8,11,12,15)+\Sigma_{o}(4,7,13,14)$$

עבור הפונקציה הנתונה, מהו מספר הגוררים הראשוניים (PI ,)ומתוכם מהו מספר הגוררים הראשוניים ההכרחיים (EPI ,)לפי צמצום כסכום מכפלות!

פתרון: יש 4 הכרחיים ו5 לא הכרחיים, באופן הבא:

WX	00	01	11	10
9Z 00		Ø	1	1
01	1	1	Ø	
11		Ø	1	1
10	1	1	ø	

נסמן כל זוג 1ים כגוררים, וגם את הקוביה הכחולה. נשים לב שהקובייה בכחול X היא גורר ראשוני, הרי כל השמטה של ליטרל ממנה לא תכוסה ע"י הפונקציה. אולם, זהו אינו גורר ראשוני הכרחי, כיוון שניתן לא לסמנו ועדיין שאר הפונקציה תכוסה.


זמני השהייה של שערים לוגיים

Case A: input rise -> output rise

מושגים:

- ים מתחילת ביצוע שינוי בכניסה במהלכו מובטח כי $-t_{cd}$ היציאה אינה משתנה את ערכה הלוגי.
- נמדד מהרגע בו יש שינוי ראשוני בערך הלוגי הישן של הכניסה, עד הרגע בו הערך הלוגי במוצא מתחיל להשתנות.
- ים מרגע היום ביצוע השינוי בכניסה שלאחריו מובטח כי t_{pd} היציאה התייצבה על ערכה הלוגי הסופי.

נמדד מהרגע בו הכניסה התייצבה על ערכה החדש, עד הרגע בו היציאה התייצבה על ערכה החדש.



- .י0י של מינוי ביציאה מיני ל י0י של t_{pd} t_{pdHL}
- חוזר מכן משתנה משתנה ולאחר מכן חוזר במוצא, אך לפרק אין שינוי במוצא משתנה ולאחר מכן חוזר כאשר אין שינוי במוצא, אך לפרק אך (hazard או glitch) לערכו הקודם

: מתקיים

$$\begin{split} t_{pd,H} &= max \big\{ t_{pd,LH}, t_{pd,HH} \big\} & t_{cd,H} &= min \big\{ t_{cd,LH}, t_{cd,HH} \big\} \\ t_{pd,L} &= max \big\{ t_{pd,HL}, t_{pd,LL} \big\} & t_{pc,L} &= min \big\{ t_{cd,HL}, t_{cd,LL} \big\} \\ t_{pd} &= max \big\{ t_{pd,L}, t_{pd,H} \big\} & t_{cd} &= min \big\{ t_{cd,L}, t_{cd,H} \big\} \\ t_{pd} &\geq t_{cd} \end{split}$$

זמני השהייה לאורך מסלול - כאשר נרצה לחשב זמן השהייה של שערים לוגיים המחוברים אחד לשני, נעקוב אחרי מסלול מסויים, ובדוק כיצד כל שינוי בכניסה משפיע על מוצא מסוים. אם שתי כניסות מחוברת לשער לוגי מסוים, נקבע את הכניסה השניה (זו שלא שייכת למסלול אותו אנו בוחנים) להיות הערך האדיש לאותו שער (לדוגי י0י בOR וי1י בAND), כך שאנו מבטיחים כי כניסה זו לא תשפיע על ההשהיה לאורך המסלול.

השהייה של פונקציות צירופיות - זמן השהיה של כניסה x_0 כלשהי הוא הזמן שנדרש מרגע שכניסה זו משתנה ועד שמוצא המערכת משתנה, כאשר שאר הכניסות קבועות.

זמן ההשהיה תלוי במימוש ולא בלוגיקה (כלומר, לפונקציות זהות הממומשות באופן שונה, יתכנו זמני השהייה שונים). יתכן זמן השהיה שונה מכניסה מסוימת למוצא בהתאם לערך ביתר הכניסות.

יתכן את השנה את לא x_0 לניסה האחרות, כניסות בכניסות את השנה את יתכן גם שעבור ערכים בכניסות האחרות, כניסה

זמני ההשהיה מכניסה מסוימת נקבעים לפי המקרה הגרוע ביותר.

כיצד נגלה אילו שינוי בערכי הכניסה גוררים שינוי במוצא המערכת כולה? ניעזר במפת קרנו:

z\xy	00	01	11	10
0	1	1 _	• • ° •	_ 1
1	0	1	1	1

. נעקוב ונראה בין איזה משבצות שכנות יש שוני במוצא הפונקציה

כיוון שמפת קרנו מבוססת על קוד gray, בין כל 2 משבצות שכנות יש שוני רק בביט אחד, לכן נוכל לקבוע מה הערך הקבוע של שאר הביטים.

1-0-1 (Static Hazard) הבהוב סטטי

כאשר יש שוני בכניסה מסוימת שלא אמור להשפיע על המוצא, אך בכל זאת לזמן רגעי הכניסה משתנה ולאחר מכן חוזרת לערך המקורי – תופעה זו נקראת הבהוב סטטי.

תופעה זו נגרמת עייי הבדלים בזמני ההתפשטות ברכיבים שונים, והיא אופיינית למעבר במפת קרנו מגורר $_{\rm Y_1Y_2}$ אחד לגורר אחר, לדוגי:

במעבר זה מוצא המעי עלול להיראות כך: 1-0-1

y₃ 00 01 11 10 0 1 1 1


ניתן למנוע הבהוב סטטי עייי הוספת גורר נוסף המכסה את החץ שהופיע במפת קרנו. ערכו של גורר זה לא ישתנה בעת המעבר. אם נחזור לדוגי הגורר הנוסף יראה כך:

ומבחינת המימוש הדבר כרוך בהוספת שערים לוגייים.

עם זאת, פתרון זה מבוסס על ההנחה כי בו זמית לא משתנה יותר

מכניסה אחת למעגל, וששינויים נוספים בכניסות לא יקרו עד אשר יסתיימו כל השינויים בתוך המעגל הנבועים משנוי הכניסה האחרון.

נשים לב כי לאחר פתרון זה תתקבל צורה שאינה הצורה המינימלית של הפונקציה!



1-0-1-0 (Dynamic Hazard) הבהוב דינמי

כאשר יש שוני בכניסה מסוימת אשר אמור להשפיע על המוצא, אך השינוי נעשה תוך שלושה מעברים לפחות– תופעה זו נקראת הבהוב דינמי.

במעבר זה מוצא המעי עלול להיראות כך: 1-0-1-0

פתרונות לבעיה זו דומים לפתרון הבהוב סטטי, אולם בעיה זו מורכבת יותר ואין פתרון כללי (יש מקרים שאינם ניתנים לפתרון).

בניית שערים לוגיים באמצעות מתגים


המימוש הטכנולוגי של שערים לוגיים נעשה באמצעות טרנזיסטורים המשמשים כמתגים. לכל מתג המימוש הטכנולוגי של שערים לוגיים נעשה באמצעות (A,B) שהמתג יכול לחבר ביניהם.

נגדיר שני סוגי מתגים : α תג - - C אשר - C אשר פובר (עובר - N זרם), וכאשר - C אמתג מנותק (לא עובר זרם), ו- C אחובר - C מתג מחובר, - C מתג מנותק).

,נראה לדוגמה מימוש של שער NAND נראה לדוגמה מימוש של שער כאשר כאשר מתקיים (Z=NAND(A,B)



: נתונים שני הרכיבים הבאים



 $f(x,y) = x \cdot \bar{y}$ נתונה הפונקציה

בחרו את התשובה הנכונה ביותר:

- א. ניתן לממש את f בעזרת רכיב A בלבד.
- בלבד. B בעזרת בעזרת לממש את בלבד.
- ביחד. B ו- B ביחד. בעזרת הרכיבים f ביחד.
- f את לממש את לכן לא ניתן לממש את אני הרכיבים $\{A,B\}$ שני הרכיבים
- f מערכת פעולות שלמה ולכן ניתן לממש כל פונקציה בפרט $\{A,B\}$ מהווים מערכת שני הרכיבים

<u>פתרון :</u> תחילה ננסה להבין מה כל אחד מהרכיבים ממש. נבנה טבלת אמת עבור כל אחד מהרכיבים :

A רכיב			P רכיב		
X	Y	Out	X	Y	Out
0	0	0	0	0	0
0	1	1	0	1	0
1	0	1	1	0	0
1	1	0	1	1	1

.AND נשים לב כי רכיב A מייצג שער XOR מייצג שער בכי רכיב לב כי רכיב

: כעת נעבור על האפשרויות

לפונקציה AND ננסה לממש את $XOR(X,Y)=ar{X}Y+Xar{Y}$ ננסה כעת להגיע באמצעות ג - ננסה לממש את

$$AND(\bar{X}Y+X\bar{Y},X)=X\bar{X}Y+XX\bar{Y}=0+XX\bar{Y}=X\bar{Y}=f$$
 הנתונה:

f את באמצעותן לממש התשובה לא נכונה כיוון שראינו בגי שניתן לממש התשובה לא ד

ה – באמצעות XOR לא ניתן ליצור NOT, ולכן הללו לא מעי פעולות שלמה. XOR ה – באמצעות

תשובה נכונה: גי

תכן לוגי


Half Adder

: מחבר שני ביטים בודדים

- S=a+b •
- רטא תוצאת החיבור − Carry •

 $S = a \oplus b$

 $c_{out} = ab$




a	b	C _{out}	s
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

: טבלת אמת


: ביטוי

Full Adder

מחבר שני ביטים בודדים, ולוקח בחשבון carry של פעולת חיבור קודמת:



רטאת החיבור – Cout •



а	b	C _{in}	C _{out}	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1


: טבלת אמת

: ביטוי

$$S = a \oplus b \oplus c_{in}$$

$$c_{out} = ab + ac_{in} + bc_{in}$$

 $c_{out} = ab + (a \oplus b)c_{in}$ מימוש מסף



: עייי שימוש הH.Aים , באופן הבא עייי F.A


: הוכחה כי Full Adder מהווה מערכת פעולות חצי

- $S(a,0,1)=a\oplus 0\oplus 1=a\oplus 1=\bar a$ עייי NOT ניתן לקבל
 - $c_{out}(a, b, 0) = ab + 0 + 0 = ab$ ניתן לקבל AND •

של c_{out} חיבור את גייי אייי שרשור של סיביות. נעשה את חיבור של פעולת חיבור של פעולת היבור עייי ארשור של הייי אחד, ל c_{out} ההבא בתור. הבא ד.A ההבא בתור.

בורר – MUX

מעביר אחת מכניסותיו למוצא. בחירת הכניסה הרצויה תעשה עייי כניסות בקרה:




$$z = E\overline{S}_o\overline{S}_1D_o + E\overline{S}_oS_1D_1 + ES_o\overline{S}_1D_2 + ES_oS_1D_3$$

מימוש פונקציה של 4 משתנים בעזרת בוררים וקבועים

$16 \rightarrow 1$ א. מימוש בעזרת בורר

ערך כל כניסה בבינארי, בכניסה עצמה)

ארבעת הביטים יחוברו לכניסות הבקרה של הבורר, ובכל אחת מכניסותיו יהיה קבוע י1י או י0י עייפ טבלת האמת של הפונקציה. [כל פונקציה ניתן לממש בדרך זו].



 S_0

ב. מימוש בעזרת בורר $1 \rightarrow 8$ ושערים לוגיים


מצמידים כל 2 שורות אחת לשנייה, כך שבכל זוג יש 3 ביטים (שערכן גבוה יותר) זהים. ביטים אלו ישארו כמו קודם ככניסות הבקרה של הבורר, והביט $\frac{\frac{|x|}{|x|} y z \frac{|w|}{|x|} f}{|x|}$ יישארו כמו קודם ככניסות הבקרה של הבורר, והביט $\frac{|x|}{|x|} y \frac{|x|}{|x|} f$ הרביעי (השונה) , נסמנו x, יכנס לכניסות הבקרה לפי

ערך הפונקציה, כמו בדוגמה הבאה:

[במידה וברשותנו שער NOT, ניתן לממש כל פונקציה בדרך זו].


ג. $\frac{1}{2}$ מימוש בעזרת בורר $\frac{1}{2} + \frac{1}{2}$ (מספר בוררים, או בורר ושערים לוגיים).


בדומה למקרה הקודם, כעת נצמיד כל 4 שורות בטבלת האמת, כך ששני הביטים שערכן גבוה יותר יהיו זהים. שני הביטים הללו יחוברו לכניסות הבקרה של הבורר התחתון, כך שכל רביעיית שורות תייצג כניסה אחת של בורר זה.



: כעת יש שתי אפשרויות

- מימוש כל כניסה לבורר עייי שער לוגי כלשהו או קבוע. כלומר, סהייכ שימוש בבורר אחד ושערים לוגיים וקבועים (במידה וברשותנו את כל השערים הלוגיים).
- .ii מימוש כל כניסה לבורר עייי בורר נוסף. כלומר עד 4 בוררים שכל אחד מחובר לכניסה של הבורר הנוכחי (כלומר סהייכ עד 5 בוררים). נשים לב שלמעשה כל שער לוגי ניתן לייצג עייי בורר של $1 \leftarrow 4$, פשוט מעתיקים את טבלת האמת שלו לכניסותיו.






[כל פונקציה ניתן לממש בהינתן 5 בוררים, או בורר אחד וכל הקבועים והשערים הלוגיים. אולם, לא מעט פונקציות ניתן לממש גם בפחות מכך, וכאן צריך לבצע ניסוי ותהיה ולהבין איזה סידור של הביטים בטבלה יניב מס׳ מינימלי של בוררים/שערים לפי המלאי הנתון].


מפענח – Decoder

במפענח יש n כניסות בקרה וn יציאות. כל היציאות יראו n חוץ מהיציאה הזית, כאשר הוא המספר שערכו מיוצג בבסיס בינארי עייי כניסות הבקרה.

גם כאן יכולה להיות כניסת ,enable גם כאן יכולה להיות להיות כניסת E=0



 $2 \rightarrow 4$ מימוש אפשרי של מפענח




מימוש פונקציה בעזרת מפענחים

א. מימוש ישיר בעזרת מפענח בגודל טבלת האמת:

מחברים את כניסות הפונקציה לכניסות הבקרה של במפענח. את היציאות במספרן של כל השורות בהן הפונקציה מקבלת $^{\prime}$ י בטבלת האמת, מחברים לשער OR אחד (את שאר היציאות לא enable) בכניסת הלכלום). בכניסת ה


 $5 \rightarrow 32$ לדוגי: מימוש פונקי של 5 משתנים עם מפענח



ב. מימוש באמצעות מפענח/ים קטנים יותר:

נסתכל על השורות בטלת האמת בהן הפונקציה מקבלת 1 י. כעת נפצל לפי משתנה מסוים את הטבלה, כלומר חלק אחד יהיה כאשר אותו משתנה הוא 0 י, והחלק השני יהיה כאשר הוא 1 י. קיבלנו למעשה 2 טבלאות אמת של 1 1 משתנים, כעת נבנה שתי פונקציות חדשות לפי טבלאות החדשות

את המשתנה שבחרנו נכניס לכניסות enable של כל אחד מהמפענחים, כאשר שלפונקציה את המשתנה על סמך טבלת האמת בו הוא 0' נחבר את הNOT של אותו משתנה, ולפונקציה האחרת נחבר את המשתנה עצמו. לדוג': מימוש אותה הפונקציה ממקודם עם 2 מפענחי $16 \rightarrow 4$:



לעיתים, אם נבחר משתנה אחר, נוכל להמעיט במספר המפענחים. למשל, אם ניקח את אותה הדוגמה אך $f(A,B,C,D,E)=E\cdot f_1(A,B,C,D)+E'\cdot f_2(A,B,C,D)$ נבחר לפצל לפי משתנה E, נוכל

לממש את הפונקציה בעזרת מפענח


 $4 \rightarrow 16$ אחד בלבד, באופן הבא:

ABCDE	F	ABCD	F	
00001	1	0000	1	
00011	1	0001	1	
00101	1	0010	1	V(0.1.0.4.5.6.10.15)
01001	1	0100	1	$= \sum (0,1,2,4,5,6,13,15)$
01011	1	0101	1	
01101	1	0110	1	
11011	1	1101	1	£ 0
11111	1	1111	1	$f_2 = 0$


בקודד – Encoder

. במקודד יש ח $\log_2 n$ יציאות יש במקודד יש

1.1 שערכה הוא שערכה (היחידה) מספר מספר הבינארי של מספר הקוד הבינארי של מספר הכניסה היא הקוד הבינארי של



 $4 \rightarrow 2$ מימוש אפשרי למקודד



. Don't Careס יוי יוגדרו שערכה אחת כניסה כניסה אין בדיוק מצבים מצבים מצבים בדיוק בדיוק בדיוק ב

יש מקודדים מסוימים, בהם למצבים כאלו מוגדר כי היציאה היא הקוד הבינארי של הכניסה ה**ראשונה** שערכה הוא ι^{1} י.

ניסוי לגילוי תקלות צירופיות


תהליך הייצור של מעגלים ספרתיים איננו אידיאלי – מידי פעם נופלות תקלות במעגלים. נרצה לבצע ניסוי שיגלה אם יש תקלות בדרך הקצרה והיעילה ביותר.

במקרה הפשוט של מעגל צירופי בעל n כניסות, נצטרך לייצר את כל 2^n המצבים האפשריים ואם צירוף כלשהו יהיה שונה מזה שמאור להתקבל (בטבלת האמת) נדע כי הרכיב תקול.

אולם, ניתן לעשות זאת בדרכים יעילות יותר.

במסגרת הקורס נגביל את הדיון לתקלה בודדת ברכיב מסוג של ייצומת תקועיי (תקלה לפיה חוט מסוים במעגל תקוע במצב של י1י או י0י).

1. נערוך טבלה ובה נעבור על כל המקרים האפשריים של צומת תקועה ונבחן איזה מקרה כזה יגרור מוצא שגוי של הרכיב, לדוג׳:



נשים לב שכאשר בוחנים את הצירוף '000', אם נשים לב שכאשר בוחנים את קסוע על יס' נקבל שגיאה כיוון שמוצא q החוט \mathbf{q}

הפונקציה הצפוי הוא י1י, אך בפועל נקבל י0י, לכן נסמן את המשבצת של q0 (כלומר החוט q תקוע ב0) והצירוף 000.

m0 n0 p0 q0 m1 n1 p1 q1 ABC 000 Х 001 Х 010 Х 011 х Х 100 x 101 Х 110

111 | x | x | x


- 2. נבדוק איזה מהבדיקות הן הכרחיות נעבור על העמודות ונראה באיזו עמודה מסומן רק X אחד, כלומר היכן הבדיקה הנוכחית היא היחידה שנוכל בעזרתה לעלות התקלה. בדוגמה שלנו `101', `101', `111'.
- 3. נסמן גם שאר העמודות שנבדקות עייי העמודות שסימנו. לדוגי במקרה שלנו סימנו את 011 כי זה הצירוף היחיד שבודק את m1, אך הוא בודק ייעל הדרךיי גם את p1 וp1.
- נעבור כעת על השורות ונבדוק איזה עמודות לא מסומנות ע"י אף שורה, ונסמן מינימום שורות כך שכל העמודות יכוסו, לדוג' במקרה שלנו q0 לא כוסתה עם אף שורה שסימנו בשלבים הקודמים, ולכן נסמן שורה כלשהי המכסה גם אותה (למשל 000/010/100).

נשים לב כי עייי שימוש בשיטה זו, בדוגמה שלנו מצאנו כי מספיק לבצע 4 בדיקות במקום 8.

רכיבי זיכרון וחישוב זמנים


נשאלת השאלה כיצד ניתן לשמור ערך לוגי מסוים לאורך זמן. נשים לב שע״י חיבור שני מהפכים אחד לשני באופן הבא:

נוכל או החפך). הבעיה היא שלא נוכל y=0ו x=1 למשל מצב יציב, למשל לקבוע מרך או אוכל לקרוא ערך זה.



SR Latch

פתרון אפשרי לבעיה שהוצגה מקודם היא להשתמש במקום בשערי NOT בשערי Sarqin באופן הבא: כאשר S=R=0 המעגל שקול לשני מהפכים. רכיב זה קרוי Latch (יימנעוליי).



. הערך ישמר. R=0, מכונה מצב Set מכונה מצב את הערך יוי ברכיב. כל עוד S=1,R=0, הערך ישמר. את הערכים S=1,R=0, מכונה מצב Reset מכונה מצב הכנסת הערכים S=0,R=1, מכונה מצב

הכנסת הערכים 0,0 תגרום לבלבול היציאות (שתיהן יראו 0) והכנסת 1,1 תגרום למרוץ. נדאג לא להכניס ערכים אלו.

D Latch

עייי שינוי קטן ברכיב שתיארנו (ראה איור) ניתן להשתמש בו לאכסון סיבית מידע (נסמן D) בודדת.




Gate — G

אות , Gateה מקובל להכניס בכניסת

D מחזורי הנקרא שעון (Clock). נדרוש שכאשר כניסה אחת משתנה, השנייה תישאר יציבה כאשר G=0. תנאים אלו מבטיחים שמצב G=0 לא יהיה אפשרי.

DFF או D Flip Flop

במקום שהשינוי יתאפשר רק כשהשעון ברמה גבוהה, נאפשר את שינוי היציאה רק כתוצאה **מעליית**______



נעשה זאת עייי חיבור שני רכיבי Latch. כאשר השעון latch הראשון ישקוףי וכניסת סיבית המידע מוברת לצומת הפנימית (המסומנת בX). כאשר השעון

עולה לי1י הlacth הראשון נסגר ומכאן והלאה הוא ייזוכריי


את ערך סיבית המידע האחרונה, והlacth השני נפתח והערך שבX עובר ליציאה.

: מאוחר יותר (לאחר עוד מחצית מחזור השעון) יורד השעון שוב ל-י0י , ואז קורים שני הדברים הבאים מאוחר יותר (לאחר עוד מחצית מחזור השעון) יורד האחרון של X וה-latch הראשון נפתח ומאפשר latch השני נסגר ומכאן והלאה הוא "זוכר" את ערכו האחרון של X.

אפיון הזמנים של DFF

- . משך הזמן לפני עליית השעון שבו המידע חייב להיות יציב t_{set-up}
- . משך הזמן לאחר עליית השעון שבו המידע חייב להמשיך להיות יציב. $-t_{hold}$
- אה בוודאות עליית השעון עד לזמן בו בוודאות לא " t_{cd} " של האור המעטה היישתנה המתח ביציאה Q החסם התחתון).
 - בו בוודאות השעון עד לזמן בו בוודאות .DFF אוי של היי t_{pd} יי של היית השעון עד לזמן בו בוודאות עליית השעון עד לזמן בו בוודאות ערכו החדש (החסם העליון).

<u>הערה</u>: לשים לב ששני הזמנים האחרונים נמדדים החל מעליית השעון ולא החל משינוי המידע.



חיבור DFFים בטור - תזמון

המינימלי בחיבור שהזמן בטור, נדרוש שהזמן בחיבור – $\underline{\rm Hold}$ ב בחיבור בחיבור בחיבור שהזמן שלופ-פלופ בו הפליפ-פלופ הראשון משנה את ערכו (כלומר הראשון שלופ

יהיה גדול מזמן ההשהיה (t_{hold}) של הפליפ-פלופ השני, על מנת שהוא לא ידגום בטעות את המידע החדש. $t_{cc-o}(FF1) \geq t_h(FF2) \quad :$ כלומר, נדרוש


תנאי בחיבור המאוחר לפני בטור, נדרוש שהמוצא של הפליפ-פלופ הראשון ייתייצב לכל המאוחר לפני בחיבור - Set-Up בחיבור בטור, נדרוש של הפליפ-פלופ השני. כלומר נדרוש שה $t_{p\mathcal{C}-Q}$ (מקסימום זמן להתייצבות של הערך החדש) של הראשון וה t_{set-up} של השני, יכנסו שניהם בזמן מחזור אחד.

$$t_{pC-Q}(FF1) + t_{su}(FF2) \le T$$
 : כלומר, נדרוש

.(T_{cy} או T_{clk} מסמן את מסומן לעיתים השעון, לעיתים או מסמן את מסמן (כאשר

שימושים של DFF בטור

מחלק תדר ביי לבנות מחלק תדר נחבר את היציאה \bar{Q} לכניסת המידע לבנות מחלק תדר מחלק תדר נחבר את היציאה לכניסת המידע ביי לבנות מחלק הדר נחבר את היציאה האות הבא:




 $D = \overline{Q}$ $t_{pCQ,LH}$

בפועל יש להתחשב גם כאן במשטרי התזמון - חיבור DFF לעצמו שקול לחיבור שני DFFים בטור, והתדר האמיתי יראה כך:

אם נשים לב כי הדבר לא עומד במשטר התזמון נוכר להוסיף מהפכים בחוט המחבר את $ar{Q}$ לכניסת המידע הקביד לשים מספר זוגי של שערי NOT כדי לא לשנות את הלוגיקה.

.(t_{pd} אך יש לו הלוגיקה, אך אם שפיע שני שערי -Buffer שקולה להוספת אסרי NOT (הוספת שני שערי

<u>רגיסטרים</u> – כאשר רוצים לזכור יותר מביט אחד נשתמש ברגיסטרים. דרך לבניית רגיסטרים היא



באמצעות DFFים. נחבר את כל הDFFים לאותו אות שעון כך שידגמו באותו הזמן את הערכים החדשים, וכך נוכל לשמור מספר בינארי בעל מספר רב של ביטים.

חיבור DFFים ולוגיקה צירופית



במקרה כזה נצטרך להתחשב גם בזמני ההשהיה של הלוגיקה הצירופית.

לכן, נצטרך ״לתקן״ את תנאי התזמון שניסחנו מקודם על מנת שיתאימו למקרה זה:

תנאי הערך הישן, ניתן אינטואיטיבית FF2 מקבל הערך הישן, ניתן אינטואיטיבית – Hold תנאי Hold כעת למעשה להתקיים והפכנו אותו ל"קל" יותר. Hold

$$t_{cC-Q}(FF1) + t_{cd}(logic) \ge t_h(FF2)$$
 : התנאי המתוקן

<u>תנאי Set-Up</u> – כעת הוספנו עוד זמן שצריך להיכנס בתוך זמן מחזור אחד. ניתן אינטואיטיבית לחשוב כי הפכנו את תנאי Setup לייקשהיי יותר.

$$t_{p\mathcal{C}-Q}(\mathit{FF1}) + \ t_{pd}(logic) + \ t_{su}(\mathit{FF2}) \leq T :$$
התנאי המתוקן


 $t_{cC-Q}+t_{cd}$ עד לסיום t_h עד לסיום הזמן מסיום הערה: ההפרש בין האגפים באי השוויוניים (כלומר, בתנאי הולד: הזמן מסיום t_h עד לסיום מכונה ובתנאי סט-אפ: הזמן מסוף ה t_{pd} של הלוגיקה הצירופית עד לתחילת ה t_{su} של הפליפ-פלופ השני) מכונה t_{slack} אם t_{slack} חיובי, אז המעגל תקין. לעומת זאת, אם t_{slack} שלילי, התנאי לא מתקיים וצריך לפעול בדרך כלשהי כדי לתקן את הבעייתיות. (למשל הוספת skew לאחד ה t_{slack} ים).

Clock Skew

תופעה (הנגרמת באופן רצוי, או שלא) בה אות השעון מגיע בזמן שונה לDFF תופעה (הנגרמת באופן רצוי, או שלא) בה אות השעון מגיע זמן זה יכול להיות חיובי או שלילי (תלוי בנתוני השאלה). את ההפרש בהגעת השעון ב t_{skew} או ב

איך נפתור שאלות בתזמון!

נאתר את כל המסלולים שמתחילים ונגמרים בPF ונבדוק את תקינות תנאי SU במידה ויש באי באיר את כל המסלולים שמתחילים ונגמרים בSkew כשלהו, מומלץ לצייר את אות השעון השונים, ולצייר מעין תרשים של כל הזמנים המופיעים באי השוויונים – באופן זה ניתן לקבוע בקלות לאיזה אגף באי השוויון צריך להוסיף את ה t_{skew} , מבלי להתעסק בסימני +/- (דבר שיכול להיות מבלבל).



. t_{skew} בשעון שערכו הוא skew ביים שני העון בי היו האו הוא הוא נתון בתנאי sui hold נתון כי הכניסות עומדות בתנאי

ינאמיי. הדינאמיים המעגל עומד המעגל האם האם , $t_{skew}=0$ א. עבור

ינאמיי הזמנים הדינאמיי עומד אים, מבין הערכים הבאים, עבורו המעגל t_{skew} אבורן הערכים הבאים, ב.

- -2ns .1
- 3ns .2
- ons .3
- 4. אף ערד
 - 1ns .5

buffetג. כעת נתון כי $t_{skew}=1ns$. על מנת לאפשר פעילות תקינה של המעגל, הוחלט לבצע שימוש בי $t_{skew}=1ns$. הוסיפו את עבורו מתקיים כי $t_{cd}=t_{pd}$. הוסיפו את השלים של המנימלי והמקסימלי של החוצץ המאפשרים עמידה במשטר הזמנים הדינמי.

פתרון:

: מתקיים Hold אם תנאי FF2 לעצמו. נבדוק אם תנאי

$$t_{cC-Q}(FF2) + t_{cd}(AND) + t_{cd}(OR) \ge t_h(FF2)$$

 $1 + 1 + 1 \ge 4$

. אינאמים הזמנים במשטר א לא עומד א hold לא שלילי ולכן שלילי שלילי לא עומד א א א לא לא מתקיים הדינאמי

.hold לא משפיע על תנאי איהיה מתאים כיוון שבמסלול ארך איהיה מתאים כיוון שבמסלול פ. ב. אף ערך איהיה מתאים כיוון

. FF \emph{I} לפני הכניסה לשני \emph{buffer} ג. נוסיף את לפני

su ותאי ונבדוק תקינות של תנאי אחד מהמסלולים המתחילים והנגמרים בFF ונבדוק המחסלולים המתחילים והנגמרים והנגמרים ב

$FF1 \rightarrow FF2$:

<u>: hold תנאי</u>

$$t_{cC-Q}(FF1) + t_{cd}(OR) + t_{buffer} \ge t_h(FF2) + t_{skew}$$

$$1 + 1 + t_{buffer} \ge 4 + 1$$

$$t_{buffer} \ge 3$$

<u>: setup תנאי</u>

$$\begin{split} t_{pC-Q}(FF1) + & t_{pd}(OR) + t_{buffer} + t_{su}(FF2) \leq T + t_{skew} \\ & 4 + & 3 + t_{buffer} + 7 \leq 25 + 1 \\ & t_{buffer} \leq 12 \end{split}$$

 $FF2 \rightarrow FF2$:

: *hold* תנאי

$$t_{cC-Q}(FF2) + t_{cd}(AND) + t_{cd}(OR) + t_{buffer} \ge t_h(FF2)$$

$$1 + 1 + 1 + t_{buffer} \ge 4$$

$$t_{buffer} \ge 1$$

<u>: setup תנאי</u>

$$\begin{split} t_{pC-Q}(FF2) + & t_{pd}(AND) + t_{pd}(OR) + t_{buffer} + t_{su}(FF2) \leq T \\ & 4 + 5 + 3 + t_{buffer} + 7 \leq 25 \\ & t_{buffer} \leq 6 \end{split}$$

ניקח את מקרי הקיצון ונקבל לסיכום:

$$3 \le t_{buffer} \le 6$$

מערכות סינכרוניות

עד כה עסקנו במערכות צירופיות, בהן ערכי הפלט תלויים אך ורק בערכים הנוכחיים של משתני הקלט. כעת נעסוק ב**מכונות מצבים**, המורכבות ממערכת צירופית + זיכרון הזוכר "מצב". ערכי הפלט יהיו תלויים בערכי הקלט ובמצה הקיים.

ערכי המצב החדש גם הם תלויים בערכי בקלט ובמצב הקיים.

: נבדיל בין שני סוגים של מכונות מצבים

- Mealy מכונת מילי
- הפלט, והמצב הבא, תלויים גם בקלט וגם במצב הנוכחי.
 - <u>מכונת מור Moore</u> הפלט תלויי במצב הנוכחי בלבד. המצב הבא תלוי בקלט ובמצב הנוכחי

PRESENT STATE COMBINATIONAL LOGIC (OUT) COMBINATIONAL LOGIC (NEXT STATE) PRESENT STATE FLIP FLOPS COMBINATIONAL LOGIC (NEXT STATE) NEXT STATE

Mealv

NOORE INPUTS COMBINATIONAL LOGC (NEXTSTATE) PRESENT STATE FLIP FLOPS COMBINATIONAL LOGC (OUT) OUTPUTS

השלבים לביצוע סינתזה של מערכות סינכרוניות

- 1. <u>דיאגרמת מצבים</u> נתרגם את הבעיה המילולית שברשותנו לדיאגרמת מצבים, כך שמכל מצב יוצאים חיצים עליהן כל כניסות הקלט האפשריות (לדוגי במערכת עם כניסה ברוחב 2 ביטים, מכל מצב יצאו 4 ($=2^2$) חצים.
 - על כל חץ יופיע הקלט אליו הוא מתייחס והפלט של המערכת במקרה של מכונת מילי. במקרה של מכונת מור נכתוב את הפלט בתוך המצב.
- טבלת מצבים (+צמצום) נתרגם את הדיאגרמה לטבלה ששורותיה הן המצבים ועמודותיה הן כל הקומבינציות של קלטים אפשריים. במפגש כל שורה ועמודה נכתוב מהו המצב הבא הרצוי בהינתן קלט+מצב נוכחי זה.
- מצבים ת מצבים חמייצג אותו. בשביל תואבים ביטרן פיתן לכל מצב ניתן האר מספר מייצג אותו. בשביל חמצבים נצטרך $\lceil \log_2 n \rceil$.
 - 4. <u>טבלת מעברים ופלט (הצבת הקודים בטבלת המצבים)</u> נחזור לטבלת המצבים ובמקום כל שם של מצב נכתוב את הקוד המתאים לו (נקפיד להיות קונסיסטנטיים).
 - ביטות הפונקציות המתארות את כניסות הFF והיציאה (או היציאות) Z של המערכת. נעשה זאת כמו שמצאנו פונקציות צירופיות רגילות. נצטרך למצוא ביטוי כל אחת מהביטים של המצב הבא.
- לדוגמה, אם יש לנו מכונת מצבים עם כניסה ברוחב ביט אחד, נסמנה X, ו7 מצבים. נצטרך לטובת לדוגמה, אם יש לנו מכונת מצבים עם כניסה ברוחב ביט אחד, נסמן את קוד המצב הבא $3=\lceil\log_27\rceil$ ביטים שיתארו את המצבים (וגם Z נטמן את קוד המצב הבא ביטים שיתארו ב $Q_0Q_1Q_2$ ואת מוצא המערכת בZ. נצטרך למצוא את לבינקציות הבאות: $Z(Q_0,Q_1,Q_2,X)$, $D_2(Q_0,Q_1,Q_2,X)$, ... , $D_0(Q_0,Q_1,Q_2,X)$ הפונקציות הבאות:
 - שרטוט המעגל

Moore ארבע דרכים להמיר מכונת Mealy ארבע דרכים

- 1. תכנון מחדש כמכונת Moore
 - 2. הוספת רגיסטרים בכניסה
 - 3. הוספה רגיסטרים ביציאה
- 4. הוספת מצבים לטבלת המצבים היכן שהמוצא אינו זהה לכל הכניסות

צמצום מצבים – הגדרות:

- מצבים בני הפרדה נסתכל על מצבים מסוימים, נתחיל כל פעם ממצב אחר, ונכניס סדרה של קלט.
 - אם לאחר הכנסת סדרת הקלט, נקבל סדרת פלט שונה (כאשר התחלנו מהמצב האחר) נאמר שהמצבים הם בני הפרדה.
 - . אם נדרשה סדרה של k ביטים עיימ לקבל מוצא שונה, נאמר שהמצבים הם k
- <u>מצבים שקולים –</u> אם לכל סדרה שנכניס (כאשר בכל פעם מתחילים ממצב אחר) נקבל בדיוק את אותו המוצא, נאמר שהמצבים (מהם התחלנו) הם מצבים שקולים. נגיד גם ששני מצבים יהיו שקולים אם הם אינם בני הפרדה.
 - מצבים מכונים $\frac{k}{u}$ שקולים אן הם אינם k בני הפרדה באורך און אף סדרה באורך להפריד בינהם).
 - <u>מחלקות שקילות</u> תתי קבוצות של כל המצבים כך שכל חברי מחלקה שקולים זה לזה ואינם שקולים לאף חבר של קבוצה אחרת.
 - מצב עוקב •
 - ס מצב **0-עוקב** של מצב כלשהו זה המצב שעוברים אליו ממצב זה בגין כניסה 0 סצב **0-עוקב** של מצב כלשהו ממצב שעוברים אליו
 - מצב 1-עוקב של מצב כלשהו זה המצב שעוברים אליו ממצב זה בגין כניסה 1 o
 - מצב אליו ממצב הה בגין כניסה של מצב כלשהו אליו המצב שעוברים אליו ממצב הבגין כניסה של הסדרה X

האלגוריתם של Moore לצמצם מכונה

נפתח בקבוצת כל המצבים (ניתן למעשה לומר שכל המצבים הם 0-שקולים).

תלוי ברוחב הכניסה ורוחב היציאה – במידה ומדובר למשל בכניסה ברוחב 1

בשלב הראשון נבחין בין מצבים שונים לפי הפלט – נבדוק עבור אילו כניסות נקבל פלט שונה.

PS	x=0	x=1	ביציאה 1,	,1 יתנו ביציאה ACE המצבים, X =1 הבאה נשים לב שעבור						
A	E ,0	D,1			והמצבים BDF יתנו 0.					
В	F,0	D,0	אהם 1-בני	לכן נוכל לפצל את BDFi ACE למחלקות שקילות שונות, ונאמר שהם 1-בני						
C	E ,0	B,1	קבל מוצא	הפרדה, כלומר סדרה באורך 1 הצליחה להפריד ביניהם (הצלחנו לקבל מוצא						
D	F,0	B,0	(ABC	CDEF)	שונה במערכת לאחר שהכנסנו ביט אחד).					
E	C,0	F,1	7	1.						
F	B,0	C,0	(ABCDEF)	(ACE)(BDF)	מספר מחלקות השקילות שניתן לקבל בשלב זה					

(ניתן בכל פעם להכניס 0' או 1') ויציאה ברוחב 1 (המכונה מוציאה 0' או 1'), אז נוכל לאחר שלב זה לקבל 4 מחלוקות שקילות שונות. או באופן כללי, אם הכניסה ברוחב m והיציאה ברוחב 1 נוכל לקבל בשלב זה 2^{m} מחלקות שקילות לכל היותר.

במידה ומדובר במכונת Moore, יש לזכור כי המצב הבא אינו מושפע מהכניסה, אלא רק מהמצב הנוכחי, לכן פשוט נסתכל על היציאה נראה עבור איזה מצבים נקבל יציאה שונה – ואותם נשים במחלקות נפרדות.

כעת, נסתכל לאן מוביל אותנו כל מצב (במקרה של מכונת Mealy, נבדוק עבור כל קלט). אם "יסט" מסוים של מצבים, מוביל אותנו למצבים הנמצאים במצבים הנמצאים ב"סטים" שונים ברמה הנוכחית – נפריד אותם למחלקות שקילות שונות.

 $(C) \qquad (ABDE) \qquad X=1 \qquad (ADDD) \qquad (BCEC)$

נשים לב כי AD הובילו אותנו ל BE (הנמצאים באותו סט) אך אך אותנו למצב C הוביל אותנו למצב חנמצא בסט נפרד ברמה הנוכחית, ולכן נפריד את AD מ BE (כי למעשה באמצעות

: למשל בדוגמה הבאה

הכנסת X=1 נוכל להביא אותם למצב הנמצא במחלקת שקיולת אחרת).


ממשיכים בביצוע השלב האחרון עד שמגיעים למצב בו מחלקת שקילות זהה לזו שלפניה, ואז סיימנו.

שאלה ממבחן – שאלה 8 מתוך מועד א׳ אביב 2020


	X=	=0	X=1		
Present State	Next state	Z	Next state	Z	
Α	Α	0	В	0	
В	E	0	С	0	
С	Α	0	D	0	
D	Α	0	D	1	
E	E	0	F	0	
F	E	0	С	0	

מהן מחלקות השקילות אשר מתקבלות מצמצום מכונת המצבים הנתונה?

פתרון: זוהי מכונת מילי, נתחיל בשלב הראשון לצמצם לפי הקלט:



: נמשיך לפי המצב הבא



$$P_3 = (AE)(BF)$$
 (C) (D)
 $x=0$ $x=1$ $x=0$ $x=1$
(AE) (BF) (EE) (CC)

$$P_4 = (AE)(BF)(C)(D)$$

$$P_3 = P_4$$

 $(AE)(BF) \ (\mathcal{C})(D)$: ולכן התשובה היא

Pipeline

מדדים לביצועי מערכת ספרתית

- עבור פעולה אחת, זהו משך הזמן מכניסת הקלט ועד למוצא הפלט -<u>Latency</u>
 - מספר התפוקות שהמערכת מייצרת ביחידת זמן. <u>-Throughput</u> •

(יצינורי) pipeline בכל המערכות שראינו ביל התקיים: $\frac{1}{Latency}$: ביל המערכות שראינו עד כה, מתקיים: Throughput ביתן להגדיל את הזריט את החורים: . Throughput

, $Throughput = \frac{1}{T}$ במערכת מצונרת, הוא נקבל ממה זמן נקבל כמה זמן כל כמה Throughput מייצג כל כמה זמן נקבל תוצאה חדשה, ומתקיים Throughput במערכת מצונרת, המחזור של המערכת.

בניסה שכל מסלול מכל כניסה - בנוי מלוגיקה שירופית מסלול מכל מסלול מכל כניסה - $\frac{\mathbf{K} ext{-}\mathbf{pipeline} - \mathbf{K}}{\mathbf{K} ext{-}\mathbf{K}}$ איציאה עובר דרך K רגיסטרים בדיוק.

<u>הערה:</u> תמיד נמקם רגיסטרים בכניסה או ביציאה לצורך סנכרון עם מערכות אחרות (בדייכ ביציאה).

צינור וחישוב ביצועים עבור המערכת מצונרת

- ימקסימלי היחוי היחידה הצירופית בעלה ה t_{pd} המקסימלי .1
- .2 פי יחידה זו נקבע את זמן המחזור המינימלי (זהו למעשה ה t_{pd} המקסימלי). .2 כאשר ה $t_{pc-Q}(FF1)$ ו $t_{su}(FF2)$, כלומר יש כמובן גם להוסיף יש לא אידאלים יש

$$T_{min} = t_{pC-O}(FF1) + t_{pd-max}(logic unit) + t_{su}(FF2)$$

- . נקבע את K דרגת הצינור (דרך כמה רגיסטרים יעבור כל מסלול מהכניסה אל היציאה.
 - : חישוב ביצועים עייי


$$Throughput = \frac{1}{T}$$
 $Latency = k \cdot T$

עקרונות לצינור נכון:

- נצייר תמיד את המערכת מחדש כך שכל החיצים פונים לאותו כיוון אסור להעביר קו רגיסטרים שהחיצים חוצים אותו בכיוונים מנוגדים!
 - נעביר תמיד קשת (קו רגיסטרים) ביציאה מהמערכת
 - נבודד את היחידה הצירופית בעלת ה t_{nd} המקסימלי בעזרת רגיסטרים •
 - יינשבוריי רצפים של יחידות עם t_{pd} ארוך ארוך יותר מזה של היחידה שבודדנו בשלב הקודם -

שיטת הגומיות: נקבע 2 נקודות מעל ומתחת המערכת, ויינמתחיי קווי רגיסטרים ביניהם.

. הייסטרים אכן בל מסלול שנעביר בין כל כניסה לכל יציאה, נעבור בדיוק דרך K רגיסטרים אז יש טעות בצינור.



שאלה ממבחן – שאלה 11 מתוך מועד א' אביב 2020

נתונה המערכת הבאה:

(ומן ההשהיה של כל רכיב כתוב בתוכו ונתון בns).


נרצה לצנר את המערכת בעזרת רגיסטרים אידיאליים על מנת לקבל

בעדיפות מינימלי בעדיפות ראשונה, ומספר רגיסטרים מינימלי בעדיפות Throughput

שניה. מהו מספר הרגיסטרים המינימלי אשר דרוש לצורך צינור המערכת על פי סדר עדיפויות זה!

<u>פתרון</u>

: נצייר תמיד את המערכת מחדש כך שכל החיצים פונים לאותו כיוון



- נעביר תמיד קשת (קו רגיסטרים) ביציאה מהמערכת
- נבודד את היחידה הצירופית בעלת ה t_{pd} המקסימלי בעזרת רגיסטרים נבודד את היחידה הצירופית בעלת
- יינשבוריי רצפים של יחידות עם t_{nd} ארוך ארוך יותר מזה של היחידה שבודדנו בשלב הקודם

קיבלנו כי צריך בסהייכ 9 רגיסטרים.

תקשורת

פרוטוקול UART

זהו פרוטוקול תקשורת על חוט יחיד.

- על יוי לוגי קבוע. IDLE state במצב בו לא רוצים לשלוח מידע החוט נמצא בullet
- כשרוצים להתחיל לשלוח מידע שולחים start-bit שערכו מוגדר להיות י0י לוגי.
 - לאחר מכן שולחים את סיביות המידע.
- כשמסיימים לשלוח את המידע שולחים stop-bit שערכו מוגדר להיות י0י לוגי. •

 $.t_{bit}$ זמן השידור של ביט אחד נקרא

ה Transmiter וה Receiver צריכים "להסכים" על משך ל t_{bit} כך שיתאים אריכים צריכים אריכים והחצריכים אריכים והחסכים" אריכים ווא משך החסכים אריכים "להסכים" אריכים ווא משך החסכים ווא משך החסכים ווא משריכים ווא משריבים ווא משריכים ווא מש

$$N_T \cdot Tcycle(T_X) = N_R \cdot Tcycle(R_X) = T_{bit}$$

- צריך לשדר את אותו הביט Transmiter מספר מחזורי השעון - N_T ס
 - Transmiter זמן המחזור של - $Tcycle(T_X)$ \circ
 - דוגם את אותו הביט Receiver מספר מחזורי השעון N_R
 - Receiver זמן המחזור של ה- $-Tcycle(T_x)$ \circ

<u>סטייה בין המקלט והמשדר</u>

כאשר המשדר המידע. מספר הביטים לאורך שידור המידע. מספר הביטים כאשר ה t_{bit} של המשדר והמקלט שונים, נוצרת סטייה הנגררת (לאחר כל הסטייה הנגררת) תהיה עדיין לפני סיום שידור הביט האחרון.

לדוגמה, אם עבור המשדר $t_{bit}=400ns$ ועבור המקלט המקלט אם עבור המשדר המשדר לדוגמה, אם עבור המשדר להביטים המקסימלי שניתן לשדר, נחשב מתי הסטייה הנגררת של כל ביט. אם נרצה לבדוק מהו מספר הביטים המקסימלי שניתן לשדר, נחשב מתי הסטייה הנגררת תעבור זמן של מחצית t_{bit} של המשדר, כלומר תעבור את

נסמן את מספר הביטים המקסימלי בX. יש לזכור כי המקלט מתחיל לדגום את הביט הראשון רק לאחר נסמן את מספר הביטים המקסימלי בX: 1.5 t_{bit}

$$4 + 8x \le 200$$
$$8x \le 196$$

$$x \le 24.5$$

כמובן שנעגל כלפי מטה (אם נעגל כלפי מעלה כבר נעבור את הסטייה המותרת) ונקבל שבמקרה זה מספר הביטים המקסימלי המותר לשידור הוא 24. אם לא נספור את הbit-stop כאחד מהם, אז התשובה תהיה כי מספר הביטים המקסימלי הוא 23 ביטים.

שאלה ממבחן – שאלה 9 מתוך מועד א' אביב 2020

התקשורת בין חיפה לתל אביב מתבססת על פרוטוקול ה-UART הבסיסי כפי שנלמד בכיתה (בכל שידור נשלחות 8 סיביות מידע, סיבית start וסיבית שלחות 8 סיביות מידע, סיבית היבית שלחות 9.

 $f_{words} = 2000 \, rac{words}{sec}$ אל הקו נשלחות מילים באורך 64 סיביות. קצב שידור המילים הוא

לאור השיבושים הרבים בקו התקשורת, החליטו מתכנני הקו לשלוח, בנוסף למילה המקורית, סיבית זוגיות עבור כל בית במילה, ללא ביצוע שינויים בפרוטוקול ה-UART הבסיסי כפי שנלמד בכיתה. השינוי היחיד אשר ניתן לבצע הוא שינוי משך השידור של ביט בודד (t_{bit}) .

אשר אפשר שמירה על קצב שידור המילים אשר אפשר אפריי משך השידור אפשר אשר אשר להולים משך מהו משך מהו

פתרון

.stop-bitה start-bit נוסיף שידור נוסיף (=72: 8) פעמים, לשדר 72 פיביות נצטרך לשדר 72 פעמים, ולכל

כלומר נוסיף סהייכ עוד (=9*2) 18 סיביות לכל מילה.

לאחר השינוי, עיימ לשדר מילה שלמה נצטרך לשדר 90 סיביות.

כאמור, הקצב המקורי דרש שמשך שידור של כל מילה יהיה $500\mu sec$, ולכן ע"מ לקבל משך שידור של ביט בודד נחלק זמן זה ב90 ונקבל:

$$t_{bit-new} = \frac{500}{90} \mu sec = 5.56 \mu sec$$

פורמט פקודה בRISC-V

פקודות ומידע שמורים בזיכרון, לכל אחד מהם יש כתובת בזיכרון.

יש רגיסטר ייעודי המחזיק את כתובת הפקודה המתבצעת כעת: (Program Counter" (PC):

רוב המידע שאנחנו עובדים אתו מגיע בתצורה של ימיליםי (32 ביטים). כך גם הרגיסטרים במעבד.

כל הפקודות גם הן מכילות 32 ביטים, המסודרים בפורמטים קבועים לפי סוג הפקודה.

R-Type

פקודות אלה מסודרות באופן הבא:

31	25 24	20 19	15 14	12 11	7 6 0	
funct7	rs2	rs1	funct3	rd	opcode	
7	5	5	3	5	7	

. ביחד עם func3 אחראים על זיהוי הפקודה opcode

השדות $\mathbf{rs1}$ ו $\mathbf{rs2}$ מכילים כתובת רגיסטרים לקריאה והשדה \mathbf{rd} מכיל כתובת רגיסטר לכתיבה (רגיסטר יעד). מכיל מכיל 5 ביטים (צריך להכיל מספר בין 0-31 ולכך מספיקים 5 ביטים).

I-Type

31		20 19	15 14		12 11	7 6		0
	imm[11:0]		rs1	funct3	ro	l	opcode	
	12		5	3	5	•	7	

בפורמט פקודה זה השדה [11:0] מכיל מקום לערך של קבוע בגודל 12 ביט.

קבוע זה במעבד יעבור sign-extension לגודל של 32 ביט על מנת שנוכל לעשות פעולות אריתמטיות אתו ועם שאר הגדלים שיש לנו ברגיסטרים (כל המספרים שאנחנו עובדים איתם הם בגודל זה).

כל פקודות הshiftים למינהם (shift, וכוי) הם I-Type.

שדה rs2 מכיל את כתובת הרגיסטר בו המידע אשר נרצה לטעון.

כמו כן גם פעולות הביסטר בו מצויה בפקודות אלה שדה rs1 : I-Type הרגיסטר בו מצויה Load כמו כן גם פעולות הרצויה (מור בפקודות ישמש ביimm[11:0] הכתובת הרצויה רוצים לטעון, והשדה imm[11:0] :base+offset שליה נקפוץ מחושבת עייי

S-Type

31	25 24	20	19	15 14	12 11	7	6	0
imm[11:5]		rs2	rs1	func	et3	imm[4:0]	opcode	
7	· ·	5	5	3	·	5	7	
offset[11:5]		src	base	widt	th c	offset[4:0]	STORE	

פורמט (בה נטען) מחושבת עייי Load באופן דומה Store. באופן באת כל פעולת הכתובת באופן וומה הכתובת (בה נטען) מחושבת עייי store. נשים לב כי הmm פוצל עיימ ש store ישארו באותו מקום.

B-Type

פורמט זה מכיל את פקודות הbranch. כאשר אנחנו בוחנים פקודות של קפיצה, נרצה לקפוץ מהפקודה הנוכחית הנמצאת בPC לפקודה אחרת. בדייכ הפקודה האחרת תהיה יחסית ייקרובהיי לפקודה הנוכחית (אין יחורים' בקוד והוא כתוב ברצף). נרצה להשתמש בPC שאותו נוסיף/נחסיר מהPC נראה שגם בפקודות קפיצה לאחר שממקמים את כל השדות הנחוצים (opcode), רגיסטרים, וכוי) נשאר לנו PC ביטים. אם אחד מהם משמש עבור הסימן (נרצה להיות מסוגלים גם להחסיר) אז נוכל לקפוץ מהכתובת הנוכחית המצויה בPC עד PC כתובות.

אולם, כיוון שהפקודות מסודרות תמיד כ32 ביט כל אחת, כתובת של כל פקודה תמיד תסתיים ב00, כלומר, תתחלק ב4 (בכל פקודה יש 4 בתים).

לכן, תיאורטית נוכל להתעלם מ2 הביטים האחרונים (להוסיף אחייכ 00 באופן ייידנייי) ובכך להרחיב פי 4 את טווח הכתובות לקפיצה , כלומר עד $\pm 2^{13}$ כתובות, או עד $\pm 2^{11}$ פקודות.

הנייל לא קורה במעבד שלנו (מסיבות של התאמה גם לפקודות של 16 ביט) ובמקום שני אפסים, נשמיט רק הנייל לא קורה במעבד שלנו (מסיבות של התאמה גם לפקודות של 210 אחד, ולכן נרחיב את טווח הכתובת לקפיצה רק פי 2, כלומר עד $\pm 2^{10}$ פקודות.

: הפורמט עצמו נראה כך

31	30	25	24	20	19	15	14		12	11	8	7	6		0
imm[12]	imm[10:5]		rs2		rs1			funct3		imm[4:1]		imm[11]		opcode	
1	6		5		5			3		4		1		7	

נשים לב ש12 הביטים של הmm שוב מפוצלים. נשים לב גם שלא מופיע [0] מהסיבה שהוזכרה קודם לכו – ביט זה הוא תמיד 0 והוא מגיע יימבחוץיי.

U-Type

פקודות התומכות בinn בעל מספר רב יותר של ביטים. הפורמט יראה כך:

31	12 11	7 6 0
imm[31:12]	rd	opcode
20	5	7
U-immediate $[31:12]$	dest	LUI
U-immediate [31:12]	dest	AUIPC

פקודה לדוגמה : LUI – לוקח את ה20 ביטים מהשדה [31: 12] מכניס אותם ל20 ביטים העליונים – ברגיסטר שכתובתו בל, ומוחק את הביטים התחתונים בו.

פקודה או שימושית אם רוצים להכניס ערך של 32 ביטים מmm לתוך רגיסטר – נעשה את עייי שימוש בקודה או שימושית אם רוצים להשלים את 12 הביטים התחתונים. LUI ואחייכ ADDI על מנת להשלים את 12 הביטים התחתונים.

קיימת פסואדו-פקודה הטוענת ערך imm של 32 ביטים לרגיסטר (והיא למעשה עושה את מה שתואר) בשם liw.

J-Type

פורמט זה מכיל את פקודות הjump, כמו JAL למשל.

כאן הmm בגודל של 20 ביטים והוא משמש את offset לחישוב כתובת הקפיצה (כזכור נרצה לקפוץ imm). לכתובת PC+offset).

נבדוק מה טווח הקפיצה : 20 ביטים, אחד משמש לסימן, לכן $\pm 2^{19}$ כתובות, או $\pm 2^{17}$ פקודות (הכתובות כזכור בקפיצות של 4). אך גם כאן נעשה את אותו "טריק" עם ה $\pm 2^{19}$ הנוסף ובכך נכפיל את הטווח,

ולכן טווח הקפיצה יהיה $\pm 2^{18}$ פקודות מהפקודה הנוכחית.

: הפורמט נראה כך

31	30		21	20	19	2 11	7 6	0
imm[20]		imm[10:1]		imm[11]	imm[19:12]	rd	opcode	
1 10				1	8	5	7	
		offset[dest	JAL				

נשים לב שהפקודה JALR היא אמנם גם פקודת קפיצה, אך כיוון שהיא צריכה מקום נוסף לרגיסטר JALR (תזכורת: פקודה זו דומה לJAL, רק שהפעם כתובת הקפיצה אינה הכתובת הנוכחית ועוד JAL, וניתן הכתובת המצויה ברגיסטר ISI ועוד ISI פורמט ISI אינו מתאים, והיא ממומשת באמצעות פורמט ISI (ניתן לראות שיש שם בדיוק את השדות להם היא זקוקה).

פסואדו-פקודות הממומשות עייי JALR פסואדו

ורק מתבצעת (לא ניתן לשמור לרגיסטר x0, לכן למעשה לא נשמר כלום ורק מתבצעת ret = jr ra = jalr x0, ra, 0 (לא ניתן לשמור לרגיסטר). (ra הקפיצה לרגיסטר).

שאלה ממבחן – שאלה 11 מתוך מועד א' חורף 2019

:V-RISC להלן קוד שאמור להתבצע על אחד ממעבדי

00000010000011100010100000000011

0000001000011000000011000110011

נתון כי לפני ביצוע שתי הפקודות הנייל:

- התוכן של כל רגיסטר ב-file register שווה למספר הרגיסטר, לדוגמה רגיסטר x4 מכיל את הערך
- התוכן של כל בית בזיכרון הנתונים שווה לבית התחתון של כתובתו, לדוגמה בכתובת 0x12345678 נמצא הערך 0x78

מהו הערך ברגיסטר X12 לאחר ריצת 2 הפקודות? התשובות נתונות בבסיס עשרוני.

פתרון: נפענח מהן כל אחד מהפקודות:

בפקדוה הראשונה הסpcode הוא 1000001 הוא 100001 הוא 100 ולכן מדובר בש1. נפענח את הפקודה המלאה: 1 opcode הוא 28 גול מדובר בש1 im[0:11]=00000100000=32 rs1=11100=x28 .rd=10000=x16 .rd=10000=x16 מדובר בשלם מדובר בשלם הוא 1010011 ווא 1000 מדובר בשלם מדובר בשלם (4DD מתאים ל4DD לסיכום: 4DD מתאים ל4DD לסיכום:

lw x16 x28 32

16 +add x12 x24 x

.60 והוא 60–28 לאחר הפקודה הראשונה יהיה הערך בכתובת x16 והוא x16 ולכן

84 : משובה אניה ב84 ב60 אחר הפקודה השניה ב12x יהיה אניה ב84

RISC-V Single Cycle

: מרכיבי המעבד

במחזור רוצים לבצע במחזור הנוכחית אותה אנחנו חצביע על הכתובת של הכתובת $-\underline{PC-Program\ Counter}$ השעון הנוכחי.

חלק מהזיכרון בו שמורות ההוראות. <u>- IMEM</u>

באה. אריתמטית שמטרתה להעלות את PC ב $^{+}$, על מנת להתקדם לפקודה הבאה.

. במעבד שלנו) במעבד - Register File

. המספר המקסימלי של רגיסטרים בפעולה הוא 3 – שני רגיסטרי מקור ורגיסטר יעד.

: כניסות

- כניסת מידע (32 ביט) dataD \circ
- ביט] AdddrD מספר רגיסטר היעד (הרגיסטר בו שומרים את פעולות החישוב) [5 ביט] AdddrD
 - מספר רגיסטר המקור הראשון [5 ביט] AddrA \circ
- [5 ביט] מספר רגיסטר המקור השני (הרגיסטרים עליהם עושים את מספר $-\mathrm{AddrB}$

: יציאות

- יציאת מידע של הרגיסטר הראשון [32 ביט] DataA \circ
 - יציאת מידע של הרגיסטר השני (32 ביט Data B

ואת (תלוי בפורמט הבפקודה) ואת Imm מקבל מספר ביטים של הmm (תלוי בפורמט הבפקודה) ואת הפקודה ועושה sing extension עד לקבלת ערך מספרי באורך 32 ביט – איתו אפשר לבצע פעולות אריתמטיות.

יחידה אריתמטית, מבצעת חישובים. $-\mathbf{ALU}$

: חלק מהזיכרון בו שמור המידע. כניסות/יציאות - DMEM

קו בקרה מהבקר – Read/Write – בהתאם לפקודה (אם צריך לכתוב או לקרוא מהזכרון),

, הכתובת אליה/ממנה נכתוב/נקרא – DataW , הכתובת אליה/ממנה לטעון $-\Delta ddr$


. המידע אשר חולץ מהזכרון – DataR

.branch הרכיב האחראי על פעולות – Branch Comparator

ימכילות את המידע המידע מה DataB ו DataA כניסות את אלו למעשה אלו אלו במידע שהיה על המידע שהיה על אלו אלו אלו שהיה על BrLT=1 איז A<B הרגיסטרים. במידה וA אין A

כניסת הבקרה BrUn מציינת אם המספר הוא מסוג sing או לא (אם אחד שלילי ואחד חיובי זה רלוונטי להשוואת הגודל).

נשים לב שתוצאת הBranch comp משפיעה באופן ישיר על כניסת הבקרה PCSel בפקודות Branch כיוון שזו קובעת אם תקרה הקפיצה או שלא.



הבקר – Controller

הבקר הוא הרכיב השולט על המעבד וקובע בכל פקודה מה יהיו יציאות הבקרה.

הבקר למעשה הוא מערכת צירופית לכל דבר: יש לו כניסות, שלמעשה מייצגות את הפקודה אותה אנחנו מבצעים: funci opcode (וגם הכניסות של הפדמרה של Branch comp), ויש לו יציאות (כל כניסות הבקרה של הרכיבים השונים).

נבנה טבלת אמת לבקר, ותיאורטית ניתן למצוא פונקציות מיתוג לממש אותו באמצעות שערים לוגים, אולם הטבלה היא גדולה מאוד כיוון שיש הרבה צירופים אפשריים של כניסות ויציאות, לכן נממש את הבקר באמצעות זיכרון ROM.

היתרון בROM הוא שמאוד קל לממש אותו, אך החיסרון הוא שהוא תופס מקום רב.

תזמון

ניתן לחלק את זמן ביצוע הפקודה לחמישה שלבים:

.imm genb ולRegFile שלב הבאת הפקודה – הוצאתה מזכרון הפקודות והזרמתה לבקר, לRegFile ולmm genb ול

RegFileהוצאת הערכים של הרגיסטרים – Instr Decode

ביצוע החישובים האריתמטים – Executet ALU

גישה לזכרון לצורך קריאת/אחסון מידע – MEM Read

כתיבת מידע לרגיסטר היעד – Write Back

בדייכ בקורס נשתמש בזמנים הנתונים הבאים, אלא אם כן נתון אחרת:

IF	ID	EX	MEM	WB	Total
I-MEM	Reg Read	ALU	D-MEM	Reg W	
200 ps	100 ps	200 ps	200 ps	100 ps	800 ps

נשים לב שבמעבדת בארכיטקטורת Single-Cycle, זמן המחזור נקבע עייפ הפעולה הארוכה ביותר – גם אם שאר הפעולות לא זקוקות לכל חמשת השלבים.

כיוון שפעולה כמו lw זקוקה לחמשת השלבים זמן המחזור ייקבע להיות הזמן הטוטאלי של כולם, T=800 הנתונה – T=800

שאלה ממבחן – שאלה 7 מתוך מועד ב' קיץ 2019

. RISC-V Cycle Single הוחלט להוסיף 2 פקודות קפיצה חדשות לארכיטקטורת

הפקודה הראשונה מקבלת מספר של רגיסטר יחיד שבו מאוחסנת כתובת לקפיצה.

את צורך אין צורך מספר (אין צורך אין את PC+4 פנוסף ה אורך אין אורך אין אורך אין את מספר הפקודה מספר מספר מספר מספר מספר מספר הרגיסטר בפקודה).

הפקודה השנייה מקבלת מספרים של שני רגיסטרים. באחד מהם מאוחסנת כתובת לקפיצה- הפקודה הבאה תגיע מכתובת זו. ברגיסטר השני ישמר ה-PC+4 .

מותר להוסיף כניסות MUX וחיבורים במסלול הנתונים, ולשנות את הבקר. אסור לשנות את מבנה ה- File Register והזיכרון.

מבין התשובות הבאות, בחרו את התשובה הנכונה ביותר:

א- אפשר לממש רק את האפשרות הראשונה.

ב- אפשר לממש רק את האפשרות השנייה.

ג- אפשר לממש את שתי האפשרויות.

ד- אי אפשר לממש אף אחת מהאפשרויות הללו.

<u>: פתרון</u>

– גי


את שתי האפשרויות ניתן לממש, כיוון שניתן גם לשמור וגם לקורא מקובץ הרגיסטרים ובשתי האפשרויות צריך לקרוא מהרגיסטר שבו מאוחסנת כתובת הקפיצה כדי לדעת לאן לקפוץ, ולכתוב אל הרגיסטר שאליו רוצים לכתוב את ערך ה- PC+4.

RISC-V Multi Cycle

החיסרון העיקרי בsingle-cycle היה שגם פעולות קצרות, נמשכות אותו דבר כמו הפעולה הארוכה ביותר. multi-cycle הוא לפצל כל פקודה לכמה מחזורי שעון, כך שמחזור השעון קצר משמעותית, וכל פקודה תמשך מספר שונה של מחזורי שעון ולא תארך יותר זמן ממה שהיא צריכה.

: Datapath השינויים העיקריים

- הרכיבים בארסיטקטורה או במקומם החישוב מתבצע Branch Comp. הרכיבים ארכיבים בארכיטקטורה וו Branch Comp. בעבע
 - הוספת רגיסטרים זמניים
- את הערך את את הכתובת של הפקודה הנוכחית (כיוון שב PCC $_{\odot}$ את הכתובת של את את PCC $_{\odot}$ השמור עם PC+4).
- הגיע בפקודה את הפקודה הנוכחית עיימ שנוכל לטפל בפקודה זו בכל השלבים מבלי להגיע ווא הפקודה הנוכחית עיימ שנוכל לטפל בפקודה זו בכל השלבים מבלי להגיע לפקודה הבאה.
 - שומרים את המידע שחולץ מהרגיסטרים $-\mathbf{A},\mathbf{B}$ \odot
 - ALUשומר את מוצא ALUOut \circ
 - שומר את המידע שחולץ מהזיכרון \mathbf{MDR} \circ




PCC=PC current

IR=Instruction Register

MDR=Memory Data Register

הבקר – Controller

הבקר צריך להוציא בכל מחזור קווי בקרה שונים, לכן הוא ממומש עייי מכונת מצבים. המחזור הראשון (Inst Fetch) והשני (Inst Decode) משותפים לכל הפקודות. שאר המצבים שונים עייפ סוג הפקודה.



: נעבור על מצבי הבקר השונים

- <u>Instr Fetch [0]</u> זהה לכל הפקודות. לרגיסטר IR נכנסת הפקודה שנמצאת בזכרון (בכתובת המצויה בPC), לרגיסטר PCC נכנסת הפקודה שנמצאת בPC, והכתובת בPC מעודכנת להיות PC+4 (החישוב נעשה בLU)
 - יהה לכל הפקודות. ל A,B מוכנסים המידע מהרגיסטרים שיצא Instr Decode [1] זהה לכל הפקודות. ל פאוערת מחושבת כתובת הקפיצה המשוערת למקרה ומדובר בפקודת RegFilen: .ALUOut=PCC+branchoffset

השלבים הבאים שונים בפורמטים שונים:

R-Type

- ALUם נשמרת תוצאת החישוב של ALUOut ברגיסטר ברגיסטר Execute[6]
- וייכתב לרגיסטר היעד עם RegFile DataD מגיע לכניסת ALUOut שיכתב לרגיסטר Write Back[7] עליית השעון.

BEQ

עם בציור) שחיבור (לא משורטט בציור) בשם -ALU. במוצא הקפיצה (בדק באור) בשם -Execute[8] במוצא הקפיצה מבדק באור (בדק באור) בשם -ALU בקר ומתקיים 2ero באור מהערכים באור שווים). פון אוים -ALU



בפעולות branch יציאת הבקרה branch יציאת הבקרה branch ופכת לי1י ובאמצעות הלוגיקה הבאה: (הנכנסת לרגיסטר PC) מתעדכנת כתובת הקפיצה.

LW/SW

: מחשבים ב-ALU את הכתובת הרצויה <u>- Execute[2]</u> • ALUOut=A(base Address) + imm (offset)

SW

• Memory[5] – מכניסים לכתובת השמורה בLUOut (שחושבה בשלב הקודם) את המידע ברגיסטר (rs2).

SW

- שחושבה בשלב הקודם) ALUOutב מכניסים את המידע השמור בכתובת $\underline{\text{Memory}[3]}$ \bullet לרגיסטר MDR.
- ייכתב לרגיסטר היעד עם MDR מגיע לכניסת אינדע שויכתב לרגיסטר היעד עם Write Back[4] עליית השעון.

<u>JAL</u>

– Execute[9]

לתוך רגיסטר הייעד מגיעה הכתובת לחזרה PC+4. יש לזכור שכתובת זו כבר נמצאת ברגיסטר לתוך רגיסטר הייעד מגיעה הכתובת לחזרה PC-4. $\rm PC$

.ALU מגיעה הכתובת PCC + offset מגיעה הכתובת PC אחיבור מחושב בPCC אחיבור מחושב


מבנה הבקר

מורכב מחלק של ROM (מורכב מחלק של Memory) בעלת 10 שורות, בו כל שורה מייצגת מצב בדיאגרמת המצבים. העמודות מייצגות את יציאות הבקר. (מקבלים פה טבלה הרבה יותר קטנה מהבקר ב-single).

העמודה האחרונה קובעת מה יהיה המצב הבא, והוא אחד מהבאים :

- 0 לחזור למצב **Fetch**
- שבלת קפיצה − Dispatch1 ממצב 1
- שבלת קפיצה Dispatch2 ממצב 1
- המצב הנוכחי 1 המצב הנוכחי Seq

המצב הנוכחי, והמצב הבא State Regב מופיע מעד המצב העוכחי. איבחר באמצעות MUX ייבחר באמצעות



Instruction register opcode field

שאלה ממבחן – שאלה 15 מתוך מועד א' אביב 2020

מעוניינים להוסיף מימוש של הפקודה dlw כ**פסאודו-פקודה** תוך שימוש בפקודות קיימות.

פקודה זו מביאה מילה מהזיכרון לפי כתובת המחושבת באופן הבא:

כתובת המילה מובאת מהזיכרון מהכתובת ששמורה ברגיסטר rs ועוד ערך ה-imm, ושומרת את המילה שהובאה מהזיכרון ברגיסטר.rd

פקודה זו בעלת הפורמט:

dlw rd, rs, imm

המבצעת את הפעולה הבאה:

 $reg[rd] \leftarrow Mem[Mem[reg[rs]+imm]]$

- א. כתבו את המימוש המינימלי של הפקודה כרצף של פקודות אמתיות (ניתן להשתמש ברגיסטרים t1,t0 במידת הצורך)
 - ב. מה מספר המחזורים המינימלי הנדרש לביצוע פסאודו פקודה זו במעבד single cycle RISC-V
 - ג. מה מספר המחזורים המינימלי הנדרש לביצוע פסאודו פקודה זו במעבד Multicycle RISC-V!
- ד. כעת ניתן לבצע שינויים במעבד הכוללים הוספת/הרחבת בוררים, והוספת חיווטים. מה מספר המחזורים המינימלי הנדרש לביצוע פקודה זו כפקודה אמיתית במעבד Multicycle RISC-V :

פתרון

א. מימוש באמצעות שתי פקודות:

lw to imm(rs) lw rd o(to)

- ב. מספר המחזורים המינימלי הוא 2 (בsingle-cycle כל פקודה אורכת מחזור)
- ג. מספר המחזורים המינימלי הוא 8 (בmulti-cycle כל פקודת lw אורכת 4 מחזורים)
 - ד. נבדוק אילו שלבים נצטרך עיימ לבצע פקודה זו כפקדוה אמיתית במעבד:
 - multi-cycleב בדומה לשאר הפקודות D+IF-1+2
 - ALUOutב ושמירתו rs+imm EXE 3
 - rs+imm גישה לוכרון וחילוץ המידע השמור בכתובת MEM -4
- נחלץ תובכך נחלץ (עשה אונייה לזכרון. נעשה את עייי הוספת חיבור נוסף מ- MEM 5 את שנייה לזכרון. נעשה את המידע השמור ב (MEM(rs+imm).
 - rdב שמירת המידע WB -6

תשובה: נצטרך בסהייכ 6 מחזורי שעון.

חריגות ופסיקות


חריגות (Exceptions) הן אירועים הגורמים להפסקת רצף הפעולות ולקפיצה לתוכנית אחרת. סיבות אפשריות לחריגות:

- **התוכנית עצמה** לדוגמה, כאשר התוכנית צריכה לקבל משהו ממערכת ההפעלה (למשל קלט מהמקלדת)
 - בעיות בביצוע התוכנית דוגמות: overflow, חלוקה באפס, גישה לכתובת לא חוקית...
 - ... **גורם חיצוני** קלט מהמקלדת/ שעון/ אינטרנט ...

לחריגה הנגרמת עייי גורם חיצוני נקרא <u>פסיקה</u> (Interrupt). ההבדל העיקרי בין חריגה ופסיקה הוא שבפסיקה נסיים את הפעולה הנוכחית ורק אז נטפל בגורם החיצוני בעוד שבחריגה נעצור את הפקודה הנוכחית.

טיפול בחריגות

תחילה נצטרך לשמור את הכתובת של הפקודה הנוכחית, עיימ שנוכל לדעת לאן לחזור לאחר שנסיים לטפל בגורם הגרם לחריגה. בRISC-V קיים רגיסטר מיוחד השומר את הכתובת הנוכחית הנקרא SEPC. (הכתובת הנוכחית תגיע מהרגיסטר PCC, ובמעבדים בהם לא קיים נחסיר 4 מPC). נתעסק בקורס בשתי שיטות עיקריות לטיפול בחריגות:



SCAUSE 6

שיטה א' – קוד הגורם לחריגה

בשיטה זו בכל פעם שתקרה חריגה נקפוץ לכתובת קבועה (0x1c090000) וממנה יתחיל קטע קוד שמטרתו היא בירור סיבת החריגה, באמצעות התבוננות ברגיסטר הנקרא SCAUSE. המעבד טוען קוד לרגיסטר זה (עוד מלפני הקפיצה) קיימות שתי שיטות שנלמד לקידוד הקוד ברגיסטר זה:

- חזקות של 2 תחילה כל הביטים ברגיסטר שווים לאפס. מגדירים כי כל ביט ברגיסטר אחראי על סוג מסוים של חריגה, למשל: ביט0 אחראי על חילוק באפס, ביט1 אחראי על overflow, ביט2 אחראי על גישה לכתובת לא חוקית, וכן הלאה...
 המעבד טוען 1 במיקום הביט (חזקה של 2) המתאים לגורם הנוכחי לחריגה.
 - . חסרון לשיטה זו שהרגיסטר מכיל 32 ביטים ולכן נוכל לטפל לכל היותר ב32 חריגות שונות

יתרון לשיטה זו שאפשר לטפל בכמה חריגות במקביל (לטעון כמה ביטים ב1).

מספר רץ – בשיטה זו כל חריגה מקודדת לקוד מסוים המייצג את הסיבה הנוכחית לחריגה.
 היתרון בשיטה זו הוא שניתן כעת לטפל ב 2³² חריגות שונות (לעומת 32 בשיטה הקודמת), אולם החיסרון הוא שניתן לטפל כל פעם רק בחריגה אחת בו זמנית.


לאחר שהסיבה אותרה, תתבצע קפיצה לפונקציה ייעודית שמטרתה טיפול בחריגה הספציפית שהתרחשה. לבסוף הפונקציה תקפוץ חזרה לפקודה הנוכחית הנמצאת בSEPC ותריץ את הפקודה לאחר שטופלה בשנית.

שיטה בי –וקטור הפסיקות

זהו בלוק במרחב הזיכרון של מערכת ההפעלה. בשיטה זו לא נקפוץ לכתובת קבועה, אלא נקפוץ לכתובת מסוימת לפי סוג החריגה. המעבד מחשב את הכתובת אליה נצטרך לקפוץ (לפי סוג החריגה), לכן בשיטה זו

> אין צורך ברגיסטר SACUSE כיוון שכל שורה ייעודית לסיבת חריגה מסוימת. בכתובות אלה יכולות להופיע פקודות קפיצה לפונקציה שתמשיך את הטיפול בחריגה.

נשאלת השאלה מדוע לקפוץ לשורה בווקטור הפסיקות ולא לקפוץ ישר לתוכנית המטפלת בחריגה, והסיבות לכך הן שכך קל יותר לבצע שינויים בתוך handlera מערכת ההפעלה(צריך לשנות את תכנית הhandler אך אין צורך לשנות את כתובת הקפיצה שהמעבד מחשב) ושקל יותר בצורה זו לחשב את כתובת הקפיצה (בדומה לקפיצה למערך – קופצים לכתובת הבסיס ומשנים רק את offseta).



שאלה ממבחן – שאלה 15 מתוך מועד א' אביב 2020

נתון מעבד RISCV Multicycle התומך בטיפול בחריגות, כך שהוא מפסיק את ריצת התוכנית במידה והתקבלה חריגה. אחד הסטודנטים בקורס יימערכות ספרתיות ומבנה המחשביי כתב את הקוד הבא:

0x1AA0 0000	Main:	addi x2, x0, 4	שימו לב: הפקודה $mult\ rd, rs1, rs2$ מבצעת כפל בין שני
0x1AA0 0004 0x1AA0 0008		addi x4, x0, 1 mult x1, x2, x2	הרגיסטרים rs1 וrs2 כך שמתקיים: $rs1 \cdot rs2 \cdot rs2$. באופן דומה
0x1AA0 000C 0x1AA0 0010		add x1, x1, x1 add x0, x1, x2	rd = $rs1/rs2$: מבצעת חלוקה כך שמתקיים div rd , $rs1$, $rs2$
			הסטודנט גילה כי נפח הזכרון הוא 1GB ($2^{30}B$). שותפו של הסטודנט
0x1AA0 0014	Loop:	addi x1, x1, -1	
0x1AA0 0018		beq x1, x0, EXIT	בחן את הקוד וקבע בהחלטיות כי הרצת הקוד תגרום לחריגה.
0x1AA0 001C		add x4, x4, x4	איזה סוג חריגה תתרחש?
0x1AA0 0020		div x0, x1, x1	איזון טוג ווו יגוו ונונו ווש:
0x1AA0 0024		j Loop	
0x1AA0 0028	EXIT:		
0x1AA0 002C		sw x4, 0(x4)	<u>פתרון :</u>
			: נבצע מעקב אחרי התוכנית
			: מאתחלת את הרגיסטרים לערכים MAIN

x2=4

x4=1

x1=x2*x2=4*4=16


x1=x1+x1=16+16=32

 $.2^{31}$ יהיה x^{4} 2 פעמים (31 פעמים) $.2^{*}x^{4}$ 2, כלומר בסוף הלולאה, מבצעת $.2^{31}$ 2 פעמים (31 פעמים) לאחר מכן מתבצע sw לכתובת השמורה ב x , אולם, נתון כי הזיכרון בגודל sw לכתובת השמורה ב להיות מיוצג עייי מספר גדול יותר מגודל הזיכרון – כלומר, תתרחש חריגה מסוג **גישה לכתובת לא חוקית**.


Pipelined RISC-V

IF, D, EXE, MEM, WB : בתצורה זו נחלק את DataPatha בתצורה זו נחלק

ובכך ניצור מערכת מצונרת כך שכל שלב מהווה יחידה צירופית ורגיסטרים מפרידים בין השלבים.



בנוסף נוסיף רגיסטרים שיפרידו בין כל שלב:




כיוון שיש לנו 5 שלבים ניתן לטפל בעד5 פקודות במקביל ברגע נתון.

נשים לב שצריך להעביר את הפקודה לאורך כל הצינור, ולכן הפקודה עוברת ברגיסטרים ייעודיים. נשים לב שצריך להעביר את הפקודה לאורך לטובת פקודות 1

הבקר – Controller

נשאלת השאלה איך ימומש הבקר אם בכל שלב נמצאת פקודה אחרת, והתשובה לכך היא שיציאות הבקרה מחושבות מראש עבור כל השלבים, ועוברות ביחד עם הפקודה ברגיסטרים של הצינור. אולם, אין צורך להעביר תמיד את כל היציאות – לאחר שמסיימים עם שלב מסוים אין שימוש ביציאות שלו ולכן נעביר רק את היציאות של השלבים הנותרים:



Hazards

Structural Hazard

PC+4 כאשר שתי פקודות שונות צריכות להשתמש באותו המשאב. למשל כשפקודה אחת צריכה לחשב ALUופקודה אחרת צריכה לחשב כתובת לקפיצה – שתיהן צריכות להשתמש בALU לטובת חישוב. הפתרון הוא הוספת חומרה, ולכן הוספנו למשל את היחידה μ 4 שלא קיימת בmulti-cycle.

Data Hazard


קורה למשל כאשר פקודה מסוימת רוצה לקרוא ערך מרגיסטר מסוים שפקודה שלפניה עדיין לא הספיקה לעדכן (תזכורת: קריאה מרגיסטר היא א-סינכרונית, וכתיבה מתבצעת בסוף מחזור עם עליית השעון).

תבוות במרווח של 3 פקודות במרווח של 3 פקודות. $-WB \rightarrow DEC$

כאשר פקודה מסוימת קוראת

מרגיסטר (בשלב הDEC), אך פקודה שלפניה נמצאת בשלב הWB וכותבת לאותו הרגיסטר.


הפתרון הוא forwarding בתוך ה RegFile – במקום לקרוא את הערך מהרגיסטר, נוסיף חיבור מכניסת המידע של RegFile ישירות



לרגיסטרים שבמוצא החידת בקרה גיקרות בקרה RegFile Forward Logic וכאשר היחי (ובמקביל גם מתעדכן ברגיסטר בקרה מזהה מצב כזה, הערך במוצא מגיע ישירות מכניסת המידע (ובמקביל גם מתעדכן ברגיסטר המדובר).

$-WB \rightarrow EXE$ רלוונטי לפקודות במרווח של 2 פקודות.

כאשר פקודה רוצה לבצע חישוב על ערך של רגיסטר מסוים, אך פקודה שלפניה נמצאת בשלב בWB וכותבת לאותו רגיסטר. הפתרון הוא forwarding במעבד משלב הWB לשלב הEXE.



רלוונטי לפקודות במרווח – $\underline{\text{MEM}} \rightarrow \underline{\text{EXE}}$ של 1 פקודות (פקודות סמוכות).

כאשר פקודה רוצה לבצע חישוב על ערך של רגיסטר מסוים, אך פקודה שלפניה ביצעה חישוב כלשהו עם כאשר פקודה רוצה לבצע חישוב ערך של רגיסטר וכרגע היא בשלב הMEM. הפתרון הוא forwarding במעבד משלב הMEM לשלב ה

על מנת שהמעבד ידע מתי צריך להפעיל forwarding בין שלב לשלב, נוסיף יחידה לוגית למעבד – we מנת שהמעבד ידע מתי צריך להפעיל rd יהיה העדה הקלט שלה יהיה הForwarding control logic – הקלט שלה יהיה המצאת בשלב הEXE.

Load Data Hazard

.lw בפקודות forwarding במעבד הוא בפקודות

כאשר טוענים ערך מהזיכרון (lw) הוא יהיה זמין רק בשלב הW (למעשה, לאחר עליית השעון של שלב האשר טוענים ערך מהזיכרון (lw) בקודת שצריכות לעשות שימוש במידע שצריך להיטען, חייבות לחכות שהמידע יהיה לפחות בשלב הW של פקודת הlw, אחרת הוא אפילו לא נמצא בצינור:

. שכבר ראינו שקיים forwarding WB \rightarrow EX שכבר ראינו שקיים שכבר ראינו שקיים.

פקודות במרווח של 1 פקודות (פקודות סמוכות): במקרה כזה (של פקודה שעושה שימוש בערך הבאה ברצף לאחר פקודת lw הטוענת את אותו הערך) אין דרך להתגבר על הבעיה, והפתרון האפשרי היחיד הוא לחכות שפקודת הwl תסתיים ע״י הכנסת NOP (פקודה שלא עושה שום דבר, ולמעשה שקולה להמתנה של פקודה אחת).

איך זה יתבצע!

נוסיף יחידה לוגית בשם Hazard detection unit שתפקידה לבדוק האם הפקודה שנמצאת בשלב האיא פקודת שנמצאת rs ובנוסף – האם הל rb שפקודת השל רוצה לעדכן, זה אחד מהrs שהפקודה שנמצאת EXE היא פקודת לקרוא. במידה וכן, היא תכניס NOP לצינור עייי הפיכת סיגנלי הבקרה של הבקר לאפסים ובכך יינתקעיי למשך מחזור אחד את הפקודות שלאחר השל.

פתרון נוסף, במידה והדבר מתאפשר – לשנות את סדר הפקודות כך שיהיו מרווח של 2 לפחות בין פקודת הערון נוסף, במידה שרוצה לקרוא את הערך שהיא טוענת. (זוהי אופטימיזציה שנעשית בדייכ באופן lwn אוטומטי עייי הקומפיילר).

Control Hazard

בפקודות branch, נוכל לדעת האם תתבצע קפיצה (או שלא) רק בשלב הEXE, כלומר במחזור השעון branch, נוכל לדעת האם תתבצע קפיצה מה להכניס לpipe?

נניח (יינהמריי) שהקפיצה לא מתבצעת ונכניס כרגיל את הפקודות הבאות.

אם נגלה בשלב הEXE שהbranch אכן צריך לבצע קפיצה, נקפוץ לפקודה הנכונה ונבצע flush לשתי הפקודות שכבר הכנסנו לflush pipe = מחיקת הפקודות עייי הפיכת סיגנלי הבקרה לאפסים).

המחזור EXE לנו שההחלטה על הקפיצה מתבצעת בשלב הEXE (המחזור הרביעי) אז השלישי). אם לדוג׳ בתרגיל נתון לנו כי ההחלטה על הקפיצה מתבצעת בשלב הEXE (המחזור הרביעי) אז נצטרך למחוק EXE (המחזור הרביעי) אז נצטרך למחוק EXE פקודות.

Branch prediction

עיימ להפחית את הייהימוריםיי הלא נכונים, נערוך מעין סטטיסטיקה ובכך ננסה להפחית את ההנחות הלא נכונות של קפיצה בפקודות branch (למשל בלולאה עם 100 איטרציות, נבין כי לאורך זמן מתבצעת קפיצה ובכך נוכל להפחית את ההנחות הלא נכונות ובכך לשפר ביצועים) – מעין ייניחוש מושכליי.
עקרון הפעולה לא נלמד במסגרת קורס זה.

סיכום ביניים: מתי נצטרך להוסיף NOPים?

- טוען. lw טוען ונבדוק אם בפקודה אחר מכן, אחד הוא הרגיסטר שאליו ווען. פקודות אם בפקודה אחד (במידה וקיים NOP אחד (במידה וקיים עוד) אם כן מוסיפים אחד (במידה וקיים ו
- ים לפי NOP באשר עושים "ניחוש" לא נכון בנוגע לקפיצה, נצטרך להוסיף NOP בקודות שקודות בקודות באשר עושים "ניחוש" למשל אם זה באב בו המעבד מחליט על הקפיצה. למשל אם זה ב EXE (המחזור השלישי) נצטרך להוסיף NOP 2 = 3-1

pipeline חישוב משך זמן ריצת תכנית במעבד

דרך נוחה לחישוב היא לספור את מספר הפקודות, כאשר יש לקחת בחשבון NOPים, השקולים מבחינת זמן הריצה לפקודה נוספת. זה למעשה ייתן את מספר המחזור בו כל פקודה נכנסת לpipe, ולמספר זה להוסיף 4 (הזמן בו לוקח לפקודה האחרונה לצאת מהpipe).

שאלה ממבחן – שאלות 3-4 מתוך מועד א' אביב 2020

בשאלה זו התעלמו מקיום תנאי ה-hold במערכת.

unit detection hazard-במהלך התכנון בעל מנגנון, Pipelined RISC-V במהלך התכנון של מעבד branch במהלך התכנון של מעבד שנלמדו בכיתה. פאלמדו בכיתה. קבלת ההחלטה על מתקבלת בשלב ה-execute

. זמני העלבים בין מפרידים אשר אלו אלו PC אל רגיסטר אל לאלו וה- t_{pc-o} והים אשר אלו אלו אלו אלו אלו ומני ה

.execute של משטר הזמנים הדינאמי בשלב setup- של תנאי ה-פרה של הפרה אשר גרמה להפרה בשלב

הוא גדול מידי. Branch comp.-התקלה שומן שומן הישון שומן התקלה נגרמת מכיוון שומן ה

בנוסף, התגלה כי תהליך הייצור גורם להיווצרותו של skew ברגיסטר מייצור גורם לרגיסטרים


האחרים אשר מפרידים בין השלבים השונים), וכי לא ניתן למנוע סטייה זו בשום צורה.

בטבלה מתוארים פרמטרי המערכת.

רכיבים אשר זמן ה- t_{pd} שלהם לא צוין

. הם בעלי זמן t_{pd} זניח

1 111111119	
5 <i>ns</i>	Memory access (data or instruction)
4ns	Read/write a value from/to the register file
5 <i>ns</i>	ALU operation
7 <i>ns</i>	branch comparator
10 <i>ns</i>	(זמן המחזור של המעבד המקורי) T
3ns	Skew
3ns	$t_{pcq}(IF/DEC), (DEC/EXE), (EXE/MEM), (MEM/WB), (BR/MEM)$
2ns	$t_{su}(IF/DEC), (DEC/EXE), (EXE/MEM), (MEM/WB), (BR/MEM)$
1ns	$t_{pcq}(EXE/BR)$
1ns	$t_{su}(EXE/BR)$



Timing

בכדי לפתור את הבעיה הוצעו שלושה רעיונות:

 $T_{new}=12ns$: הגדלת זמן המחזור של המעבד.

2. הוספת שלב חדש ל-Pipeline בין שלב ה-2 branch אשר יקרא נר .רכיב ה- memory

. comp. יעבור לשלב זה. במידה וישנו צורך ב-forwarding, הוא מבוצע בשלב ה-execute והשלב החדש למקבל את הערכים העדכניים ביותר. התמיכה הרלוונטית לצורך תפקוד תקין של מנגנון ה-forwarding מקבל את הערכים העדכניים ביותר. התמיכה הרלוונטית לצורך תפקוד תקין של מנגנון ה-exe/br הכללי נוספת גם היא. הרגיסטר br, exe/br, יפריד בין שלב ה-br/mem ,mem, לשלב ה-br/mem , זהים לרגיסטרים צוינו בטבלה. פרמטרי הרגיסטר אשר יפריד בין שלב ה-br לשלב ה-mem ,mem, איור של הצעה זו.

.memory- לשלב ה-branch comp. השארת המעבד המקורי ללא שינוי, למעט העברה של רכיב

העדיפות העיקרית של מתכנני המערכת הוא latency קצר ורק לאחר מכן throughput גבוה (מקסימלי). דרגו את ההצעות מהטובה ביותר לטובה פחות לפי עדיפויות אלו.

פתרון

:1 של הצעה latency נחשב throughput ו

latency =
$$N_{cyc} \cdot T_{cyc} = 5 \cdot 12 = 60$$

throughput =
$$\frac{1}{T} = \frac{1}{12} = 83.33MHz$$

נבדוק את הצעה 2: במערכת מצונרת זמן המחזור נקבע לפי היחידה הצירופית בעלת הקסימלי. במערכת מצונרת זמן המחזור נקבע לפי היחידה הצירופית בעלת ה $t_{pd}=5$: נסתכל על הטבלה ונראה כי היחידה בעלת ה t_{pd} המירבי היא ה $t_{pd}=5$: אולם בעקבות האשטר הדימני וותר, נקבע מה יהיה זמן המחזור לפי המשטר הדימני:

$$t_{pC-Q}(dec/exe) + t_{pd}(ALU) + t_{su}(exe/br) \le T$$

 $T < 3 + 5 + 1 = 9ns$

: נבדוק כעת גם בשלב הbr

$$t_{pC-Q}(exe/br) + t_{pd}(BrComp) + t_{su}(br/mem) \le T$$

 $T \le 1 + 7 + 2 = 10ns$

ולכן זמן המחזור המינימלי בהצעה זו הוא 10ns.

: throughput ו latency נחשב

$$latency = N_{cyc} \cdot T_{cyc} = 6 \cdot 10 = 60$$

throughput =
$$\frac{1}{T} = \frac{1}{10} = 100MHz$$

נבדוק את הצעה 3, כעת השלב הייקריטייי הוא שלב ה ${
m MEM}$ בוא נמצא הזמן ההשהיה שלו הגדול בדוק את הצעה 3, כעת השלב בייקריטייי הוא שלב ביותר:

$$t_{pC-Q}(exe/mem) + t_{pd}(Branch\ Comp.) + t_{su}(mem/wb) \le T + skew$$

$$T \le 3 + 7 + 2 - 3 = 9ns \le 10ns$$

כלומר, ניתן להשאיר את זמן המחזור של המעבד המקורי ללא שינוי.

: throughput ו latency נחשב

$$latency = N_{cyc} \cdot T_{cyc} = 5 \cdot 10 = 50$$

throughput
$$=\frac{1}{T} = \frac{1}{10} = 100MHz$$

לכן לפי סדר העדיפויות שהוצג בשאלה, הצעה 3 היא הטובה ביותר, לאחר מכן הצעה 2 ולבסוף הצעה 1. התשובה הנכונה היא ג׳.

<u>: 4 אלה – שאלה</u>

נתוני שאלה זו זהים לאלו של השאלה הקודמת. כל שלוש ההצעות עובדות תחת ההנחה שפקודות קפיצה אינן מתבצעות, ובמידה ומתגלה כי קפיצה כן צריכה להתבצע מבוצע שימוש במנגנון flush בדומה לנלמד רכיתה.

מהו מספר הפקודות אשר עליהן מתבצע ה flush-במידה ויש בו צורך!

<u>: פתרון</u>

לפי הנלמד בכיתה, מספר הפקודות עליהן מתבצע flush תלוי בשלב בו המעבד מחליט על ביצוע הקפיצה.

. בהצעה באלב בשלב בשלב (המחזור השלישי) באב באצת בשלב בשלב בשלב באב בהצעת ביד לנקות: EXE

. בהצעה 2 ביין לנקות: Br (המחזור החדש, Br פקודות: 3 = 4-1 בהצעה 2: ההחלטה מתבצעת בשלב החדש,

. בהצעה 3 = 4-1 (המחזור הרביעי) לכן אריך לנקות בשלב ה MEM (המחזור הרביעי) לכן בהצעה 3 = 4-1 בהצעה 3 אור החלטה מתבצעת בשלב ה

טבלת עזר – מעבד pipeline טבלת

לקוד NOPs מלא, ונצטרך להוסיף פקודות forwarding בלא מעט שאלות יהיה נתון כי אין מנגנון ני אין מנגנון בלא מעט שאלות יהיה נתון כי אין מנגנון לעבוד באופן תקין: (באופן ייידנייי) על מנת לגרום לקוד לעבוד באופן תקין:

<u>חלופות אחרות</u>	במה NOPs	<u>איזה</u>	<u>איור</u>	<u>מסי</u>	<u>מרחק</u>
	<u>צריך אם אין</u>	forwarding		<u>הפקודות</u>	<u>בין</u>
	forwarding	מתאים		<u>המפרידות</u>	<u>הפקודות</u>
		<u> </u>		D / II	1
אחר מכן אותו אחד בrs)	רגיסטר בra ולו	התעדכן (לחפש ו	כשרוצים להשתמש במידע שעוד לא	– Data H	azards
WB→ DEC 1 NOPs 2 -			IM Red ALU TOM Red		
	3	$MEM \rightarrow EXE$		0	1
WB→ EXE 1 NOP 1 -			IM Reg		
WB→ DEC 1 NOP 1 -			M TOM TOM		
WB / BEC (Not 2	2	$WB \rightarrow EXE$	M MM MM	1	2
			M 40 M		
			IN TON TON		
			IM ALU DM Reg	_	_
-	1	WB→ DEC	M CAU TOM TOO	2	3
			M + +		
-	-	-	פקודה תרוץ באופן תקין	3	4
ש lw בקוד)	נטען בlw (לחפ י	צ במידע לאחר ש <u>ע</u>	בשרוצים להשתמש – Load Data Ha	zard	
WD DEC		flush			
WB→ DEC 1 NOPs 2 -	3	+		0	1
WB→ EXE 1 NOP 1 -		WB→ EXE			
*** 57.2		WD , LAL	IN TON TON TON		
WB→ DEC 1 NOP 1 -	2	$WB \rightarrow EXE$	M - CO	1	2
			10M - 100		
	1	WB→ DEC		2	3
-	-	-	פקודה תרוץ באופן תקין	3	4
(4)22 branch	ללמפוע פרודות	מארה המחום	ן רעיימהמרנחיי לא ורנו אם – Contro	1 Hazard	

Control Hazard – כשיימהמריםיי לא נכון אם תקרה הקפיצה (לחפש פקודות branch בקוד)

נסמן בn את המחזור בו מתבצעת ההחלטה על פקודת הbranch, למשל n=3 אם ההחלטה נלקחת במחזור השלישי, כלומר בשלב הEXE (זהו גם שלב ברירת המחדל אם לא צוין אחרת).

. פעמים n-1 (NOPs או לחילופין לחילופין flush נצטרך לבצע

.(NOPs 2 או נוסיף) flush 2 נבצע EXE לדוגי עבור מעבד בו ההחלטה על הקפיצה היא בשלב ה