



Projet Génie Logiciel : Document sur l'extension

Groupe 7 Equipe 34

BESSET Noé
FALL Rokhaya Yvette
GILLOT Aurélie
LESPINE Marilou
ROCHE Faustine

24 janvier 2024

Table des matières

Introduction	3
1 Spécification de l'extension	4
Qu'est ce que l'ARM ?	4
ARMv7	5
Motivations et buts	6
2 Analyse bibliographique	7
3 Nos choix de conception, d'architecture et d'algorithmes	
4 Notre méthode de validation	13
Annexes	14
Annexe 1 : Cheat sheet pour la version 7 de ARM	14

Introduction

La documentation ci-dessous fournit des explications sur l'extension ARM qui est intégrée à notre projet de compilateur pour le langage Deca. Les fonctionnalités du compilateur, initialement conçu pour le langage assembleur fictif IMA, ont été étendues grâce à l'extension ARM. Ce choix stratégique est fondé sur notre désir de rendre notre compilateur compatible avec l'architecture ARMv7, une architecture beaucoup utilisée dans l'industrie des dispositifs embarqués, des smartphones aux systèmes embarqués complexes.

La documentation est conçue pour être complète et couvre plusieurs aspects de l'extension ARM, depuis sa spécification précise jusqu'à la validation de son intégration dans le compilateur. Les points abordés comprennent une description approfondie des décisions de conception et d'architecture, une spécification complète de l'extension, une analyse bibliographique pour contextualiser nos choix et des explications sur les algorithmes utilisés. De plus, nous présenterons la méthode de validation que nous avons utilisée et les résultats obtenus lors de cette étape importante du développement.

Cette documentation est destinée à devenir une ressource indispensable pour les développeurs, les contributeurs et toute personne intéressée par l'extension ARM de notre compilateur Deca. Les lecteurs comprendront mieux comment l'extension a été conçue, intégrée et validée en lisant ce document, ce qui améliore la transparence et la reproductibilité de notre travail. Nous espérons que cette documentation servira de guide complet pour ceux qui souhaitent comprendre, développer ou optimiser l'utilisation de l'extension ARM dans le contexte du compilateur Deca.

1 Spécification de l'extension

Qu'est ce que l'ARM?

La société ARM Holdings a développé une architecture de processeur RISC (Reduced Instruction Set Computing) appelée ARM. L'acronyme ARM signifie à l'origine "Acorn RISC Machine". Cependant, depuis 1990, ARM est généralement considérée comme une machine "Advanced RISC" pour refléter l'évolution et l'expansion de cette architecture.

De nombreux dispositifs, tels que les smartphones et les tablettes, les systèmes embarqués, les dispositifs IoT (Internet des objets) et même certains serveurs, utilisent les processeurs d'ARM, qui sont très efficaces et économes en énergie. L'architecture ARM se distingue par son jeu d'instructions réduit et son optimisation pour des performances élevées tout en conservant une efficacité énergétique remarquable. Les processeurs basés sur l'architecture ARM sont largement utilisés dans l'industrie électronique en raison de leur puissance, de leur taille et de leur compacité.

Bien que varié, l'ensemble d'instructions ARM comprend plusieurs instructions couramment utilisées qui sont nécessaires à la programmation des processeurs ARM. Voici quelques-unes des commandes les plus courantes, accompagnées d'une brève explication de leur rôle :

MOV (Move):

- Description : Déplace une valeur d'un registre vers un autre.
- Exemple : MOV R1, #10 déplace la valeur 10 dans le registre R1.

ADD (Addition):

- Description : Ajoute deux valeurs et stocke le résultat dans un registre.
- Exemple : ADD R2, R1, #5 additionne la valeur de R1 avec 5 et stocke le résultat dans R2.

CMP (Compare):

- Description : Compare deux valeurs sans modifier de registre, en affectant uniquement les indicateurs de drapeau.
- Exemple: CMP R1, R2 compare les valeurs dans R1 et R2.

LDR (Load Register):

- Description : Charge une valeur depuis la mémoire dans un registre.
- Exemple : LDR R4, [R3] charge la valeur à l'adresse stockée dans R3 dans le registre R4.

ARMv7

Dans notre choix d'intégrer l'architecture ARMv7 à notre extension ARM pour le compilateur Deca, il est essentiel de souligner que cette architecture 32 bits a succédé à l'architecture ARM11. Plusieurs profils sont inclus dans l'ARMv7, y compris le Cortex-A spécialisé dans les applications, le Cortex-M destiné aux voyages et le Cortex-R axé sur le temps réel. Chacun de ces profils répond à des exigences particulières et offre une grande flexibilité pour être utilisé dans divers domaines technologiques.

Plusieurs facteurs stratégiques ont influencé notre choix de centrer notre extension sur l'ARMv7 plutôt que sur l'architecture ARMv8, 64 bits. Bien que l'ARMv8 offre une architecture 64 bits plus récente, nous avons choisi délibérément l'ARMv7 pour plusieurs raisons.

Pour commencer, l'ARMv7 demeure une architecture moderne et fonctionnelle qui n'est pas obsolète. Sa pertinence dans de nombreuses applications est à l'origine de son adoption continue dans divers domaines. Nous nous assurons d'offrir une solution répondant aux besoins actuels sans les limitations liées à la gestion 64 bits en optant pour l'ARMv7.

De plus, nous évitons les difficultés liées à la prise en charge du 64 bits en choisissant délibérément l'ARMv7. Les architectures 64 bits présentent des problèmes supplémentaires pour la gestion de la mémoire, la taille des données et la compatibilité avec les logiciels existants. Nous simplifions le processus de développement en gardant l'ARMv7 tout en maintenant la compatibilité avec les dispositifs et les systèmes déjà en place qui reposent sur cette architecture 32 bits.

Bien sûr, la fonctionnalité 64 bits de l'ARMv8 améliore grandement la performance. Pour donner un exemple, supposons que nous ayons deux entiers de 64 bits, appelés A et B, et que nous voulions les additionner. Sur ARMv8, cette opération pourrait être effectuée de manière atomique avec une seule instruction d'addition. Cela réduit la complexité du code et améliore les performances, notamment pour les applications qui utilisent des entiers longs ou des opérations sur des données volumineuses.

Cependant, pour exécuter la même tâche sur l'ARMv7, chaque moitié des entiers 64 bits nécessiterait plusieurs instructions, ce qui entraînerait une surcharge de code et une utilisation moins efficace des ressources du processeur.

Le choix de la version 7 de ARM est donc une option pragmatique qui, malgré qu'elle réponde aux contraintes actuelles et simplifie le développement, peut être perçue comme une limitation. La raison de cette limitation est que le code assembleur généré pourrait ne pas bénéficier de toutes les optimisations disponibles avec l'architecture ARMv8 plus récente. Cependant, cette décision a été prise en tenant compte d'une approche qui équilibrait la facilité de développement, la compatibilité avec les systèmes existants basés sur l'ARMv7 et

le compromis relatif à certaines optimisations spécifiques de l'ARMv8 qui pourraient ne pas être exploitables dans notre contexte d'utilisation.

Motivations et buts

Pertinence du langage ARM : Le langage ARM est largement utilisé dans divers domaines technologiques, tels que les appareils mobiles, les appareils embarqués et l'Internet des objets (IoT). Nous voulons répondre à la demande croissante de performances optimisées sur les dispositifs équipés de processeurs ARM en incluant l'extension ARM dans notre compilateur Deca, offrant ainsi une solution adaptée aux réalités actuelles des industries technologiques.

Optimisation des performances : l'objectif principal de l'intégration de l'architecture ARM est d'améliorer les performances des dispositifs ARM particuliers en optimisant la génération de code. Les programmes compilés fonctionneront plus rapidement en raison de cette optimisation, ce qui améliore l'expérience utilisateur et l'utilisation des ressources matérielles.

Compatibilité avec les fonctionnalités spécifiques à ARM : La prise en charge des fonctionnalités uniques de l'architecture ARM sera incluse dans l'extension ARM que nous développons. Cela comprend la gestion efficace des registres spécialisés, l'utilisation des instructions SIMD (une seule instruction, plusieurs données) et d'autres fonctionnalités spécifiques à ARM. L'objectif est de tirer pleinement parti des capacités de l'architecture afin d'exécuter les programmes plus efficacement.

Compatibilité et portabilité : Bien que notre extension vise à optimiser le code pour les processeurs ARM, nous nous concentrons sur la portabilité. Notre objectif est de s'assurer que les applications compilées suivent les normes Java et le langage Deca, permettant ainsi leur utilisation sur divers processeurs ARM sans compromettre la cohérence du code.

Réduire la consommation d'énergie : L'optimisation du code pour les processeurs ARM vise également à réduire la consommation énergétique des applications en réponse aux préoccupations croissantes en matière de durabilité. Le but de cette initiative est d'utiliser les capacités d'optimisation énergétique de l'architecture ARM, ce qui contribuera à des solutions logicielles plus respectueuses de l'environnement.

Gestion des instructions spécifiques : l'extension ARM de notre compilateur Deca Java intégrera efficacement les instructions spécifiques à cette architecture dans le flux de compilation. L'objectif est de produire un code performant et correct en utilisant les caractéristiques d'ARM afin de garantir une exécution optimale des programmes générés.

2 Analyse bibliographique

ARMv7 est largement répandue dans les appareils mobiles et les systèmes embarqués depuis de nombreuses années. De nombreux dispositifs encore en circulation utilisent cette architecture. C'est pour cette raison que la documentation sur la version 7 de cette architecture est assez large, et nous avons pu trouver de nombreux cheat sheets afin de nous documenter sur les différentes instructions existantes.

En <u>annexe 1</u> se trouve un des cheat sheets que nous avons utilisé afin de nous informer sur les différentes instructions comprises dans l'ARMv7. Dans ce cheat sheet se trouve chaque instruction existante dans l'ARMv7, mais aussi leur définition ainsi que les arguments impliqués. Cette documentation est claire et précise, puisque pour chaque argument est indiqué quel est son type, que ce soit un registre, une valeur immédiate ou une adresse. Cela nous a permis, pour chaque instruction en IMA, de retrouver un équivalent en ARMv7 afin d'arriver aux mêmes objectifs d'implémentation. Bien sûr, la plupart des instructions de cette doc ne nous a pas servi pour que ce nous voulions faire dans le temps imparti.

Prenons l'exemple de l'instruction ADD en IMA : ADD dval, Rm : Rm <- V[Rm] + V[dval]

```
package fr.ensimag.ima.pseudocode.instructions;

import fr.ensimag.ima.pseudocode.BinaryInstructionDValToReg;
import fr.ensimag.ima.pseudocode.DVal;
import fr.ensimag.ima.pseudocode.GPRegister;

/**

@ equation Ensimag
@ equation Ensimag
@ equation Ensimag
@ modate 01/01/2024

//

public class ADD extends BinaryInstructionDValToReg {
    public ADD(DVal op1, GPRegister op2) {
        super(op1, op2);
    }
}
```

ADD est donc une instruction binaire dans le langage IMA, puisqu'elle prend seulement 2 arguments, qui sont une DVal (à gauche) qui correspond à tout ce qui peut contenir une valeur, et un GPRegister correspondant à un registre (à droite).

Cette instruction, en langage ARM, est une instruction trinaire puisqu'elle prend 3 arguments (2 registres et un DVal) : **ADD Rm, Rn, dval : Rm <- V[Rn] + V[dval]**

Il a donc fallu créer une nouvelle classe ADD dédiée à l'instruction du langage assembleur ARM, qui n'étend non plus une classe instruction binaire mais une classe instruction ternaire (qui n'existait pas pour IMA puisque les instructions prenaient maximum 2 arguments).

Pour un second exemple d'instructions qui diffèrent entre IMA et ARM, nous avons le branchement inconditionnel.

En IMA, l'instruction se présente de cette manière : **BRA dval : PC <- V[dval]**

```
package fr.ensimag.ima.pseudocode.instructions;
import fr.ensimag.ima.pseudocode.BranchInstruction;
import fr.ensimag.ima.pseudocode.Label;

/**
    * @author Ensimag
    * @date 01/01/2024
    */
public class BRA extends BranchInstruction {
    public BRA(Label op) {
        super(op);
     }
}
```

En ARM, c'est le nom du branchement inconditionnel n'est pas BRA mais seulement B. L'instruction se présente donc comme-ceci : **B dval : PC <- V[dval],** mais les arguments restent les mêmes.

```
package fr.ensimag.arm.pseudocode.instructions;

import fr.ensimag.arm.pseudocode.BranchInstructionARM;
import fr.ensimag.arm.pseudocode.LabelARM;

/**

* Corresponds to the BRA instruction for IMA. Unconditional Branch instruction in ARM v7.

* @author Ensimag

* @date 01/01/2024

*/

public class B extends BranchInstructionARM {

public B(LabelARM op) {

| super(op);
 }

}
```

Parlons désormais des différences dans l'utilisation des registres entre l'architecture ARM et l'architecture IMA (Instruction Memory Architecture).

L'assembleur IMA utilise les registres suivants :

- GB (Global Base Register), qui contient à tout instant l'adresse précédant celle du premier mot de la pile
- LB (Local Base Register), qui contient l'adresse de la base locale de la pile
- SP (Stack Pointer), qui contient l'adresse du sommet de la pile

```
/**
  * Global Base register
  */
public static final RegisterARM GB = new RegisterARM(name: "GB");
/**
  * Local Base register
  */
public static final RegisterARM LB = new RegisterARM(name: "LB");
//don't know if we still need GB and LB

/**
  * Stack Pointer
  * gérer la pile (stack) en mémoire. SP pointe vers le sommet de la pile.
  */
public static final RegisterARM SP = new RegisterARM(name: "SP");
```

Les registres GB et LB ne sont pas utilisés en ARM. Ajoutés au registre SP, sont les registres suivants :

- LR (Link Register), qui stocke l'adresse de retour lors d'un appel de fonction
- PC (Program Counter), qui contient l'adresse de l'instruction actuelle que le processeur est en train d'exécuter.

```
/**
    * Stack Pointer
    * gérer la pile (stack) en mémoire. SP pointe vers le sommet de la pile.
    */
public static final RegisterARM SP = new RegisterARM(name:"SP");

//registers specific to ARM (with SP)
// Link Register (stocker l'adresse de retour lors d'un appel de fonction)
public static final RegisterARM LR = new RegisterARM(name:"LR");
// Program Counter (contient l'adresse de l'instruction actuelle que le proce
public static final RegisterARM PC = new RegisterARM(name:"PC");

/**

* General Purpose Registers Array is private because lava arrays cannot be

* General Purpose Registers Array is private because lava arrays cannot be
```

La gestion de la pile est fortement influencée par cette différence fondamentale dans l'utilisation des registres. Pour garantir une exécution correcte des programmes, il est nécessaire d'adapter l'approche de génération de code assembleur car les pointeurs de pile diffèrent entre les architectures. Pour garantir la compatibilité et l'efficacité du code entre les différentes architectures, cela nécessite une réflexion approfondie.

Les fichiers Java du pseudo-code IMA ont dû être modifiés pour s'adapter à l'architecture ARM. Par exemple, la méthode display() du fichier Line.java a été reprise. Au départ, cette méthode était destinée à afficher les commentaires en IMA, mais elle a été modifiée pour tenir compte de la structure différente des commentaires en ARM. En raison des différences dans la représentation des commentaires entre les deux architectures, des adaptations étaient nécessaires, ce qui nécessitait des ajustements minutieux pour garantir la cohérence du code et son bon fonctionnement sur l'architecture ARM.

3 Nos choix de conception, d'architecture et d'algorithmes.

Il faut suivre plusieurs étapes pour modifier le générateur de code afin de produire du code ARM plutôt que du code IMA. Pour spécifier cette modification, nous avons d'abord ajouté une option -arm à la commande decac. Il a ensuite fallu créer de nouvelles classes pour représenter les instructions ARM et le pseudocode associé. Il a également fallu ajouter de nouvelles méthodes pour la version ARM du codeGenInst(), telles que le codeARMGen(), afin de générer du code ARM de la même manière que les méthodes pour le code IMA qui étaient actuellement utilisées.

Nous avons également examiné comment utiliser la logique pour imprimer des chaînes de caractères. Une idée est de créer une nouvelle classe nommée ListAllString dans la section de génération de code (codegen). Cette classe pourrait être utilisée comme liste de chaînes pour stocker toutes les chaînes de caractères qui sont imprimées. De plus, chaque élément de cette liste devrait inclure le nombre de chaînes, permettant de créer des noms de variables distincts, comme "message12" pour la chaîne 12.

Enfin, à la fin du processus de génération de code, nous voulions parcourir la liste des chaînes stockées dans la classe ListAllString et les ajouter à la section.data du fichier de sortie, en veillant à ce que les noms de variables soient uniques en utilisant le nombre associé à chaque chaîne.

En utilisant une approche modulaire et organisée, ces ajustements devraient permettre à votre compilateur de prendre en charge la génération de code ARM et l'impression correcte des chaînes de caractères.

A titre d'exemple, on traduirait println("Hello", "!") par :

```
.text
.global main

main:

MOV R7, #4

MOV R0, #1

MOV R2, #5

LDR R1, =message1

SWI 0

MOV R7, #4

MOV R0, #1

MOV R0, #1

LDR R1, =message2

SWI 0
```

```
MOV R7, #4

MOV R0, #1

MOV R2, #1

LDR R1, =newLine

SWI 0

MOV R7, #1

SWI 0

.data

message1: .ascii "Hello"

message2: .ascii "!"

newLine: .ascii "\n"
```

Par manque de temps, nous n'avons pas pu implémenter le code qui nous permettrait de compiler en ARM l'impression de chaînes de caractères, mais nous tenions tout de même à partager la réflexion faite pendant le temps qu'il nous restait.

4 Notre méthode de validation

Pour la validation, nous avons décidé de reprendre les tests que nous avions écrit pour codegen en écrivant un nouveau script similaire à **exec_GenCondTests** qui lance les commandes suivantes puis vérifie les erreurs et les résultats :

- decac -arm example.deca
- arm-linux-gnueabi-as -o example.o example.s
- arm-linux-gnueabi-gcc -o example example.o
- qemu-arm -L /usr/arm-linux-gnueabi example

Annexes

Annexe 1 : Cheat sheet pour la version 7 de ARM

Source: (https://courses.cs.washington.edu/courses/cse469/20wi/armv7.pdf)

Arithmetic Instructions	•									
Arithmetic Instructions			AND{S}	rx, ry, op2	rx = ry & op2		LDMDA	rx{!}, rlist	rlist = $[rx-4xcnt+4]$; if(!) $rx-=4xcnt$	A
			ASR{S}	rx, ry, #je	$x = ry \gg j$		LDMDB	rx{!}, rlist	rlist = $[rx - 4 \times cnt]$; if(!) $rx - = 4 \times cnt$	
ADC{S} rx, ry, op2	rx = ry + op2 + C		ASR{S}	rx, ry, Rs	rx = ry ≫ Rs	Ī	LDM/A		rlist = [rx]; if(!) rx += $4 \times cnt$	Г
ADD{S} rx, ry, op2	rx = ry + op2	_	BFC	rx, #p, #n	$rx_{n+n-1:n} = 0_n$	6t	LDMIB		rlist = $[rx + 4]$; if(!) $rx += 4 \times cnt$	A
ADDW rx, ry, #i ₁₂	$rx = ry + i^{\emptyset}$	F	BFI	rx, ry, #p, #n	$P_{X_{n+n-1},n} = P_{Y_{n-1},0}$	- Qt	LDR{T}		rx = [addr]	Г
ADR rx, ±rel ₁₂	$rx = PC \pm rel$		BIC{S}	rx, ry, op2	$rx = ry & \sim op2$		LDRB{T}	rx, [addr]	rx = [addr] [®]	
CMN rx, op2	rx + op2		CLZ	וא, ויץ	rx = CountLeadingZeros(ry)	Ī		dr.]	ry:rx = [addr]	Г
CMP rx, op2	rx – op2		EOR{S}	rx, ry, op2	$rx = ry \oplus op2$		LDRH{T}		rx = [addr] [∅]	
QADD rx, ry, rz	rx = SATS(ry + rz, 32)	٥	151151	rx, ry, #i,		Ī	LDRSB{T} rx, [addr]		rx = [addr]	Г
QDADD rx, ry, rz	$rx = SATS(ry + SATS(2 \times rz, 32), 32)$	٥	{S} 1 S7	rx, ry, Rs	x = r√ ≪ Rs		LDRSH{T} rx, [addr]		rx = [addr]**	
QDSUB rx, ry, rz	$rx = SATS(ry - SATS(2 \times rz, 32), 32)$	٥	(S) KS)	rx. rv. #i.			POP		$t = (SP) : SP += 4 \times cnt$	Г
	rx = SATS(ry - rz, 32)	٥	ISBISI	x rv Rs	Z = Z = Z = Z = Z = Z = Z = Z = Z = Z =	Ī	_		SP -= 4×cnt: [SP] = rlist	
	rx = op2 - ry		MOVES	rx. op2	rx = op2	Ī		rx{1}, rlist	[rx-4×cnt+4] = rlist: if(!) rx-=4×cnt	V
	rx = op2 - (ry + C)	V	TVOM	# ×		ţ		ov(1) dist	$[x - 4 \times cnt] = rlist: if(1) \times4 \times cnt$	
	rx = rv - (oo2 + C)			.v, #16		5		intity mar	[ix - 4×cind] = iiist; ii(t) ix - 4×cint	
	N = N - D	7	A A O A	1x, #116	- X			rx{:}, mst	[x] = mst, m(:) rx += +xcmt	<
			(c)NIAINI	rx, opz	rx = ∼opz			rx{:}, mst	$[x+4] = mst, m(t) x += 4 \times cmt$	
1	1x = 3A13(1) < > Sii, J)=	0 (ORN{S}	rx, ry, op2	rx = ry ~op2	-		rx, [addr]	[addr] = rx	П
	1, 1) ±: SAI S(ry 拍, 1) ±	6,D	ORR{S}	rx, ry, op2	$rx = ry \mid op2$		÷	rx, [addr]	$[addr]_8 = rx_{B0}$	
SUB{S} rx, ry, op2	rx = ry - op2		RBIT	rx, ry	rx = ReverseBits(ry)	9t	STRD	rx, ry, [addr]	[addr] = ry:rx	
SUBW rx, ry, #i ₁₂	$rx = ry - i^{\emptyset}$	F	REV	רא, ווא	$rx = ry_{B0} : ry_{B1} : ry_{B2} : ry_{B3}$	9	STRH{T}	rx, [addr]	$[addr]_{16} = rx_{H0}$	
UDIV rx, ry, rz	$rx = ry \div rz$	7	REV16	rx, ry	$rx = ry_{B2} : ry_{B3} : ry_{B0} : ry_{B1}$	9				
USAD8 rx, ry, rz	$r_X = \sum_{n=0}^{3} (ABS(ry_{Bn}^{\emptyset}) - rz_{Bn}^{\emptyset})$	6,D	REVSH	DX, DY	$rx = ry_{pa}^{\pm} : ry_{ps}$	9	ARM LDR/	ARM LDR/STR Addressing Modes	Modes	
USADA8 rx, ry, rz, rw	rzga)	6,D	RORIS	x v #i-	18 N		T-non	[rz{, #±i ₈ }]{!}	$addr = rz \pm i$; if(!) $rz = addr$	
	rx = SATU(ry ≪ ≫ sh, j)±	9	POPICI	X N Be			xxR{,B}	[rz{, #±i,2}]{!}	addr = $rz \pm i$; if(!) $rz = addr$	
	$r_X = SATU(r_X^{\pm}, i)^{\pm} : SATU(r_X^{\pm}, i)^{\pm}$	6 D	DDVICI		20 - July 10 - 20	Ī	any	[rz]{, #±ia}	$addr = rz; rz \pm i$	
1	1		Selvan .	10,13	1	ć	xxR{.B}{T}		addr = rz; rz ±= i	
Operand 2			SBLA	rx, ry, #p, #n	$fx = fy_{p+n-1:p}$	10	T-uou		$addr = rz \pm rw$: if(!) $rz = addr$	Г
0:100:17		<	TEQ	rx, op2	rx ⊕ op2		wR/ Bl	In +rw/ASII/II		
		ζ	TST	rx, op2	rx & op2		Jet'luw	الإصاليات إيا	1 and - 21 (:) "(:) "(:) " = 31 = 31 = 31 = 31 = 31 = 31 = 31 =	
	024:18, 08:1808:18, 18:0818:08 or 18:1818:18	-	UBFX	rx, ry, #p, #n	$rx = ry_{p+n-1:p}^{0}$	- Qt	any	[rz], ±rw	addr = rz; rz ±= rw	
#i ₃₂ 1:i ₇ « {124}	4}	F					xxK{,B}{T}	[rz], ±rw{AS}	$addr = rz$; $rz \pm = AS(rw)$	
u u			Branch ar	and Jump Instructions	ons		T-uou QT	±rel ₈	$addr = PC \pm rel$	
rz, LSL #n rz ≪ {131}		_	8	rel ₃₆	$PC = PC + rel^{\pm}_{25,3:0_{1:0}}$	4	LDR{,B}	±rel ₁₂	addr = PC ± rel	
rz, LSR #n rz » {132}			B	rela	$PC = PC + rel_{24.1}^{\pm}:0$	-				
rz, ASR #n rz ≫ {132}			Ber	- Tal	$if(cc) PC = PC + rel\frac{\pm}{2} . 0$	Ē	Thumb2 LD	Thumb2 LDR/STR Addressing Modes	ng Modes	
rz, ROR #n rz >> {131}			RKPT	#i	BreakPoint(i)	-	any			
A BBX	12	Г		110	+ + + + + + + + + + + + + + + + + + + +		xxR{,B,H,SB,SH}	3,SH} [rz, #i ₁₂]		
3	07.	<	4 5	rel ₂₆	LK=PC _{31:1} :0; PC+=rel _{25:2} :0 _{1:0}	∢ ⊦	xxR{,B,H,SB,SH}			
		ζ.	BL	rel ₂₅	LR=PC _{31:1} :1; PC+=rel _{24:1} :0	-	xxR{,B,H,SB,SH}	3,SH} [rz], #±i ₈	addr = rz; rz ±= i	
		4	BLX	rel ₂₆	$LR=PC_{31:1}:0; Set=1; PC+=rel_{25:1}^{\pm}:0$	٧	xxR{,B,H,SB,SH}		L #i,}]	Г
rz, ASR rw rz ≫ rw		V	BLX	rel ₂₅	LR=PC _{31:1} :1; Set=0; PC+=rel $\frac{\pm}{24:2}$:0 _{1:0}	-	LDR{,B,H,SB,SH}		$addr = PC \pm rel$	
rz, ROR rw rz ≫ rw		⋖	BLX	×	LR=PC _{31:1} :0; Set=rx ₀ ; PC=rx _{31:1} :0	∢	xxRD	[rz{, #±i10}]{!}	10}]{!} addr=rz±i9.2:0,0; if(!) rz=addr	Ę
			BX	×	Set = rx_0 ; PC = $rx_{31:1}$:0	٧	xxRD	[rz], #±i ₁₀		
			TBB	[x, ry]	$PC = PC + 2 \times [rx + ry]_8^0$	H	LDRD	±rel ₁₀	$addr = PC \pm rel_{9:2}{:}0_{1:0}$	
			твн	[rx, ry, LSL #1	$[x, r, LSL \# 1]$ PC = PC + 2 × $[x + 2 \times ry]_{16}^{0}$	-				

UH Unsigned operation, Results are right shifted by one

UQ Unsigned operation, Results are saturated

#{1..31}, LSR/ASR

			ſ							
Multiplicat	Multiplication Instructions			Packing and	Packing and Unpacking Instructions	ructions		Special Instructions	ructions	
MLA	rx, ry, rz, rw	$rx = rw + ry \times rz$		PKHBT	ιχ, ry, rz{sl}	$rx = (rz \ll sh)_{H1}$: ry_{H0}	0,0	DBG	#i4	DebugHint(i)
MLA{S}	rx, ry, rz, rw	$rx = rw + ry \times rz$	¥	PKHTB	rx, ry, rz{sr}	$rx = ry_{H1}$: $(rz \gg sh)_{H0}$	0,D	DMB	option	DataMemoryBarrier(option)
MLS	rx, ry, rz, rw	$rx = rw - ry \times rz$	ęt	SXTAB	ιχ, ry, rz{rb}	$rx = ry + (rz \gg sh)^{\pm}_{B0}$	Q'9	DSB	option	DataSynchronizationBarrier(option)
MUL	zı, ry, rz	$\kappa = ry \times rz$		SXTAB16	ιχ, ry, rz{rb}	for(n=01) $rx_{Hn} = ry_{Hn} + (rz \gg sh)_{B2n}^{\pm}$	0,D	ISB	SY	InstructionSynchronizationBarrier(SY)
MUL{S}	rx, ry, rz	$rx = ry \times rz$	V	SXTAH	x, ry, rz{rb}	$rx = ry + (rz \gg sh)_{H0}^{\pm}$	0,b	NOP		
SMLAxy	rx, ry, rz, rw	$rx = rw + ry_{Hx}^{\pm} \times rz_{Hy}^{\pm}$	٥	SXTB	rx, ry{rb}	$rx = (ry \gg sh)_{B0}^{\pm}$	9	PLD{W}	[addr]	PreloadData(addr)
SMLaD	rx, ry, rz, rw	± rythi⊼rzthi 6,	Q,	SXTB16	rx, ry{rb}	for(n=01) $rx_{Hn} = (ry \gg sh)_{B2n}^{\pm}$	0'9	PLI	[addr]	PreloadInstr(addr)
SMLaDX	rx, ry, rz, rw		٥	SXTH	rx, ry{rb}	rx = (ry ≫ sh)± http://www.sh	9	SETEND	{BE/LE}	EndianState = $\{BE/LE\}$
SMLaLD	rx, ry, rz, rw	9	Q.	UXTAB	rx, ry, rz{rb}	sh)80	Q'9	SEV		SendEvent()
SMLaLDX	rx, ry, rz, rw	$ry:rx += rz_{H0}^{\pm} \times rw_{H1}^{\pm} \pm rz_{H1}^{\pm} \times rw_{H0}^{\pm}$	٥	UXTAB16	rx, ry, rz{rb}	for(n=01) rx _{Hn} =ry _{Hn} +(rz≫sh) [∅] _{B2n}	0'9	SVC	#i ₂₄	CallSupervisor()
SMLAL	rx, ry, rz, rw	ry:rx += rz × rw		UXTAH	rx, ry, rz{rb}	$rx = ry + (rz \gg sh)_{H0}^{\emptyset}$	Q'9	UDF	#i ₁₆	UndefinedException()
SMLAL{S}	m, ry, rz, rw		A	UXTB	rx, ry{rb}	$rx = (ry \gg sh)_{B0}^{\emptyset}$	9	WFE	ì	WaitForEvent()
SMLALxy	rx, ry, rz, rw	$ry:rx += rz_{dx}^{\pm} \times rw_{dy}^{\pm}$	۵	UXTB16	rx, ry{rb}	for(n=01) $rx_{Hn} = (ry \gg sh)_{B2n}^{ij}$	Q'9	WFI		WaitForInterrupt()
SMLAWy	rx, ry, rz, rw		٥	UXTH	rx, ry{rb}	rx = (ry ≫ sh) ⁰ _{H0}	9	YIELD		HintYield()
SMMLa	rx, ry, rz, rw	3.32	<u></u>] [
SMMLaR	rx. ry. rz. rw	00000000	٥	Exclusive L	Exclusive Load and Store Instructions	structions		Keys		
SMMUL	DX. PX. FZ	9		CLREX		ClearExclusiveLocal()	,6k	{s}	Optional suf	Optional suffix, if present update flags
SMMULR	DX. DX. DZ	80000000)		LDREX	rx, [ry]	rx = [ry]; SetExclusiveMonitor	- Š	=	Conditional	Conditional for additional instructions (T or E)
SMUaD	K 17 12	9		LDREX	rx, [ry, #i ₁₀]	$rx = [ry + i^{\emptyset}_{9,2} : 0_{1:0}];$ SetExclusiveMonitor	T,6k	Ê	LDR/STR ii	LDR/STR instruction uses user privileges.
SMIIaDX	2 2 2			LDREXB	ıx, [ıy]	$rx = [ry]_{\alpha}^{\emptyset}$; SetExclusiveMonitor	6k	n	A or S to ad	A or S to add or subtract operand.
SMIII xx	2 20 20			LDREXD	IX, IY, [IZ]	ry:rx = [rz]; SetExclusiveMonitor	3	х, у	Selects bott	Selects bottom (B) or top (T) half of register(s)
SMIIII	2 2 22 22	AH.: >	1	LDREXH	ıx, [ıy]	$rx = [ry]_{16}^{0}$; SetExclusiveMonitor	9	S	Condition co	Condition code (can suffix most ARM instructions)
SMILLES	SMIII [5] rx rv r2 rw		4	STREX		if(Pass) $[r_2] = ry$; $rx = Pass ? 1:0$	9	ij	DA, DB, IA	DA, DB, IA or IB for decrease/increase before/after.
SMULWy	DX, PY, PZ	947.16	٥	STREX	rx,ry,[rz,#i ₁₀]	if(Pass) [rz+i _{9:2} :0 _{1:0}]=ry; rx=Pass?1:0	T,6k	Ţ.	Immediate o	Immediate operand, range 0max / 1max+1
UMAAL	DX. PY. PZ. PW	×rw		STREXB	(z),(rz	if(Pass) $[rz]_8 = ry_{B0}$; $rx = Pass?1:0$	ş	rx, ry, rz, rw		ster
IMIMI	W 22 W X2			STREXD	rx,ry,rz,[rw]	if(Pass) [rw] = rz:ry; $rx = Pass?1:0$	6k	Rbanked	Banked register	ster
IMIII	15, 13, 12, 1W	W × 21 - 1 200	F	STREXH	x,ry,[rz]	if(Pass) $[rz]_{16} = ry_{H0}$; $rx = Pass?1:0$	9	rlist	Comma sep	Comma separated list of registers within { }.
	A, 13, 12, 1W		7					op2	Immediate o	Immediate or shifted register
Parallel Instructions	tructions			System Instructions	ructions			×PSR		R or SPSR
ADD16	2000	$for(n-0.1) \approx 1 - n(n_0.1 + n_0.1)$	10	CPSI(D.E)	CPSI{D,E} {aif}{. #mode}	a { a }{ i }{ f } = (E? 1: 0); MODE = mode	9	SAT{S,U}(x,b)		Saturated signed/unsigned b bit value
PADDS	2 2 2 2	· (c		CPS	#mode			B{0,1,2,3}	Selected byt	Selected byte (bits 7:0, 15:8, 23:16 or 31:24)
pASX	1 K K K	9		ERET		PC = LR; CPSR = SPSR	7	H{0,1}	Selected hal	Selected half word (bits 15:0 or 31:16)
nSAX	2 22 22	9	0	HVC	#1,6	CallHypervisor(i)	7	{u}	Optional rot	Optional rotate (ROR 8, ROR 16 or ROR 24)
PSIIR16	2 2 2 2	9		MRS	rx, xPSR	m = {CPSR,SPSR}		{slr}	Optional shi	Optional shift (LSL #{131} or ASR #{132})
STIDE	1 6 6	9 (2 0	MRS	rx. Rbanked	rx = Rbanked	7	{Is}	Optional lef	Optional left shift (LSL $\#\{131\}$)
CEI	27 13, 12	62(2-0.3) 148n - P(198n - 128n) 0,	2 0	MSR	xPSR. rx	{CPSR,SPSR} = rx		{sr}	Optional rig	Optional right shift (ASR $\#\{132\}$)
356	27 (3) 17	- (Scill: ry: rz/Bn o	<u>.</u>	MSR	Rbanked, rx	Rbanked = rx	7	{AS}	ARM shift or rol #{1 32} or RRX)	ARM shift or rotate (LSL/ROR $\#\{131\}$, LSR/A, $\#\{1.32\}$ or RRX)
Parallel Ins	Parallel Instruction Prefixes	SI		MSR	xPSR_{cxsf}, i	{CPSR,SPSR} _{fiscos} = i _{fiscos}	A	value [±] . value [∅]		Value is sign/zero extended
Q Signed	operation, Resu	Signed operation, Results are saturated	Γ	MSR	xPSR_{cxsf}, rx			- - - - - -		signed
S Signed	operation, Resu	Signed operation, Results are truncated		RFEdi	w{i}					
SH Signed	operation, Resu	Signed operation, Results are right shifted by one	_	SMC	#i*	CallSecureMonitor()	- Š			
U Unsign	ed operation, R	Unsigned operation, Results are truncated		SRSdi	SP{!}, #mode	STMdi SP_mode{!}, {LR, SPSR}	9			
IIII Harian	A contration P.	IIII Harisanad anamatica. Describe and single shiftend has not	_							

1,7 1,7 1,7

7 1,6 6k A 6 6 š

General	General Registers	Thumb16	Thumb16 Bitwise and Move Instructions	Instructions		Thumb16	Thumb16 Arithmetic Instructions	ctions
R0-R3	Arguments and return values (useable by Thumb16)	AND{S}	וא, ויץ		S	ADC{S}	א. יץ	rx = rx + ry + C
R4-R7		ASR{S}	rx, ry, #j,	rx = ry ≥̃ j	S	ADD{S}	rx, ry, #i,	$ix = iy + i^0$
R8-R11	General purpose registers (must be preserved)	ASR{S}	rx, ry	$x = x \gg ry$	S	ADD{S}	rx, #i ₈	$ix = ix + i\theta$
R12	IP Intra-procedure-call scratch register	BIC{S}	rx, ry	rx = rx & ~ry	S	ADD{S}	rx, ry, rz	rx = ry + rz
	SP Stack pointer	EOR{S}	וא, ויץ	$x = x \oplus y$	S	ADD	וא, ווץ	rx = rx + ry
	LR Return address	rsr{s}	rx, ry, #i _s	rx = ry ≪ i	S	ADD	rx, SP, #i ₈	$rx = SP + i^{\emptyset}$
R15	PC Program counter	rsr{s}	וא, ווץ	$\kappa = \kappa \ll ry$	S	ADD	SP, #i ₉	$SP = SP + i^{\emptyset}_{82}:0_{1:0}$
		LSR{S}	rx, ry, #j _s	$x = ry \gg j$	S	ADR	rx, rel ₁₀	$rx = PC + rel_{9.2}^{0}:0_{1:0}$
		LSR{S}	rx, ry	$\kappa = \kappa \gg ry$	S	CMN	וא, ווץ	rx + ry
y 1	Equal 2	MOV	וא, ויץ	rx = ry	Ι	CMP	rx, #i ₈	$ix - i\theta$
JA J	Not equal	MOVS	rx, ry	rx = ry		CMP	וא, ווץ	rx – ry
SH/SJ	CC/LO Correction Unsigned Ingeneral Inc.	MOV{S}	rx, #i ₈	$u_{x} = i_{0}$	S	MUL{S}	רא, ווץ	$rx = rx \times ry$
2 N		MVN{S}	וא, ויץ	rx = ~ry	S	RSB{S}	rx, ry, #0	rx = 0 - ry
	Zero	ORR{S}	וא, ויץ	κ = κ y	S	SBC{S}	וא, ווץ	rx = rx - (ry + C)
		REV	וא, ויץ	$rx = ry_{7:0} : ry_{15:8} : ry_{23:16} : ry_{31:24}$	9	SUB{S}	rx, ry, #i ₃	$rx = ry - i^{\emptyset}$
	wo	REV16	rx, ry	$rx = ry_{23:16}:ry_{31:24}:ry_{7:0}:ry_{15:8}$	9	SUB{S}	rx, #i ₈	$x = x - i\theta$
	ther	REVSH	rx, ry	$rx = ry_{7:0}^{\pm} : ry_{15:8}$	9	SUB{S}	rx, ry, rz	rx = ry - rz
l ST	Unsigned lower or same IC Z	ROR{S}	rx, ry	rx = rx ≫ ry	S	SUB	SP, #i ₉	$SP = SP - i_{8:2}^{0}:0_{1:0}$
e e	lenb	SXTB	וא, ויץ	$rx = ry_{7:0}^{\pm}$				
5		SXTH	rx, ry	$rx = ry_{15:0}^{\pm}$		Thumb16	Thumb16 Load and Store Instructions	nstructions
l.	an	TST	rx, ry	rx & ry		LDM/A	rx{!}, rlist	rlist = $[rx]$; if(!) $rx += 4 \times cn$
E	Signed less than or equal $Z \mid N \neq V$	UXTB	rx, ry	$rx = ry_{7:0}^{\emptyset}$	9	LDMIA	SP!, rlist	rlist = $[SP]$; $SP += 4 \times cnt$
AL	Always (default) 1	UXTH	rx, ry	$rx = ry_{15:0}^{\emptyset}$	9	LDR	rx, [ry{, #i ₇ }]	
						LDR	rx, [SP{, #i ₁₀ }]	
DMB an	DMB and DSB Options	Thumb16	Thumb16 Branch and Special Instructions	ial Instructions		LDR	rx, rel ₁₀	$rx = [PC + rel_{9:2}^{0}:0_{1:0}]$
λS	Full system, Read and write	В	rel ₁₂	$PC = PC + rel_{11:1}^{\pm}:0$		LDR	rx, [ry, rz]	rx = [ry + rz]
(SY)ST	(SY)ST Full system, Write only	Bcc	relg	if(cc) $PC = PC + rel_{8:1}^{\pm}:0$	-	LDRB	ιχ, [ry{, #i ₅ }]	$rx = [ry + i^{\emptyset}]_8^{\emptyset}$
ISH	Inner shareable, Read and write	BKPT	#i ⁸	BreakPoint(i)	-	LDRB	rx, [ry, rz]	$rx = [ry + rz]_8^0$
_	ISHST Inner shareable, Write only	BL	rel ₂₃	$LR=PC_{31:1}; PC+=rel_{22:1}^{\pm};0$		LDRH	rx, [ry{, #i ₆ }]	$rx = [ry + i^{\emptyset}_{5.1}:0]^{\emptyset}_{16}$
NSH	Non-shareable, Read and write	BLX	rel ₂₃	LR=PC _{31:1} :1; Set=0; PC+=rel [±] _{22:2} :0 _{1:0}		LDRH	rx, [ry, rz]	$rx = [ry + rz]_{16}^{\emptyset}$
_	NSHST Non-shareable, Write only	BLX	×	LR=PC _{31:1} :1; Set=rx ₀ ; PC=rx _{31:1} :0		LDRSB	rx, [ry, rz]	$rx = [ry + rz]_8^{\pm}$
OSH	Outer shareable, Read and write	BX	×	Set= rx_0 ; PC = $rx_{31:1}$:0		LDRSH	rx, [ry, rz]	$rx = [ry + rz]_{16}^{\pm}$
OSHST	OSHST Outer sharable, Write only	CBNZ	rx, rel ₇	if(rx \neq 0) PC += rel _{6:1} :0	1,6t	POP	rlist	rlist = $[SP]$; $SP += 4 \times cnt$
Notes fo	Notes for Instruction Set	CBZ	rx, rel,	if($rx = 0$) PC $+= rel_{6:1}^{0}$:0	1,6t	PUSH	rlist	SP $-= 4 \times cnt$; [SP] = rlist
6.6k.6t.7	6 6k 6t.7 Introduced in ARMv6. ARMv6k. ARMv6T2 or ARMv7	CPSI{D,E} {aif}	{aif}	${a}{i}{f} = (E ? 1: 0)$	9	STMIA	nxl, rlist	$[rx] = rlist; rx += 4 \times cnt$
V		IT{t{t{t}}}] cc	8	if(cc) NextInstruction	1,6t	STMDB	SP!, rlist	SP $-= 4 \times cnt$; [SP] = rlist
. 0	Not available on ARM-M without DSP extension	NOP			6k	STR	ιχ, [ry{, #i ₇ }]	
I	Thumb16 instruction can use high registers	SETEND	{BE/LE}	EndianState = $\{BE/LE\}$	9,	STR	rx, [SP{, #i ₁₀ }]	$[SP + i_{9:2}^{\emptyset}:0_{1:0}] = rx$
_	Can't be conditional	SEV		SendEvent()	7	STR	rx, [ry, rz]	$[\mathbf{r}\mathbf{y} + \mathbf{r}\mathbf{z}] = \mathbf{r}\mathbf{x}$
S	Thumb16 instruction must have S suffix unless in IT block	SVC	#i ⁸	CallSupervisor()		STRB	ιχ, [ιy{, #i ₅ }]	$[ry + i^0]_8 = rx_{7:0}$
F	Only available in Thumb mode	UDF	#i ₈	UndefinedException()		STRB	x, [ŋ, rz]	$[ry + rz]_8 = rx_{7:0}$
		WFE		WaitForEvent()	7	STRH	ιχ, [ry{, #i ₆ }]	$[ry + i^0_{5:1}:0]_{16} = rx_{15:0}$
		WEI		WaitForInterrupt()	7	STRH	x, [ry, rz]	$[ry + rz]_{16} = rx_{15:0}$
		YIELD		HintYield()	7			2 350.7

ARMv7-A & ARMv7-R System

Current	Program Stat	Current Program Status Register (CPSR)
M	0×0000001f	0x0000001f Processor Operating Mode
_	0×00000020	0x00000020 Instruction set (JT: 00=ARM, 01=Thumb)
ш	0×00000040	0x00000040 FIQ exception masked
_	0×0000000×0	0x00000080 IRQ exception masked
A	0×00000100	0x00000100 Asynchronous abort masked
ш	0×00000200	0x00000200 Big-endian operation 6
╘	0x0600fc00	0x0600fc00 IT state bits 6t
GE{30}	0×000f0000	GE{30} 0x000f0000 SIMD Greater than or equal to 6
_	0×01000000	0x010000000 Instr set (JT: 10=Jazelle, 11=ThumbEE) 6
o	0×08000000	0x08000000 Cumulative saturation bit
>	0×10000000	0x10000000 Overflow condition flag
U	0×20000000	0x20000000 Carry condition flag
Z	0×40000000	0x40000000 Zero condition flag
z	0×80000000	0x80000000 Negative condition flag

Proc	essor	Processor Operating Modes
usr	0x10 User	User
fig	0x11 FIQ	FIQ
irq	0x12 IRQ	IRQ
SVC	0×13	svc 0x13 Supervisor
mon	0×16	mon 0x16 Monitor (Secure only)
abt	0×17	abt 0x17 Abort
hyp	0x1a	hyp 0x1a Hypervisor (Non-secure only)
pun	0×1b	0x1b Undefined
SVS	0×1f	sys 0x1f System

0x18 IRQ interrupt
0x14 Hyp trap
0x10 Data abort 0x14 Hyp trap
0x0c Prefetch abort 0x10 Data abort 0x14 Hyp trap
0x08 Supervisor Call / Secure Monitor Call / Hypervisor Call 0x0c Prefetch abort 0x10 Data abort 0x14 Hyp trap
0x04 Undefined instruction 0x08 Supervisor Call / Secure Monitor Call / Hypervisor Call 0x0c Prefetch abort 0x10 Data abort 0x14 Hyp trap
0x00 Reset 0x04 Undefined instruction 0x08 Supervisor Call / Secure Monitor Call / Hypervisor Call 0x0c Prefetch abort 0x10 Data abort 0x14 Hyp trap

in ARMv6, ARMv6k, ARMv1ch, and ARMv6, ARMv6k, ARMven secure and non-securit on ARM-R It with security extensions it with virtualization extensions it with virtualization extensions.	Notes for System Registers and Tables 6,6k,6t,7 Introduced in ARMv6, ARMv6k, ARMv6T2, or ARMv7 A Only present on ARM-A B Banked between secure and non-secure usage C Only present on ARM-R Only present with security extensions (Implies 6k,A) V Only present with virtualization extensions (Implies 7,A)		Iv6T2, or ARMv7		e usage		(Implies 6k,A)	sions (Implies 7,A)
	Introduced Only preser Banked ber Only preser Only preser	egisters and Tables	in ARMv6, ARMv6k, ARM	nt on ARM-A	tween secure and non-secur	nt on ARM-R	nt with security extensions	nt with virtualization extens

	System Co	System Control Register (SCTLR)		Sec	cure C	onfig	Secure Configuration Regis	degis
	Σ	0x00000001 MMU enabled	В	NS		01 S	0x001 System state is	ite is
Т	4	0x00000002 Alignment check enabled	В	8		05	0x002 IRQs taken to I	2
	U	0x00000004 Data and unified caches enabled	B	E O		8	0x004 FIQs taken to I	9
	CP15BEN	CP15BEN 0x00000020 CP15 barrier enable	7,B	EA		80 E	0x008 External aborts	borts
	SW	0x00000400 Enable SWP and SWPB instructions	6,B	Š		91	0x010 CPSR.F writeal	ritea
	Z	0x00000800 Program flow prediction enabled	B	W		20 0	0x020 CPSR.A writea	ritea
9	_	0x00001000 Instruction cache enabled	В	nET		40	0x040 Disable early te	dy te
9	>	0x00002000 High exception vectors	B	SC	0×0	80 S	SCD 0x080 Secure monitor	nitor
et 0	RR	0x00004000 Round Robin select (Non-Secure RO)		¥	E 0×1	8	HCE 0x100 Hyp Call enable	nable
9	HA	0x00020000 Hardware access flag enable	B,S	SIF	0×2	000	SIF 0x200 Secure instructi	ructi
9	BR	0x00020000 Background region enable	7,R					
	MXN	0x00080000 Write force to XN	>	Š	n-Sect	ure A	Non-Secure Access Control	utro
	DZ	0x00080000 Divide by zero causes undefined instruction	7,R	9	{013	-	CP{013} 1 ≪ {013} Cl	Ö
	NXWO	0x00100000 Unprivileged write forced to XN for PL1	>	SN	D32DI	IS 0	NSD32DIS 0x00004000 CI	0
	ш	0x00200000 Fast Interrupts (Non-Secure RO)	9	NS	NSASEDIS		0×000008000	0
	VE	0x01000000 Interrupt Vectors Enable	6,B	RFR	~	0	0×00080000	Ø.
	H	0x02000000 Exception Endianess	6,B	NS	TRCD	S	NSTRCDIS 0x00100000 D	
Т	NMFI	0x08000000 Non-maskable FIQ support (RO)	9					
	TRE	0x10000000 TEX remap functionality enabled	B,S	ပ	15 M	emor	CP15 Memory System Fau	Fau
	AFE	0x20000000 Access flag enable	B,S	H	DFSR	6,0	c5,0,c0,0 Data Fau	Fa
	프	0x40000000 Thumb exception enable 6	et,B	IFSR	2	6,0	c5,0,c0,1 Instruction	uctio
(ш	0x80000000 Big-endian byte order in instructions	7,R	AD	FSR	6,0	ADFSR c5,0,c1,0 Auxiliary	liany
J			l				The second second	

Coprocessor Access Control Register (CPACR) CP{013} 3≪(2×{013}) CP{013} access (00=denied, 01=privileged mode only, 11=privileged or user mode) TRCDIS 0x10000000 Disable CP14 access to trace registers D32DIS 0x40000000 Disable advanced SIMD functionality

CP15 Sy	stem Con	CP15 System Control Registers	
SCTLR	c1,0,c0,0	SCTLR c1,0,c0,0 System Control Register	
ACTLR	c1,0,c0,1	ACTLR c1,0,c0,1 Auxiliary Control Register 6	6,B
CPACR	c1,0,c0,2	CPACR c1,0,c0,2 Coprocessor Access Control Register	9
SCR	c1,0,c1,0	c1,0,c1,0 Secure Configuration (Secure only)	S
SDER	c1,0,c1,1	SDER c1,0,c1,1 Secure Debug Enable (Secure only)	S
NSACR	c1,0,c1,2	NSACR c1,0,c1,2 Non-Secure Access Control (Non-Secure RO)	S

Secu.	rity Exte	CP15 Security Extension Registers (ARM-A Only)	
C	2,0,c0,0	VBAR c12,0,c0,0 Vector Base Register	B
R cl	2,0,c0,1	MVBAR c12,0,c0,1 Monitor Vector Base Address (Secure only)	
C	2,0,c1,0	c12,0,c1,0 Interrupt Status Register (RO)	

Secu	re Cont	Secure Configuration Register (SCR)
SN	0×001	NS 0x001 System state is non-secure unless in Monitor mode
RQ	0×002	IRQ 0x002 IRQs taken to Monitor mode
Ę,	0×004	FIQ 0x004 FIQs taken to Monitor mode
EA	0×008	0x008 External aborts taken to Monitor mode
¥	0×010	FW 0x010 CPSR.F writeable in non-secure state
AN W	0×020	AW 0x020 CPSR.A writeable in non-secure state
nET	0×040	nET 0x040 Disable early termination
SCD	0×080	SCD 0x080 Secure monitor call disable
HCE	0×100	HCE 0x100 Hyp Call enable
SIF	0×200	SIF 0x200 Secure instruction fetch

Non-Secure Access Control Register (NSACR)	CP $\{013\}$ 1 \ll $\{013\}$ CP $\{013\}$ can be accessed in non-secure state	NSD32DIS 0x00004000 CPACR.D32DIS is fixed 1 in non-secure state	NSASEDIS 0x00008000 CPACR.ASEDIS is fixed 1 in non-secure state	0x000800000 Reserve FIQ mode for non-secure	NSTRCDIS 0x00100000 Disable non-secure access to CP14 trace regs	
Access Cont	1 << {013}	0×00004000	0×000008000	0×00080000×0	0×00100000	
Non-Secure	CP{013}	NSD32DIS	NSASEDIS	RFR	NSTRCDIS	

DFSR c5,0,c0,0 Data Fault Status Register B IFSR c5,0,c0,1 Instruction Fault Status Register 6,8 ADFSR c5,0,c1,0 Auxiliary DFSR 7,8 AIFSR c5,0,c1,1 Auxiliary IFSR 7,8 DFAR c6,0,c0,0 Data Fault Address Register 8 IFAR c6,0,c0,2 Instruction Fault Address Register R IRBAR c6,0,c1,0 Data Region Base Address Register R IRBAR c6,0,c1,1 Instruction Region Size and Enable Register R IRSR c6,0,c1,2 Data Region Access Control Register R IRACR c6,0,c1,4 Data Region Access Control Register R IRACR c6,0,c1,4 Data Region Access Control Register R RGNR c6,0,c1,6 Instruction Region Access Control Register R RGNR c6,0,c2,0 MPU Region Number Register R	CP15 M	emory Sys	CP15 Memory System Fault Registers	
ier ier	DFSR	c5,0,c0,0	Data Fault Status Register	В
ie.	IFSR	c5,0,c0,1		6,B
i.	ADFSR	c5,0,c1,0		7,B
ia ia	AIFSR	c5,0,c1,1		7,B
ie.	DFAR	c6,0,c0,0	Data Fault Address Register	B
DRBAR c6.0.c1.0 Data Region Base Address Register IRBAR c6.0.c1.1 Instruction Region Base Address Register DRSR c6.0.c1.2 Data Region Size and Enable Register IRSR c6.0.c1.3 Instruction Region Size and Enable Register R DRACR c6.0.c1.4 Data Region Access Control Register R IRACR c6.0.c1.5 Instruction Region Access Control Register R RGNR c6.0.c2.0 MPU Region Number Register R	IFAR	c6,0,c0,2		6,B
IRBAR c6,0,c1,1 Instruction Region Base Address Register R DRSR c6,0,c1,2 Data Region Size and Enable Register R IRSR c6,0,c1,3 Instruction Region Size and Enable Register R DRACR c6,0,c1,4 Data Region Access Control Register R IRACR c6,0,c1,5 Instruction Region Access Control Register R RGNR c6,0,c2,0 MPU Region Number Register R	DRBAR	c6,0,c1,0	Data Region Base Address Register	œ
DRSR c6.0.c1,2 Data Region Size and Enable Register R IRSR c6.0.c1,3 Instruction Region Size and Enable Register R DRACR c6.0.c1,4 Data Region Access Control Register R IRACR c6.0.c1,5 Instruction Region Access Control Register R RGNR c6.0.c2,0 MPU Region Number Register R	IRBAR	c6,0,c1,1	Instruction Region Base Address Register	œ
IRSR c6.0.c1,3 Instruction Region Size and Enable Register R DRACR c6.0.c1,4 Data Region Access Control Register R IRACR c6.0.c1,5 Instruction Region Access Control Register R RGNR c6.0.c2,0 MPU Region Number Register R	DRSR	c6,0,c1,2	Data Region Size and Enable Register	œ
DRACR c6.0.c1.4 Data Region Access Control Register R IRACR c6.0.c1.5 Instruction Region Access Control Register R RGNR c6.0.c2.0 MPU Region Number Register R	IRSR	c6,0,c1,3	Instruction Region Size and Enable Register	œ
IRACR c6.0.c1,5 Instruction Region Access Control Register R RGNR c6.0.c2,0 MPU Region Number Register R	DRACR	c6,0,c1,4	Data Region Access Control Register	œ
RGNR c6,0,c2,0 MPU Region Number Register	IRACR	c6,0,c1,5	Instruction Region Access Control Register	œ
	RGNR	c6,0,c2,0	MPU Region Number Register	ď

CP15 Generic Timer Registers	c Timer Reg	gisters	
CNTFRQ	c14,0,c0,0	CNTFRQ c14,0,c0,0 Counter Frequency Reg (Non-Secure RO)	7
CNTKCTL	c14,0,c1,0	CNTKCTL c14,0,c1,0 Timer PL1 Control Register	7
CNTP_TVAL	c14,0,c2,0	CNTP_TVAL c14,0,c2,0 PL1 Physical TimerValue Register	7,B
CNTP_CTL	c14,0,c2,1	CNTP_CTL c14,0,c2,1 PL1 Physical Timer Control Register	7,B
CNTV_TVAL	c14,0,c3,0	CNTV_TVAL c14,0,c3,0 Virtual TimerValue Register	7
CNTV_CTL	c14,0,c3,1	CNTV_CTL c14,0,c3,1 Virtual TimerControl Register	7
CNTPCT	c14,0	Physical Count Register (RO)	7
CNTVCT	c14,1	Virtual Count Register (RO)	7
CNTP_CVAL c14,2	c14,2	PL1 Physical Timer CompareValue Register 7,B	7,B
CNTV_CVAL c14,3	c14,3	Virtual Timer CompareValue Register	7