## Laboratorio di Architettura degli Elaboratori

Nicola Bombieri Dipartimento di Informatica Università di Verona A.A. 2014/2015

## Mapping tecnologico

La realizzazione pratica di un circuito digitale può avvenire in due modi:

- 1) costruzione di un chip mediante stampa del circuito su un piccolo quadrato di semiconduttore (ad es. Silicio);
- 2) utilizzo di circuiti integrati riprogrammabili (es. FPGA), ovvero un sistema composto da un numero fisso di porte logiche elementari che possono essere interconnesse a piacimento per realizzare la funzione desiderata. L'interconnessione tra i vari dispositivi è decisa semplicemente scrivendo in una memoria e può avvenire un elevato numero di volte.

Nel primo caso si possono utilizzare solo le porte logiche di base che è possibile fondere sul semiconduttore mentre nel secondo caso si possono utilizzare solo quelle che sono contenute nell'FPGA; in entrambi i casi quindi occorre ricondurre il circuito da realizzare a tale insieme di elementi base. Per fare questo si effettua il *mapping tecnologico* su una determinata **libreria tecnologica** fornita dal costruttore di semiconduttori o dall'FPGA.

Le porte logiche di base contenute nella libreria hanno determinate caratteristiche di area e ritardo perché si riferiscono a *dispositivi fisici concreti*; quindi dopo il mapping tecnologico è possibile conoscere l'area e il ritardo del proprio circuito non più in termini di numero di porte logiche ma in modo esatto.

## Mapping tecnologico di circuiti combinatori tramite SIS

Una volta descritto il circuito desiderato nel formato blif, ed una volta eseguite le minimizzazione del caso è possibile utilizzare i seguenti comandi per effettuare il mapping tecnologico.

- read library libreria

Carica la libreria tecnologica di nome libreria. Le librerie sono specificate nel formato genlib (estensione .genlib, da esempio synch.genlib e menc.genlib);

- print library

- map

Visualizza informazioni inerenti la libreria caricata; Esegue l'operazione di mapping. Vedere l'help di SIS per ulteriori informazioni relative alle opzioni

di mapping tramite il comando "help map". L'opzione –m 0 permette di ottenere un circuito minimizzato rispetto all'area. L'opzione –n 1 permette di ottenere un circuito minimizzato rispetto al ritardo. L'opzione –s permette di visualizzare alcune informazioni relative ad area e ritardo dopo il mapping;

Mostra la rappresentazione del circuito associata alle porte della libreria;

Stampa informazioni relative al ritardo del circuito.

Riduce la lunghezza dei cammini critici;

- write\_blif -n

- print delay

- reduce depth

Il comando map —s permette di visualizzare le informazioni relative ad area e ritardo del circuito dopo il mapping tecnologico; in particolare total gate area fornisce il valore dell'area come numero di celle standard della libreria tecnologica mentre maximum arrival time indica il ritardo.

## Esercizi

Esercizio 1: Effettuare il mapping tecnologico usando la libreria mcnc.genlib su tutti i circuiti realizzati durante la seconda esercitazione ("Ottimizzazione esatta a 2 livelli") dopo aver eseguito la minimizzazione multilivello richiesta per l'esercizio 1. Quale dei 4 dispositivi ha area maggiore? Quale ha ritardo maggiore? Effettuare questa analisi prima e dopo aver eseguito il comando reduce\_depth per diminuire il ritardo dei cammini critici.

**Esercizio 2:** Data la funzione booleana (x, v, w, z) = f(a, b, c, d, e) descritta dai seguenti nodi:

```
f = \overline{a} b e + c d + a \overline{c} d
g = d e + a b c + a \overline{c} d
h = a e + c d + a b
i = g + \overline{h}
l = a g + b c \overline{g} + a e
m = f + i + b c
n = l + a \overline{i}
o = m + a + \overline{b} e
x = f
v = o
w = n
z = l
```

effettuare il mapping tecnologico usando la libreria mono.genlib. Qual è il cammino con maggior ritardo prima e dopo aver eseguito il comando reduce depth per diminuire il ritardo dei cammini critici?