Laboratório 06

Instruções:

- Quando for demonstrar seu trabalho, tome nota do número da placa utilizada. O número da placa será utilizado para atribuir a nota ao grupo.
- A última página deste documento contém um checklist com todos os arquivos que fazem parte da entrega.
- Os nomes dos arquivos devem ser seguidos, e isso faz parte da avaliação.
- A entrega deverá estar em único arquivo .ZIP, com o nome T_Lab06_RA.zip, T é a turma, e RA é o RA do componente do grupo que fará a entrega. Por exemplo, B_Lab06_123456.zip é a entrega do grupo do aluno com o RA 123456, na turma B.
- Não divida ou agrupe em pastas os arquivos dentro do .ZIP.
- A entrega deve ser feita pelo <u>Google Forms</u> (<u>https://forms.gle/qBnoCDXBQec8tpvE6</u>). Você deve estar autenticado com uma conta do Google - pode ser uma conta pessoal ou da DAC.
- Apenas um integrante do grupo precisa fazer a entrega.
- Preste especial atenção aos nomes das entidades e sinais (entradas e saídas) descritos nos laboratórios. Isso também faz parte da avaliação.
- Se mais do que um arquivo for recebido para a mesma entrega, o último recebido será considerado. Utilize o mesmo RA do aluno entregando.
- Faça o download do arquivo **lab06_material_v2020.1.zip**. Esse arquivo já contém as descrições de *entity* necessárias para implementar os circuitos. Utilize elas, e não as altere.
- Não utilize uma placa diferente da alocada para o seu grupo sem autorização do professor, do PED ou do PAD.
- Este laboratório, excepcionalmente, não possui componente de demonstração.

MC613 – Laboratório de Circuitos Lógicos

Parte I - Flip-Flops

O objetivo desse laboratório é implementar em VHDL os seguintes flip-flops vistos em aula:

- Flip-Flop tipo D (entidade ff d);
- Flip-Flop JK (entidade ff_jk);
- Flip-Flop tipo T (entidade ff_t).

Cada flip-flop deve ter sinais de *preset* e *clear*, **síncronos**, ambos ativos quando em **nível lógico alto**. Determina-se que, caso ambos os sinais *preset* e *clear* estejam ativos, o *clear* prevalece. Ou seja, na borda de subida de relógio, a saída Q do flip-flop:

- será 1 se *preset* estiver ativo e *clear* inativo;
- será 0 se *clear* estiver ativo e *preset* inativo;
- será 0 se ambos *clear* e *preset* estiverem ativos;
- seguirá de acordo com as entradas (*d*, *jk* ou *t*) se ambos *clear* e *preset* estiverem inativos.

Além das entradas d, jk ou t, das entradas preset e clear e da saída Q, os flip-flops devem implementar uma saída Q_n , que é sempre o inverso da saída Q.

Os flip-flops devem ser descritos em arquivos separados, **ff_d.vhd**, **ff_jk.vhd** e **ff_t.vhd**. Cada um deles pode instanciar e utilizar outros como componente, se assim for necessário.

Elabore formas de onda de simulação para testar cada um dos flip-flops. Não é necessário entregar as simulações, apenas os arquivos .vhd.

- ENTREGA -

Entregue um único arquivo comprimido em formato **ZIP** de nome **T_Lab06_RA.zip**, onde **RA** é o RA do aluno entregando e **T** é a turma, contendo:

- Arquivos **ff_d.vhd**, **ff_jk.vhd** e **ff_t.vhd** do item **l**.