# Interfacciamento tra famiglie logiche diverse

I problemi di interfacciamento tra logiche diverse sorgono quando si vogliono utilizzare porte diverse in uno stesso circuito per sfruttare al meglio le peculiarità di ciascuna

## Esempi tipici sono:

- •Circuiti CMOS ad alta integrazione con periferiche TTL per il pilotaggio di bus con elevata capacità di carico
- •Circuiti TTL a frequenza relativamente bassa utilizzati insieme a circuiti ECL veloci nelle Unità Aritmetico-Logiche (ALU)



# Occorrono circuiti che modificano i livelli logici

18	OOM	VDN.	2 Waa	uts con	log	the i	Lvene	come	57	shilesta	(Colano?					
Bus	rollm.	a la la		Co	0		- J - J			Z.y						
		i prove														

### Interfacciamento TTL-CMOS

L'uscita <u>bassa</u> delle porte TTL è compatibile con l'ingresso basso per le porte CMOS essendo minore o uguale di 0.2V e quindi minore della tensione di soglia dei MOS.


L'uscita <u>alta</u> delle porte TTL può non risultare sufficiente a garantire l'interdizione dei PMOS in quanto  $V_{OH(TTL)} \cong 3.8V$  mentre occorrono almeno 4V in ingresso affinché il PMOS si trovi sotto soglia.



Si ricorre ad una resistenza di "pull-up" collegata all'uscita della TTL che, quando l'uscita è alta, non essendo attraversata da corrente porta la tensione al valore dell'alimentazione

This sy teviens: TR alto non entre correte cross non associate correte.  Resistant almost the not allocations.	1.				TT 1	0.1		,						0.0					
N.S. S. S. S. Marine allower in the second s	14	no .	Sy le	nyene:	112	alla	non	enta	in co	velle.	CMOS	Mbn	assi	orbb	Cones	<u>.</u>			
	K	l Sag	hlh	allmen	Your a	d wh	India 3 no	me.											H
																			-
																			-
																			-
																			-

## Interfacciamento TTL-CMOS



Luigi Zeni DII-SUN Fondamenti di Elettronica Digitale

### Interfacciamento CMOS-TTL


I livelli di uscita del CMOS sono già compatibili con quelli di ingresso delle TTL tuttavia le correnti  $I_{IH} \cong 0.17 \text{mA}$  e  $I_{IL} \cong 1 \text{mA}$  della TTL standard fluiranno, rispettivamente, nel PMOS e nel NMOS della porta CMOS. Ciò conduce ad alterazioni dei livelli logici, in particolare  $V_{OL}$  può crescere oltre il valore consentito a causa dell'elevato valore di  $I_{IL}$ .

Occorre quindi prevedere uno stadio CMOS di **interfaccia** con i rapporti di aspetto opportunamente calcolati in modo da garantire la compatibilità piena. Lo stadio di interfaccia può essere costituito da una coppia di invertitori CMOS in cascata, in modo da non alterare la funzione logica, in cui il secondo presenta un  $(W/L)_N$  maggiorato per supportare la corrente  $I_{\Pi}$ .

См	ios ali	Kunto	a lav	laque a	coven	le millo	v. Com	e wsol	vo? G	inhano	ı lı	vell lo	oga peri	hé pa	ssq uno	Cerva	corele.		
				Sv agse															
				ssd lile												D 1001	mosfel		
				d'uspell							. 0.,	0 01	7						
			1									ν.							
				paralel								Now Juni	PACCOCA						
			Ī	ho	w M	0> 2	, Ne	meNb	10 л	m pa	allelo.								
	ΔV		s nel																
		۱ دے	lo Vo lu	Morp															


## Interfacciamento ECL-TTL

Per rendere compatibile l'uscita di una porta ECL con l'ingresso di una porta TTL occorre una modifica dei livelli logici ed una traslazione. Occorre modificare la porta ECL.



#### Interfacciamento TTL-ECL

Al contromo: TTL esce 20, ECL Vule Co.



Per uscita TTL alta il diodo D non conduce e l'ingresso della ECL viene fissato, mediante opportuna scelta delle resistenze  $R_{\rm A}$ ,  $R_{\rm B}$  e  $R_{\rm C}$ , a -0.7V.

Per uscita TTL bassa il diodo D conduce e fissa il potenziale del punto A a  $V_{OL(TTL)} + V_D$ Scegliendo opportunamente  $R_B/R_C$  si fissa l'ingresso ECL a -1.3V