


## ① PORTE TRISTATE ED ESEMPI DI APPLICAZ.

- Le porte tristate sono porte logiche che lavorano su 3 stati di uscita: Alto, basso e alta impedenza. L'uscita ad alta impedenza dipende solo da un'abilitazione in ingresso. In uscita ad alta impedenza, in generale l'uscita è disconnessa sia dalla massa che dall'alimentazione. Per questo motivo, una porta tristate presenta molti utilizzi quando c'è necessità di controllare chi debba interfacciarsi su una rete, come in un bus o un sistema input/output.


### ① BUS:



In questo utilizzo, il circuito di controllo gestisce l'abilitazione per l'alta impedenza, controllando chi ha accesso al bus:

Se A deve accedere al bus, l'abilito alza l'abilitazione per B e C, impedendo l'accesso, ma abbassa quella di A.

### ② BUFFER BIDIREZIONALE




Permette di utilizzare il buffer in entrambe le direzioni:

Se il dato entra da B, si impone A in alta impedenza.


Se il dato entra da A, si impone B in alta impedenza.

### ③ TERMINALE INGRESSO/USCITA



- Per utilizzare il terminale come uscita, si impone B in alta impedenza e si riceve il dato in A.  
Per utilizzare il terminale come ingresso, si impone A in alta impedenza e si invia il dato in B.

### ③ INVERTITORE TTL TRISTATE




Per realizzare un invertitore TTL Tristate, si utilizza un transistor multiemettitore che riceve in ingresso il dato e l'abbinazione di alta impedenza negativa (attraverso un invertitore standard molto lento, ma vista la variazione frequente di  $I$ , accettabile).

Otteniamo così una funzione NAND in gli ingressi:

Quando  $I$  è basso,  $\bar{I}$  è alto e l'uscita della NAND dipende solo da A.

Se  $I$  è alto,  $Q_1$  è in saturazione, quindi il catodo del diodo ① è a 0.15V. Allo stesso tempo,  $Q_2$  forza  $Q_1$  in interdizione per l'ingresso di  $I$  basso. L'anodo del diodo ① è a potenziale sufficiente per accenderlo, imponendo una tensione di 0.7V della giunzione, che non è sufficiente a garantire l'accensione simultanea di  $Q_1$  e del diodo 2, perché sono in serie, sconnettendo l'uscita sia dalla massa che dall'alimentazione.

## C) INVERTITORE TRI STATE CMOS: SCHEMA + FUNZIONAMENTO



Quando  $I$  è basso, i MOS ① e ② sono accesi, favorendo il passaggio di corrente. L'invertitore funziona come un bidirezionale invertitore, ma con tempi di propagazione più alti legati alla presenza di ① e ②. Per ovviare al problema, si possono raddoppiare i supporti d'aspetto della serie per diminuire i tempi di ritardo e tornare al valore di riferimento.

Se  $I$  è alta, invece, sia (1) che (2) sono spenti, scollegando l'uscita  $Y$  sia dall'alimentazione che dalla massa, ottenendo l'uscita di alta impedenza.

## ① DISCUTERE LE PROBLEMATICHE DI RISPOSTA DINAMICA NEL TRISTATE CMOS

Il problema principale legato alla risposta dinamica dell'invertitore CMOS tri-state è legato al fatto che con abilitazione bassa, abbiamo 2 transistor in più che separano il PMOS dall'abilitazione e il CMOS dalla massa. Una disposizione del genere fornisce una resistenza maggiore e quindi un tempo di ritardo raddoppiato per entrambe le transizioni.

Tuttavia, per ottenere gli stessi tempi di propagazione di un invertitore tradizionale, basta raddoppiare il rapporto d'aspetto dei 4 transistor sull'uscita per ottenere una  $R_{eq}$  uguale a quella che avremmo senza dell'ingresso di abilitazione.