Universidad Tecnológica de la Mixteca

Ingeniería en Mecatrónica

Circuitos Digitales Reconfigurables

Práctica 2: Sumador-Restador de 4 bits con Detección de Acarreo y Extensión de Signo en CUPL

Docente: Dr. Enrique Guzmán Ramírez

Integrantes: Agudo Hernández Alondra
Giovanni Alvarado Herrera
Ricardo Ignacio Mendoza Peralta
Emmanuel Santiago García

Grupo: 614-A

Fecha: 20 de febrero de 2026

Huajuapan de León, Oaxaca, México

Índice de Contenido

1. Resumen **1**

2. Introducción **1**

3. Desarrollo (Ecuaciones de Diseño) **1**

3.1. Preparación y Extensión de Signo 1

3.2. Propagación de Acarreos 1

3.3. Ecuaciones del Resultado y Bit de Acarreo/Signo 2

4. Resultados y Discusión **2**

5. Conclusiones **2**

6. Evidencia Fotográfica y Simulaciones **3**

7. Referencias **7**

1. Resumen

En este reporte se presenta el diseño de un circuito aritmético sumador-restador de 4 bits implementado en una GAL22V10. El diseño destaca por la inclusión de una etapa de extensión de signo para los operandos de 4 bits (donde el cuarto bit es el signo) y una salida de 5 bits. La lógica implementada permite que el quinto bit (R_4) actúe como indicador de signo o acarreo de magnitud, asegurando la representación correcta de valores entre -8 y 7.

2. Introducción

La implementación de unidades aritméticas que manejan números con signo requiere el uso de complemento a dos y la extensión de los bits de mayor peso para evitar errores de desbordamiento. En este proyecto, se utiliza el lenguaje CUPL para definir una arquitectura que no solo realiza la suma/resta mediante una señal de control S, sino que también monitorea los acarreos intermedios y procesa un bit de salida adicional (R_4) condicionado por el acarreo final del cuarto bit (C_4).

3. Desarrollo (Ecuaciones de Diseño)

3.1. Preparación y Extensión de Signo

Para asegurar que la operación de 4 bits sea compatible con una salida de 5 bits, se realiza una extensión de signo interna. El bit S actúa como el acarreo inicial (C_0).

```
C0 = S;
BP0 = B0 $ S; BP1 = B1 $ S; BP2 = B2 $ S; BP3 = B3 $ S;
/* Extension de signo para calculo de 5to bit */
BP4 = B3 $ S;
A4 = A3;
```

3.2. Propagación de Acarreos

Se definen los acarreos en cascada considerando que el acarreo de entrada para la primera etapa es la propia señal de control S.

```
C1 = (A0 & BP0) # (A0 & C0) # (BP0 & C0);
C2 = (A1 & BP1) # (A1 & C1) # (BP1 & C1);
C3 = (A2 & BP2) # (A2 & C2) # (BP2 & C2);
C4 = (A3 & BP3) # (A3 & C3) # (BP3 & C3);
```

3.3. Ecuaciones del Resultado y Bit de Acarreo/Signo

Las salidas R_0 a R_3 conforman la magnitud base. El bit R_4 se ha diseñado para activarse tanto por la lógica de suma de los bits de signo extendidos como por la presencia de un acarreo excedente en el cuarto bit (C_4).

```
R0 = A0 $ BP0 $ C0;
R1 = A1 $ BP1 $ C1;
R2 = A2 $ BP2 $ C2;
R3 = A3 $ BP3 $ C3;
/* R4: Combinacion de suma extendida y acarreo final */
R4 = (A4 $ BP4 $ C4) # C4;
```

4. Resultados y Discusión

La validación del circuito mostró que el sistema identifica correctamente el signo en operaciones críticas. Al definir R_4 como $(A_4 \oplus BP_4 \oplus C_4) + C_4$, se garantiza que el dispositivo prenda este indicador cuando exista un acarreo significativo o cuando el resultado de la suma de signos extendidos así lo requiera. Esto permite manejar el rango dinámico solicitado sin perder la información del acarreo de magnitud.

5. Conclusiones

La modificación de la ecuación de R_4 resultó fundamental para integrar la función de acarreo y signo en un solo bit de salida de mayor peso. El uso de la GAL22V10 y CUPL permitió una implementación compacta de la lógica de extensión de signo, optimizando el uso de pines físicos para la visualización de los estados internos del sumador-restador.

6. Evidencia Fotográfica y Simulaciones

En esta sección se presentan las evidencias del correcto funcionamiento del diseño.



C:\USERS\GIOVA\DOCUMENTS\CDR CUPL\P2\P2C.PLD

```
Name     P2C ;
PartNo   00 ;
Date     17/02/2026 ;
Revision 01 ;
Designer Engineer ;
Company  University of Tulsa  ;
Assembly None ;
Location  ;
Device   g22v10 ;

PIN [1..4] = [A0..A3];
PIN [5..8] = [B0..B3];
PIN 9 = S;

PIN [14..17] = [R0..R3];
PIN 18 = R4;

PIN [19..23] = [C0..C4];

C0 = S;

BP0 = B0 $ S;
BP1 = B1 $ S;
BP2 = B2 $ S;
BP3 = B3 $ S;

BP4 = B3 $ S;
A4 = A3;

C1 = (A0 & BP0) # (A0 & C0) # (BP0 & C0);
C2 = (A1 & BP1) # (A1 & C1) # (BP1 & C1);
C3 = (A2 & BP2) # (A2 & C2) # (BP2 & C2);
C4 = (A3 & BP3) # (A3 & C3) # (BP3 & C3);

R0 = A0 $ BP0 $ C0;
R1 = A1 $ BP1 $ C1;
R2 = A2 $ BP2 $ C2;
R3 = A3 $ BP3 $ C3;

/* R4 se activa si el resultado extendido es negativo O si hubo acarreo en el 4to bit */
R4 = (A4 $ BP4 $ C4) # C4;
```

Module: cuplc
total time: 0 secs

Figura 1: Captura de pantalla del codigo completo implementado.



(a) Simulación 1: Operación de suma con valores mínimos. $A = -8$, $B = -8$, $S = 0$. Resultado: $R = -16$ (10000_2), se observa únicamente el bit de signo R_4 activo.



(b) Simulación 2: Suma de valores negativos. $A = -8$, $B = -1$, $S = 0$. Resultado: $R = -9$ (10111_2), validando la extensión de signo y magnitud.

Figura 2: Pruebas de funcionamiento del sumador.



(a) Simulación 3: Operación de resta con signo. $A = -8$, $B = -1$, $S = 1$. Cálculo: $-8 - (-1) = -7$. Resultado: 11001_2.



(b) Simulación 4: Suma de valor positivo y negativo. $A = +7$, $B = -1$, $S = 0$. Resultado: $R = +6$ (10110_2).

Figura 3: Pruebas de funcionamiento del sumador.



Figura 4: Simulación 5: Suma de valores máximos positivos. $A = +7$, $B = +7$, $S = 0$. Resultado: $R = +14$ (01110_2), demostrando el manejo de rango extendido.



(a) Operación de suma con valores mínimos. $A = -8$, $B = -8$, $S = 0$. Resultado: $R = -16$ (10000_2), se observa únicamente el bit de signo R_4 activo.



(b) Simulación 4: Suma de valor positivo y negativo. $A = +7$, $B = -1$, $S = 0$. Resultado: $R = +6$ (10110_2).



(c) Suma de valores negativos. $A = -8$, $B = -1$, $S = 0$. Resultado: $R = -9$ (10111_2), validando la extensión de signo y magnitud.

Figura 5: Pruebas de funcionamiento del sumador en protoboard.

7. Referencias

- Floyd, T. L. (2006). *Fundamentos de Sistemas Digitales*. Pearson Educación.
- Microchip Technology. *WinCUPL User's Manual*.