# Reporte de Práctica:

Diseño e Implementación de un Contador BCD Síncrono Bidireccional con Visualización en Siete Segmentos

Giovanni Alvarado
Universidad Tecnológica de la Mixteca

25 de marzo de 2026

## 1. Implementación de un contador BCD

El circuito cuenta con una línea de entrada denotada como $(u)$. Cuando $(u = 0)$, el contador proporciona la secuencia $(0, 1, 2, 3, 4, 5, 6, 7, 8, 9)$ y cuando $(u = 1)$, la secuencia descendente $(9, 8, 7, 6, 5, 4, 3, 2, 1, 0)$. La frecuencia del temporizador se ha establecido en el rango de 1 a 10 Hz.




Figura 1: Esquemático final del contador BCD bidireccional.

# 2. Desarrollo Técnico

## 2.1. Divisor de Frecuencia por Cascada

Se implementó una red de 7 bloques `divisor10` conectados en serie. Cada etapa toma la salida de reloj de la anterior, logrando una división decimal sucesiva. Partiendo del oscilador de la tarjeta ($f_{clk} = 50$ MHz), la frecuencia de salida se define por:

$$f_{out} = \frac{50 \times 10^6 \text{ Hz}}{10^7} = 5 \text{ Hz}$$

Esto proporciona un pulso cada 0,2 s, permitiendo una visualización cómoda del cambio de dígitos.




Figura 2: Diseño interno del bloque divisor por 10.




Figura 3: Red de divisores de frecuencia en cascada (7 etapas).

## 2.2. Unidad de Control (Contador y Mux)

La lógica de transición se basa en un multiplexor 8-4. La entrada $u$ controla la selección: cuando $u = 0$, se selecciona la lógica ascendente; cuando $u = 1$, la descendente. El resultado

se almacena en un registro de flip-flops tipo D (`FD4CE`).




Figura 4: Configuración del contador con multiplexor 8-4.

## 2.3. Visualización (Ánodo Común)

Para la visualización en un display de ánodo común, los segmentos se activan con un '0' lógico. El decodificador traduce las salidas del contador $(Q_3, Q_2, Q_1, Q_0)$ según la siguiente tabla:

# 3. Simulación y Diagramas de Tiempo

Se realizaron simulaciones para verificar el comportamiento del sistema ante cambios en la señal de control $u$.

Cuadro 1: Tabla de Verdad del Decodificador (Ánodo Común)

| $Q_3$ | $Q_2$ | $Q_1$ | $Q_0$ | **a** | **b** | **c** | **d** | **e** | **f** | **g** | **Dígito** |
|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
| 0 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | 1 |
| 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | 2 |
| 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | 3 |
| 0 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | 4 |
| 0 | 1 | 0 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 5 |
| 0 | 1 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 6 |
| 0 | 1 | 1 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 7 |
| 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 8 |
| 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 9 |



Figura 5: Módulo decodificador BCD a 7 segmentos.




Figura 6: Cronograma del contador en modo ascendente ($u = 0$).




Figura 7: Cronograma del contador en modo descendente ($u = 1$).