

Dipartimento di
Ingegneria Gestionale, dell'Informazione e della produzione

Corso di laurea in
Ingegneria Informatica

Classe n. **L/8?**

Titolo tesi
Posizionato
su più linee

Candidato:
Nome Cognome

Matricola n. **0000000**

Relatore:
Chiar.mo Prof
Gianluca Traversi

Correlatore:
Matteo Fratus, M.Sc
Luca Ghislotti, PhD

Anno Accademico
202**x**/202**x**

Indice

Elenco delle figure	iii
Elenco delle tabelle	v
1 Primo capitolo	1
1.1 Prova	2
1.1.1 Prova 2	2

Elenco delle figure

1.1	Frequency response of the shaper varying the peaking time from 200 ns to 1600 ns.	1
-----	---	---

Elenco delle tabelle

1.1	Transistors type and dimensions.	1
-----	--	---

Capitolo 1

Primo capitolo

Questo è il primo capitolo. Nella Fig. 1.1




Figura 1.1: Frequency response of the shaper varying the peaking time from 200 ns to 1600 ns.

Questa è una tabella.

Device	Type	W (μm)	L (μm)
M4	NMOS	5	0.5
M0	NMOS	5	0.5
M65	LVT PMOS	20	0.2
M17	LVT PMOS	20	0.2
M1	NMOS	5	0.5
M5	NMOS	5	0.5
M7	LVT PMOS	80	0.5
M7B	LVT PMOS	80	0.5

Tabella 1.1: Transistors type and dimensions.

Questa è un'equazione:

$$V_{\text{out}}(s) = -\frac{A_0}{\tau_0} \frac{C_1}{C_1 + C_2} \frac{s}{s^2 + 2\xi_0\omega_0 s + \omega_0^2} \quad (1.1)$$

1.1 Prova

Fusce mauris. Vestibulum luctus nibh at lectus. Sed bibendum, nulla a faucibus semper, leo velit ultricies tellus, ac venenatis arcu wisi vel nisl. Vestibulum diam. Aliquam pellentesque, augue quis sagittis posuere, turpis lacus congue quam, in hendrerit risus eros eget felis. Maecenas eget erat in sapien mattis porttitor. Vestibulum porttitor. Nulla facilisi. Sed a turpis eu lacus commodo facilisis. Morbi fringilla, wisi in dignissim interdum, justo lectus sagittis dui, et vehicula libero dui cursus dui. Mauris tempor ligula sed lacus. Duis cursus enim ut augue. Cras ac magna. Cras nulla. Nulla egestas. Curabitur a leo. Quisque egestas wisi eget nunc. Nam feugiat lacus vel est. Curabitur consectetur.

1.1.1 Prova 2