

#### Universidade de Aveiro

DEPARTAMENTO DE ELECTRÓNICA, TELECOMUNICAÇÕES E INFORMÁTICA

47022- ARQUITECTURA DE COMPUTADORES AVANÇADA

## Home group assignment 1

Implementing a forwarding and stall unit in a pipelined architecture

8240 - MESTRADO INTEGRADO EM ENGENHARIA DE COMPUTADORES E TELEMÁTICA

António Rafael da Costa Ferreira NMec: 67405

sta Ferreira Iec: 67405 Rodrigo Lopes da Cunha NMec: 67800

Docentes: Nuno Lau e José Luís Azevedo

Novembro de 2015 2015-2016

# Conteúdos

1	Introdução
2	Exercício 1
	2.1 Divisão da fase ID em duas fases ID1/ID2
3	Exercício 2
	3.1 Unidade de Branch
	3.2 Unidade de Hazard adaptada para a nova resolução de
	saltos
4	Problemas identificados na primeira entrega
	4.1 Soluções
5	Conclusão

#### 1 Introdução

#### FALTAAAAAAAAA

O trabalho proposto para o projeto da unidade curricular de Segurança é um IEDCS: Identity Enabled Distribution Control System. Para o efeito foi necessário implementar uma Ebook Webstore, um WebService e um Player de reprodução dos Ebooks em formato de texto.

O objetivo deste sistema é garantir a máxima e possível segurança do serviço, utilizando os conhecimentos adquiridos na unidade curricular de Segurança. Para isso são necessários vários processos como por exemplo, a utilização de certificados HTTPS, a cifragem de todo o material existente, derivação de chaves e registo de utilizadores.

O relatório reflete todos os passos e decisões tomadas na criação do sistema, assim como uma análise ao que foi mostrado na primeira apresentação e decisões que se tomaram depois desta, tecnologias utilizadas, descrição dos vários processos existentes e conclusão.

#### 2 Exercício 1

#### 2.1 Divisão da fase ID em duas fases ID1/ID2

Neste primeiro exercício, era pedido que se fizesse a divisão da fase ID, por duas fases ID1 e ID2.




Figura 1: Registo ID1/ID2

O inicio da leitura de registos tem inicio em ID1 e termina em ID2 (como podemos verificar na figura 1), sendo que na fase ID1 também é feito o decode da instrução para obter os sinais de rs, rt, rd, funct, opcode e immed. Tudo o que se resolvia em ID agora resolve-se em ID2, como por exemplo a unidade

de Controlo, o extend e o Mux entre o rt e o rd.

Para este primeiro exercício criou-se um registo novo ID1/ID2, que toma como entradas o *opcode*, o *funct*, o *immed*, o *rt*, o *rs* e o *rd* vindos do decoder de ID1, sendo as saídas as correspondentes a estas mesmas portas. Existe também uma entrada vinda da unidade de Hazard, *reset\_id1id2*, para fazer reset a este registo aquando da necessidade de existirem stalls ou branchs.

Na unidade de hazard foram feitas algumas alterações para que estes fossem resolvidos em ID2, que anteriormente eram resolvidos em ID. A única diferença é que são os registos em ID2, rs e rt, que definem a existência de hazard tendo em conta as fases mais avançadas da pipeline, como EXE, MEM e WB.

#### 3 Exercício 2

Neste segundo exercício, foi-nos proposto para que todos os saltos condicionais e incondicionais, fossem resolvidos em ID2. Para isso foi criada uma unidade de branch, que através de entradas como opcode, rsdata, rtdata, branch, target, imm\_ext e PC4, calcula o branchTaken, que nos diz se existe salto ou não, e o branchTarget (Figura 2).




Figura 2: Registo ID1ID2 com Branch Unit

#### 3.1 Unidade de Branch

Para que os saltos fossem resolvidos em ID2, foi necessário na unidade de branch resolver os mesmos. Para isto dentro da unidade de controlo, alterouse a informação que a saída de branch possuí. Disponibilizaram-se mais bits para que esta saída indique na unidade de branch o tipo de salto que estamos a resolver.

Posto isto na unidade de branch, efectuam-se 6 casos diferentes:

• BEQ: compara se o valor de rsdata é igual ao de rtdata

- $\bullet\,$  BNE: compara se o valor de rsdata é diferente de rtdata
- BGTZ: compara se o valor de *rsdata* é maior que zero
- BLEZ: compara se o valor de *rsdata* é menor ou igual a zero
- JUMP: salta para o target da instrução
- JR: salta para o valor de rsdata

Sendo os saltos resolvidos em ID2, foram removidos de fases mais avançadas unidades que não seriam mais utilizadas, como por exemplo o sl2 e a unidade de adição para branch em EXE e o and em MEM. Os portos PC4 e branch também deixaram de ser propagados para as fases seguintes à ID2.

# 3.2 Unidade de Hazard adaptada para a nova resolução de saltos

Para que instruções que entrem de forma errada na pipeline quando um branch ocorre sejam descartadas excepto a seguinte (delayed branch slot), foi necessário alterar na unidade de Hazard as fases às quais é necessário fazer reset. Desta feita quando a nossa unidade de Hazard trata de descartar instruções que entrem de forma errada na pipeline e de colocar stalls aquando da ocorrência destes.

#### 4 Problemas identificados na primeira entrega

#### 4.1 Soluções

### 5 Conclusão