
Started on	Thursday, 27 January 2022, 8:13 AM
State	Finished
Completed on	Thursday, 27 January 2022, 8:28 AM
Time taken	14 mins 54 secs
Marks	4.00/13.00
Grade	**21.54** out of 70.00 (**31**%)

Question **1**

Complete

Mark 0.00 out of 1.00



Avem memoria SSRAM prezentată mai sus ce are porturi de intrare WE (Write enable), OE (Output enable), CS (Chip select), CLK(Clock), ADDR (Address) și portul de intrare/ieșire DATA (Data). Știm că avem următoarele valori în decimal: 206 pe portul DATA, 177 pe portul ADDR, 1 pe CS, 1 pe WE și 0 pe OE. Ce putem deduce?

- a. Nu putem deduce nimic.
- b. În memoria SSRAM se afla valoarea 206 la adresa 177 înainte de acest ciclu și pe portul DATA după acest ciclu va fi valoarea veche din memorie SSRAM de la adresa 177.
- c. În memoria SSRAM se afla valoarea 206 la adresa 177 înainte de acest ciclu.
- d. În memoria SSRAM se va afla valoarea 206 la adresa 177 după acest ciclu.

Question **2**

Complete

Mark 1.00 out of 1.00

Folosind întregul set de instrucțiuni AVR, scrieți o secvență de cod care:
- Configurează portul B al unui microcontroller ATtiny20 astfel: PB1, PB5 și PB7 ca pini de ieșire, PB0, PB2, PB3, PB4 și PB6 ca pini de intrare
- Setează valoarea pinului PB1 să fie 1 (High)
- Setează valoarea celorlalți pini să fie 0 (Low)

Considerăm:
DDRA equ 0x01
PORTA equ 0x02
DDRB equ 0x05
PORTB equ 0x06

a. ldi R3, 0b01100111
out DDRA, R3
ldi R3, 0b00100101
out PORTA, R3

b. ldi R3, 0b01101001
out DDRA, R3
ldi R3, 0b00001001
out PORTA, R3

c. ldi R3, 0b00111001
out DDRA, R3
ldi R3, 0b00110000
out PORTA, R3

d. ldi R3, 0b10100110
out DDRB, R3
ldi R3, 0b10000010
out PORTB, R3

e. ldi R3, 0b10100010
out DDRB, R3
ldi R3, 0b00000010
out PORTB, R3

f. ldi R3, 0b01100011
out DDRB, R3
ldi R3, 0b01000001
out PORTB, R3

Question **3**

Complete

Mark 0.00 out of 1.00

Ce este PINx ?

a. Este registrul din care vom putea citi valoarea pinilor din portul x, dacă pinii sunt configurați ca intrări.

b. Este calitatea unui pin al unui circuit integrat de a-i putea fi controlat comportamentul.

c. Este registrul care controlează valoarea pinilor din portul x, dacă pinii sunt configurați ca ieșiri.

d. Este o bucată de metal ce permite crearea unei legături între componente electrice.

e. Este registrul care controlează direcția pinilor din portul x.

Question **4**

Complete

Mark 0.00 out of 1.00

În scheletul de laborator, dimensiunea Program Counter-ului este:

a. 10 biți
b. 16 biți
c. 8 biți
d. 12 biți

Question **5**

Complete

Mark 1.00 out of 1.00

Ce rol are stagiul EX?

a. instrucțiunea din IR este decodificată
b. citeste instrucțiunea din memorie
c. scrie rezultatul în registrul destinație al instrucțiunii
d. execută instrucțiunea și setează flag-urile de stare

Question **6**

Complete

Mark 0.00 out of 1.00

Cunoscând valorile inițiale ale registrelor R16 == 137 și R17 == 46 ce valori vor avea flag-urile după execuția următoarei instrucțiuni:

or R16, R17

a. S=0, V=0,N=1,Z=0
b. S=1, V=0,N=1,Z=0
c. S=1, V=0,N=1,Z=1
d. S=1, V=1,N=1,Z=0

Question **7**

Complete

Mark 0.00 out of 1.00

Instrucțiunile de control modifică valoarea din registrul:

a. Instruction register
b. SREG
c. Program counter
d. Stack pointer

Question **8**

Complete

Mark 0.00 out of 1.00

Care din următoarele afirmații **NU** este adevărată ?

a. Pulse-width modulation este o tehnică de generare a unui semnal digital pornind de la unul analogic.

b. Tensiunea rezultată dintr-un semnal PWM este direct proporțională cu factorul de umplere.

c. Putem spune că PWM se traduce prin modulare în factor de umplere (factor de umplere înseamnă raportul dintre perioada cât stă semnalul pe 1 și perioada totală).

d. Fiindcă logica digitală nu poate genera la ieșire decât tensiuni de Vcc sau de GND (ideal vorbind), PWM își propune să sintetizeze tensiuni cuprinse între aceste valori prin comutarea foarte rapidă între cele două.

Question **9**

Complete

Mark 0.00 out of 1.00

```
rjmp main
func_60:
  ldi R4, 8
  push R4
  ldi R6, 12
  add R6, R4
  pop R5
  push R6
  sub  R5, R4
  ret
main:
  ldi R7, 60
  loop:
    rcall func_60
    dec R7
    brbc 1, loop
push R7
```

Având în vedere codul de mai sus alături de faptul că adresa către vârful stivei (SP) este 372. Pentru fiecare instrucțiune push SP se decrementează, iar pentru fiecare instrcuțiune pop se incrementează. Ce valoare are SP la finallizarea codului de mai sus ?

a. 311

b. 312

c. 309

d. 251

e. 371

f. 249

g. 252

Question **10**

Complete

Mark 1.00 out of 1.00

Instrucțiunea SBI 49, b:

- a. Stochează în registrul R28 valoarea de la adresa 49.
- b. Stochează în registrul 49 valoarea de la adresa R28.
- c. Setează pe 0 bitul b la adresa 49.
- d. Setează pe 1 bitul b la adresa 49.
- e. Stochează valoarea 49 la adresa R28
- f. Stochează valoarea R28 la adresa 49

Question **11**

Complete

Mark 1.00 out of 1.00

Configurați Timer/Counter0 al unui microcontroller ATtiny20 astfel încât:
- Să funcționeze în modul CTC
- Să schimbe starea pinului OC0B astfel: Toggle OC0B on Compare Match
- Să folosească un prescaler de 8
- Să genereze o întrerupere de overflow

Considerăm:
TCCR0A equ 0x19
TCCR0B equ 0x18
TIMSK equ 0x26

- a.
```
ldi r16, 0b10000011
out TCCR0A, r16
ldi r16, 0b00000011
out TCCR0B, r16
ldi r16, 0b00000001
out TIMSK, r16
sei
```
- b.
```
ldi r16, 0b00010010
out TCCR0A, r16
ldi r16, 0b00000010
out TCCR0B, r16
ldi r16, 0b00000001
out TIMSK, r16
sei
```
- c.
```
ldi r16, 0b10000011
out TCCR0A, r16
ldi r16, 0b00001101
out TCCR0B, r16
ldi r16, 0b00000001
out TIMSK, r16
sei
```
- d.
```
ldi r16, 0b00110000
out TCCR0A, r16
ldi r16, 0b00000100
out TCCR0B, r16
ldi r16, 0b00000001
out TIMSK, r16
sei
```

Question **12**

Complete

Mark 0.00 out of 1.00

Ce face următoarea rutină de tratare a întreruperii:

```
TIM0_OVF_ISR:
   sts      0x2A, R31
   reti
```

- a. Încarcă valoarea din registrul R31 la adresa 0x2A în memorie
- b. Adaugă 30 la valoarea din R31
- c. Adaugă 42 la valoarea din R31
- d. Nu e o rutină de tratare a întreruperii pentru că ultima instrucțiune trebuia să fie RET, nu RETI
- e. Încarcă valoarea de la adresa 0x2A din memorie în registrul R31

Question **13**

Complete

Mark 0.00 out of 1.00

Procesorul implementat în cadrul laboratorului rulează instrucțiunea LD(i) utilizând registrul Y și având d=29. Memoria SSRAM este preinițializată la adresa A cu valoarea A[5:0]+1 (eg. A=129 (zecimal) atunci valoarea de la adresa A, notat (A), este 2 (zecimal)). Știind că R26-R31 au următoarele valori (zecimal):

R26: 113

R27: 0

R28: 112

R29: 0

R30: 114

R31: 0

Ce valoare (zecimal) va avea registrul Y după terminarea instrucțiunii ?
(Memoria SSRAM ocupă din spațiu zona de la adresa MEM_START_ADDR = 0x40 (64 zecimal) la MEM_STOP_ADDR = 0xBF (191 zecimal)

- a. 49
- b. 12656
- c. 48
- d. 112
- e. 12400

◄ Model Colocviu - Test teoretic

Jump to...

Started on	Thursday, 28 January 2021, 8:19 AM
State	Finished
Completed on	Thursday, 28 January 2021, 8:59 AM
Time taken	40 mins 1 sec
Grade	**9.25** out of 10.00 (**93**%)

Question **1**

Complete

Mark 2.50 out of 2.50

Explicați diferența dintre instrucțiunile de salt condiționat și necondiționat. Dați exemplu de câte 2 instrucțiuni din fiecare categorie.

In cazul salturilor neconditionate continuarea rularii unui program are loc de la o anumita instructiune specificata, iar in cazul salturilor conditionate continuarea rularii unui program are loc de la o anumita instructiune specificata doar daca se indeplineste o anumita conditie.

Salt conditionat: breq, brbs

Salt neconditionat: rcall, rjmp

Comment:

Question **2**

Complete

Mark 2.50 out of 2.50

Ce se întamplă dacă, în timp ce procesorul se află într-o rutină de tratare a unei întreruperi (ISR), este generată o nouă întrerupere.

La inceputul tratarii oricarei intreruperi, intreruperile globale vor fi dezactivate cu sei, prin urmare nu va avea niciun efect aparitia unei noi intreruperi (aceasta va fi ignorata). Acestea vor fi activate apoi la finalul rutinei cu cli.

Comment:

Question **3**

Complete

Mark 2.50 out of 2.50

Folosind setul de instrucțiuni AVR, scrieți o funcție care salvează în R31 cea mai mică dintre valorile din registrele R27, R8, R29 și R30. Scrieți un program care apelează funcția cu R27 = 12, R8 = 13, R29 = 24 și R30 = 99.

```
rjmp main

minimum:
pop r16 ; adresa de retur
pop r17; adresa de retur
pop r30
pop r29
pop r18
mov r8, r18
pop r27
push r16; restauram adresa de retur
push r17; restauram adresa de retur

cpi r30, r29
brge r29_smaller
mov r20, r30

cpi r8, r27
brge r27_smaller
mov r21, r8

cpi r20, r21
brge r21_smaller
mov r30, r20
ret

r21_smaller:
mov r31, r21
ret

r29_smaller:
mov r20, r29

cpi r8, r27
brge r27_smaller2
mov r21, r8

r27_smaller2:
mov r21, r27

cpi r20, r21
brge r21_smaller2
```

```
mov r30, r20
ret

r21_smaller2:
mov r31, r21
ret

main:
ldi r27, 12
push r27
ldi r16, 13
mov r8, r16
push r8
ldi r29, 24
push r29
ldi r30, 99
push r30
rcall minimum
```

Comment:

Question **4**

Complete

Mark 1.75 out of 2.50

Configurați Timer/Counter0 al unui microcontroller ATtiny20 astfel încât:
- Să funcționeze în modul FastPWM cu top OCR0A
- Să schimbe starea pinului OC0A astfel: Clear OC0A on Compare Match, set OC0A at BOTTOM (non-inverting mode)
- Să folosească un prescaler de 1024
- Să genereze o întrerupere de overflow

-Să funcționeze în modul FastPWM cu top OCR0A => WGM = 111

- Să schimbe starea pinului OC0A astfel: Clear OC0A on Compare Match, set OC0A at BOTTOM (non-inverting mode) => COM0A = 10

- Să folosească un prescaler de 1024 => CS0 = 101

```
TCCR0A equ 0x19
TCCR0B equ 0x18
OCR0A equ 0x16
OCR0B equ 0x15
ldi r16, 0b10000011
out TCCR0A, r16

ldi r16, 0b00001101
out TCCR0B, r16
tim0_ovf
```

Comment: Nu ai configurat deloc întreruperile.

◄ Cursul 2

Jump to...

Examen - Partea I ►

Started on	Thursday, 28 January 2021, 8:19 AM
State	Finished
Completed on	Thursday, 28 January 2021, 8:59 AM
Time taken	40 mins
Grade	**10.00** out of 10.00 (**100**%)

Question **1**

Complete

Mark 2.50 out of 2.50

Ce este Stack Pointer? Care este utilitatea lui? Dați exemplu de 2 instrucţiuni care îi alterează conţinutul.

Stack Pointer este un registru care stocheaza adresa varfului stivei (acesta se afla mereu pe prima pozitie liberea apropiata de baza stivei). Acesta se muta catre varf (se decrementeaza) cand se pune un octet pe stiva. Daca se ia un octet de pe stiva, stack pointerul se muta catre baza. Instructiuni care ii altereaza continutul: push, pop, rcall.

Comment:

Question **2**

Complete

Mark 2.50 out of 2.50

Care sunt cele trei condiţii care trebuie să fie îndeplinite pentru a fi generată o întrerupere către procesor?

1. sa fie activate la nivel global (bitul I din SREG sa fie 1)
2. intreruperea sa nu fie mascata (bitul corespunzator din registrul de control este 1, deci masca va fi 1)
3. intreruperea respectiva este activa (bitul dcorepsunzator din registrul ei de staree e 1, deci flagul va fi 1)

Comment:

Question **3**

Complete

Mark 2.50 out of 2.50

Folosind setul de instrucțiuni AVR, scrieți o funcție care salvează în R20 cea mai mare dintre valorile aflate în registrele R16, R17, R8 și R19. Scrieți un program care apelează funcția cu R16 = 1, R17 = 20, R8 = 12 și R19 = 70.

```
maxim:
  mov r25, r16
  sub r16, r17
  brsh r16maimare
  mov r20, r17

r16maimare:
  mov r20, r25
  mov r16, r20
  sub r16, r8
  brsh r20maimare1
  mov r20, r8

r20maimare1:
  mov r16, r20
  sub r16, r19
  brsh r20maimare2
  mov r20, r19

r20maimare2:
  ret

main:
  ldi r16,1
  ldi r17,20
  ldi r8, 12
  ldi r19, 70
  rcall maxim
  nop
```

Comment:

Question **4**

Complete

Mark 2.50 out of 2.50

Folosind setul de instrucțiuni AVR, scrieți o secvență de cod care:
- Configurează portul A al unui microcontroller ATtiny20 astfel: PA0, PA2, PA4, PA6 ca pini de ieşire
- Setează valoarea pinilor de ieșire să fie 0 (Low)
- Într-o buclă, schimbă starea pinilor de ieșire (toggle)

```
ldi r16, 0b01010101
out DDRA, r16

ldi r16, 0
out PORTA, r16

loop:
eor r16, r16
out PORTA, R16
rjmp loop
```

Comment:

◄ Cursul 2

Jump to...

Examen - Partea I ►

Started on	Thursday, 28 January 2021, 8:13 AM
State	Finished
Completed on	Thursday, 28 January 2021, 8:52 AM
Time taken	39 mins 38 secs
Grade	**6.05** out of 10.00 (**61**%)

Question **1**

Complete

Mark 1.60 out of 2.50

Ce este Data Space? Ce se regăsește în interiorul său? Dați exemplu de două instrucțiuni care îl pot accesa.

Data Space reprezinta spatiul de date (memoria de date) si este un SRAM de tip pipeline (sincron, 128 bytes). Memoria de date este mapata inttre 0x0040 si 0x00BF. Adresele sunt pe 7 biti, iar datele au 8 biti (aceasta fiind dimensiunea unui registru).
Procesorul lucreaza cu 16 registre de 8 biti (exista totusi 32 registre), folosindu-le doar pe cele din R16-R31.

Exemple de instructiuni: ADD, MOV

Comment:
Instructiunile sunt de load sau de store, add si mov nu au treaba. De ce ai mentionat si registrele?

Question **2**

Complete

Mark 1.50 out of 2.50

Să presupunem că pe un microcontroller ATtiny20 a fost activată întreruperea de output compare match B a Timer/Counter0 și întreruperile globale sunt active. Cum putem face astfel încât la întâlnirea unei astfel de întreruperi să fie executată o funcție numită “handle_irq”?

Dupa executia unei instructiuni, procesorul va verifica IRQ, adica linia de cereri de intreruperi, vazand daca este activa. Daca da, inseamna ca exista o intrerupere care trebuie tratata. Apoi, verifica numarul intreruperii, adica IRQNO, ca sa determine modul de tratare a intreruperii. Dupa ce afla numarul, in tabela vectorilor de intrerupere, la indexul respectiv, va gasi rutina de tratatre a intreruperii respective, apoi o executa (executa astfel si functia "handle_irq").

Comment:
Nu ai zis concret cum se executa functia (rjmp handle_irq) si nici nu ai zis care e indexul vectorului de intrerupere.

Question **3**

Complete

Mark 0.50 out of 2.50

Folosind setul de instrucțiuni AVR, scrieți o funcție care salvează în R31 cea mai mică dintre valorile din registrele R27, R8, R29 și R30. Scrieți un program care apelează funcția cu R27 = 12, R8 = 13, R29 = 24 și R30 = 99.

```
funct_smth:
  ldi R27, 12
  ldi R8, 13
  ldi R29, 24
  ldi R30, 99

  mov R31, R27
  breq R31
```

Comment:
Nu ai implementat functia, nu ai terminat de apelat functia. In R8 nu poti incarca un imediat cu ldi, trebuie sa il incarci mai intai intr-un registru R16-R31, apoi sa il muti din el in R8.

Question **4**

Complete

Mark 2.45 out of 2.50

Folosind setul de instrucțiuni AVR, scrieți o secvență de cod care:
- Configurează portul A al unui microcontroller ATtiny20 astfel: PA0, PA1, PA2, PA3, PA4 și PA5 ca pini de ieșire, PA6 și PA7 ca pini de intrare
- Setează valoarea pinilor PA0 și PA4 să fie 1 (High)
- Setează valoarea celorlalți pini să fie 0 (Low)

Ciorna:

// ddra -> 0b00111111

// porta -> 0b00010001

Secventa cod:

```
DDRA equ 0x01

PORTA equ 0x02


ldi R16, 0b00111111

out DDRA, R16


ldi R16, 0b00010001

out PORTA, R16

breq some_tag


sbi PORTA, 0

some_tag:
```

Comment:
Ce ai vrut sa faci incepand cu breq? Subiectul era rezolvat deja deasupra lui.

◄ Cursul 2

Jump to...

Examen - Partea I ►

CN2- CA

verde = sigur bine

galben = la bulan / nu sunt sigur

rosu = gresit

bag pla

Intrebare:Bill dorește să construiască un cip de memorie de 256K x 64, dar are doar cipuri de 16K x 8. De câte cipuri are nevoie Bill?
Raspuns:
128==========

Intrebare:Un sistem de calcul are două niveluri de cache cu următoarele specificații:

- **Latența de acces la L1 este de 2ns iar rata de hit locală este 93%**
- **Latența de acces din L1 în L2 este de 8ns iar rata de hit locală este de 94%**
- **Latența de acces din L2 în memoria RAM este de 300ns**

AMAT_L1 = hit_l1 + miss_l1 * AMAT_L2
AMAT_L2 = hit_l2 + miss_l2 * miss_penalty
Raspuns: 3.82ns
==========

Intrebare:Un sistem cu cache L1 si L2 are un hit rate de 98% din L1 și de 99% din L2. Care este miss rate-ul global?
Raspuns: 0.02%
==========

Intrebare:Parcurgerea unui vector exploatează
Raspuns: Localitatea spațială
==========

Intrebare:Un cache mapat direct este organizat intern pe 16384 linii cu lățime de 64 octeți. Adresele cu care lucrează memoria cache sunt pe 32 de biți. Care este lungimea în biți a tag-ului?
Raspuns: 12
==========

Intrebare:
Nicușor optimizează programul în C de mai jos pentru o execuție mai rapidă. A procedat corect?

Before

```
int i = 0;
while (i < 4*num) {
 o_functie(i);
 i++;
}
```

After

```
int i = 0;
while (i < 4*num) {
 o_functie(i);
 o_functie(i+1);
 o_functie(i+2);
 o_functie(i+3);
 i += 4;
}
```

Raspuns: NU ****
==========

Intrebare:Care dintre următoarele este un motiv valid pentru folosirea adreselor virtuale?
Raspuns: Este mai dificil ca un program ce funcționează prost să afecteze alte programe concurente
==========

Intrebare:Care funcție de mapare cache are cele mai puține șanse să producă thrashing (adică oferă șanse minime ca două blocuri să concureze la stocarea în aceeași linie)?
Raspuns: Complet-asociativă
==========

Intrebare:O magistrala de comunicație serială:
Raspuns: Poate transfera date doar asincron
Raspuns bun: Necesita un control mai complex decât o magistrală paralelă
==========

Intrebare:Procesorul poate să citească din RAM în timp ce RAM-ul este reîmprospătat.
Raspuns: Fals

==========

Intrebare:
Raspuns:
==========

Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========

Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========

Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========

Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========
Intrebare:
Raspuns:
==========

Un sistem de calcul are două niveluri de cache cu următoarele specificații: Latența de acces la L1 este de 4ns iar rata de hit locală este 90% Latența de acces din L1 în L2 este de 10ns iar rata de hit locală este de 95% Latența de acces din L2 în memoria RAM este de 500ns Care este timpul mediu de acces la memorie?

a. 75ns
b. 0.075ns
c. 7.5ns +1. e bine + 1
d. 0.75ns
e. 750ns
AMAT = hit_time + miss_rate * miss_penalty
1 = hit_rate + miss_rate

Bill dorește să construiască un cip de memorie de 512K x 64, dar are doar cipuri de 16K x 8. De câte cipuri are nevoie Bill?

a.128

b.256 (+ 1 e okay)

c.8

d.16

e.64

memorie / memorie_chip = nr_chipuri

Un sistem de calcul are două niveluri de cache cu următoarele specificații:
Latența de acces la L1 este de 3ns iar rata de hit locală este 95%
Latența de acces din L1 în L2 este de 9ns iar rata de hit locală este de 98%
Latența de acces din L2 în memoria RAM este de 600ns

Timp = 3 + 0.45 + 0.6 = 4.05 ns
Cum ai calculat asta? +1 cineva??
Care este timpul mediu de acces la memorie?

a.4050ns

B.4.05ns +2

Cum ati calc?
Aduni: timp de hit + (100-95)% timp L1-L2 + (2% din 5)% L2-RAm
c.40.5ns

d.0.405ns

e.405ns

Un sistem cu cache L1 si L2 are un hit rate de 95% din L1 și de 98% din L2. Care este miss rate-ul global?
a. 0.1%
b. 99%
c. 1%
d. 0.01%
e. 0.99%
Formula = missrate1 * missrate2

Accesul la o stivă exploatează:
a. Ambele localități -> Nu e si asta? NU! Am dat eu submit
b. Localitatea temporală
c. Niciuna
d. Localitatea spațială
e. Nu se poate determina

Nu sunt ambele?

O memorie cache cu linii de 32 octeți lungime este organizată în 32 de seturi a câte 32 linii. Dacă adresarea se face la nivel de octet, cu adrese pe 32 de biți, care este dimensiunea în biți a tag-ului pentru fiecare linie de cache?
log2(32)= 5
log2(32)= 5
32 - 5 - 5= 22

a.20
b.18
c.21
d.19
E.17
Orice pui aici iti da punctaj, ca nu exista raspunsul corect (22)

O memorie cache cu linii de 8 octeți lungime este organizată în 128 de seturi a câte 4 linii. Dacă adresarea se face la nivel de octet, cu adrese pe 32 de biți, care este dimensiunea în biți a tag-ului pentru fiecare linie de cache?

a. 20
b. 21
c. 23
d. 19
e. 22

E?

Eu as zice 22. Sa ma contrazica cineva daca nu e ok.
Ai 3 biti pentru coloane si 7 biti pentru seturi. ????? deci?
Eu tot 22 zic

Parcurgerea unui vector exploatează:

a.Nu se poate determina
b.Localitatea spațială
c.Niciuna
d.Localitatea temporală
e.Ambele localități

Procesorul poate să citească din RAM în timp ce RAM-ul este reîmprospătat.sigur? Da ca elementele sunt grupate in memorie si procesorul se asteapta sa le accesezi unele dupa altele
Cred ca e FALS.

Decrementarea unui pointer și accesarea memoriei către care acesta pointează exploatează:


a.Ambele localități

b.Nu se poate determina

c.Niciuna

d.Localitatea temporală

e.Localitatea spațială



Un sistem de calcul are două niveluri de cache cu următoarele specificații:

- Latența de acces la L1 este de 2ns iar rata de hit locală este 93%
- Latența de acces din L1 în L2 este de 8ns iar rata de hit locală este de 94%
- Latența de acces din L2 în memoria RAM este de 300ns

Care este timpul mediu de acces la memorie?
a.38.2ns
b.3820ns
c.382ns
d.3.82ns
e.0.382ns

Un cache mapat direct este organizat intern pe 16384 linii cu lățime de 64 octeți. Adresele cu care lucrează memoria cache sunt pe 32 de biți. Care este lungimea în biți a tag-ului?

a.12

b.11

c.14

d.15

e.13

Nicușor optimizează programul în C de mai jos pentru o execuție mai rapidă. A procedat corect? Before:

```
for (i = 0; i < n; i++) {
  for (j = 0; j < n; j++) {
          sum = 0.0;
          for (k = 0; k < n; k++)
          sum += a[i][k] * b[k][j];
          c[i][j] = sum;
  }
}
```

After:

```
for (k = 0; k < n; k++) {
  for (i = 0; i < n; i++) {
          r = a[i][k];
          for (j = 0; j < n; j++) c[i][j] += r * b[k][j];
  }
}
 c[i][j] += r * b[k][j]; } }
```

a. Nu
b. Da
Cred ca e a

Presupuneți că acum 20 de ani ați scris un cod pentru o arhitectura x86 care petrecea jumătate din timp cu accese la memorie și cealaltă jumătate făcând calcule. Dacă am rula același cod astăzi pe o arhitectură x86-compatible, cel mai probabil el ar:

a.Menține aceeași proporție 50-50% a timpilor de rulare

b.Exporta calculele in Cloud

c.Petrece mai mult timp cu accesul memoriei

d.Nu se poate determina

e.Petrece mai mult timp făcând calcule

Cred ca e C sau D, vreo idee? e C

Un sistem cu cache L1 si L2 are un hit rate de 90% din L1 și de 95% din L2. Care este miss rate-ul global
a.0.05%
b.9.5%
c.**0.5%+1**
d.5%
e.95%

Cum se calculeaza?
miss_rate1 * miss_rate2 / 100 ?? Confirmare?

Un sistem cu cache L1 si L2 are un hit rate de 80% din L1 și de 90% din L2. Care este miss rate-ul global?

a.20%

b.0.02%

c.9.8%

d.2% -> cred ?

e.98%

Un sistem cu cache L1 si L2 are un hit rate de 98% din L1 și de 99% din L2. Care este miss rate-ul global?

a.

9.8%

b.

0.02%

c.

2%

d.

20%

e.

98%

Magistrala de comunicație serială RS232:

a.Are o schemă de adresare pe 8 biți

b.Stă la baza tuturor rețelelor de calculatoare

c.Permite conectarea punct-la-punct a două dispozitive de calcul asta cred

d.Folosește baud rate pentru a calcula distanța optimă de transmisie

e.Implementează un mecanism CSMA-CD

Cred ca conecteaza un calculator la periferice, eu cred ca e d
Cineva la asta? Aveti idee??

Care dintre următoarele este adevărată?
a. Un cache set-asociativ cu două seturi este un cache complet-asociativ
b. Un cache set-asociativ cu o singură linie per set este un cache mapat direct
c. Un cache set-asociativ cu un singur set este un cache mapat direct
d. Un cache set-asociativ cu o singură linie per set este un cache complet-asociativ
e. Toate variantele sunt adevărate
Pls si aici

e B +1

Incrementarea unei variabile exploatează:
a.Niciuna
b.Ambele localități
c.Nu se poate determina
d.Localitatea spațială
e.Localitatea temporală
Eu cred
ca E +2
Sigur?

Bill dorește să construiască un cip de memorie de 256K x 64, dar are doar cipuri de 16K x 8. De câte cipuri are nevoie Bill?

a.32

b.128

c.64

d.8

e.16

Parcurgerea unei liste înlănțuite alocate contiguu în memorie exploatează:

a.
Niciuna
b.
Localitatea temporală
c.
Ambele localități
d.
Nu se poate determina
e.
Localitatea spațială

E doar spatiala? ++ :(plss

Nicușor optimizează programul în C de mai jos pentru o execuție mai rapidă. A procedat corect?

Before:

```
 static long factorial_table[] = {1, 1, 2, 6, 24, 120, 720, 5040, 40320,
362880};

  long long factorial(int i) {

      if(i < 10) return factorial_table[i];

      else return i * factorial(i - 1);

  }
```

After:

```
 long long factorial(int i){

      if (i == 0)

          return 1;

      else

          return i * factorial(i - 1);

  }
```

a.

Nu

b.

Da

AICI? +1???

Nicușor optimizează programul în C de mai jos pentru o execuție mai rapidă. A procedat corect?

Before

```
for (i = 0; i < N; i++)
  a[i] = b[i] + 100;
for (i = 0; i < N; i++)
  b[i] = c[i] * 3.14;
for (i = 0; i < N; i++)
  c[i] = d[i] + e[i];
```

After

```
for (i = 0; i < N; i++){
  a[i] = b[i] + 100;
  b[i] = c[i] * 3.14;
  c[i] = d[i] + e[i];
}
```

a.Nu

b.Da + 3, si eu zic ca e optimizat ca nu mai faci un for de 3 ori, il faci o dataa

---

Bill dorește să construiască un cip de memorie de 128K x 32, dar are doar cipuri de 8K x 16. De câte cipuri are nevoie Bill?

a.

256

b.

128

c.

16

d.

32 e ok

e.

64

Bill dorește să construiască un cip de memorie de 1M x 64, dar are doar cipuri de 128K x 32. De câte cipuri are nevoie Bill?

a.32

b.8

c.64

d.128

E.16 asta ? da

Un sistem cu cache L1 si L2 are un hit rate de 80% din L1 și de 90% din L2. Care este miss rate-ul global?

a. 9.8%
b. 0.02%
c. 20%
d. 2%
e. 98%

---

un cache m

Bill dorește să construiască un cip de memorie de 128K x 32, dar are doar cipuri de 32K x 16. De câte cipuri are nevoie Bill?

a.

16

b.

128

c.

64

d.

32

e.

8

Un cache mapat direct este organizat intern pe 4096 linii cu lățime de 32 octeți. Adresele cu care lucrează memoria cache sunt pe 32 de biți. Care este lungimea în biți a tag-ului?
a.14
b.18
c.17
d.16
E.15 -> e asta?da, +1 am facut si eu acum

Un sistem de calcul are două niveluri de cache cu următoarele specificații:

- Latența de acces la L1 este de 5ns iar rata de hit locală este 80%
- Latența de acces din L1 în L2 este de 12ns iar rata de hit locală este de 90%
- Latența de acces din L2 în memoria RAM este de 400ns

Care este timpul mediu de acces la memorie? (+1??) +1? +1?????

a.1540ns

b.154ns

c.1.54ns

d.15.4ns

E.0.154ns

Stiu ca s-a mai facut dar nu imi dau calculele deloc

timp de hit + (100-80)% timp L1-L2 + (10% din 20)% L2-RAm
5 + 20% din 12 + ??? din 400

Avem un sistem de calcul cu un singur nivel de cache (L1). Dacă adăugam un al doilea nivel de cache (L2), cum se vor modifica următorii parametri de funcționare: L1 hit time, L1 miss rate, L1 miss penalty?
a.L1 hit time scade, L1 miss rate neschimbat, L1 miss penalty scade
b.L1 hit time neschimbat, L1 miss rate neschimbat, L1 miss penalty crește
c.L1 hit time crește, L1 miss rate scade, L1 miss penalty scade
d.L1 hit time scade, L1 miss rate crește, L1 miss penalty scade
e.L1 hit time neschimbat, L1 miss rate neschimbat, L1 miss penalty scade
Cica ar fi b, nu stiu sigur
Si eu zic la fel, ca ai acc L1, dar ai mai mult penalty ca nu accesezi RAM-ul
B sau e?

Nicușor optimizează programul în C de mai jos pentru o execuție mai rapidă. A procedat corect?

Before:

```
for (i = 0; i < N; i++)
 c[i] = a[i] + b[i];
```

After:

```
int P = 1;
for (i = 0; i < N; i++) {
      prefetch(&a[i+P]);
      prefetch(&b[i+P]);
      prefetch(&c[i+P]);
      c[i] = a[i] + b[i];
}
```

DA
NU

NICIO IDEE

E

Citirea secvențială dintr-un fișier exploatează: a. Nu se poate determina b. Localitatea temporală c. Localitatea spațială d. Niciuna e. Ambele localități
Aveti idee va rog la asta? ++

Spatiala parca, dar nu mai stiu sigur, ca se intoarce in acc zona de mem

---

Dacă înjumătățim dimensiunea liniilor unui cache dar păstrăm numărul de seturi și asociativitatea neschimbate, cum se modifică miss penalty? cineva????????

a.Imposibil de determinat

b.Se înjumătățește

c.Rămâne neschimbată

d.Se dublează

e.Se triplează

Nicușor optimizează programul în C de mai jos pentru o execuție mai rapidă. A procedat corect?

Before:

```
 static long factorial_table[] = {1, 1, 2, 6, 24, 120, 720, 5040, 40320, 362880};
```

```
long long factorial(int i) {
    if(i < 10) return factorial_table[i];
    else return i * factorial(i - 1);
}
```

After:

```
long long factorial(int i){
    if (i == 0)
        return 1;
    else
        return i * factorial(i - 1);
}
```

a.
Da

b.
Nu

Care dintre următoarele rămâne neschimbat la translatarea unei adrese virtuale într-o adresă fizică?

a.

Page offset + 1

b.

Cache tag

c.

Toate variantele

d.

TLB tag

e.

Page number

Care dintre următoarele este un motiv valid pentru folosirea adreselor virtuale?

a.
Este mai dificil ca un program ce funcționează prost să afecteze alte programe concurente (cred, +1 si eu zic asta ca are rolul sa le izoleze intre ele)

b.Permite lucrul mai facil cu stiva

c.Mărește rata de transfer a dispozitivelor I/O

d.Permite upgrade-ul gratuit de la Windows 7 la Windows 10 (asta e funny)

e.Permite unui proces să acceseze întreg spațiul de memorie

O locație de memorie și una mapată într-un periferic pot fi accesate simultan de către un procesor.

a.Fals

b.Adevărat

Problema cu un cache ce folosește o politică Write-Through este:

a.

Scade performanța cache-ului asta zic eu; Da, asa scrie si in curs: “Probleme la scriere: Write-through încetinește memoria cache pentru a permite memoriei principale să scrie datele”

b.

Necesită un overhead suplimentar în cache pentru a contabiliza blocurile care au fost modificate

c.

Nu poate fi folosită în sisteme multi-procesor, chiar dacă CPU-urile fac snooping pentru un update

d.

Riscă să lase memoria principală invalidă pentru o perioada lungă de timp

e.

Nici o variantă

Care funcție de mapare cache are cele mai puține șanse să producă thrashing (adică oferă șanse minime ca două blocuri să concureze la stocarea în aceeași linie)?

a.Nu se poate determina

b.Toate trei

c.Directă

d.Set-asociativă

e.Complet-asociativă eu as fi zis asta da nu sunt sigur, ba da asta e

Concluzia: random intre d si e, yolo
:))))) cine a gresit da o bere dupa :))) ok deal -> astept berea :)
What is cache thrashing? - Quora posibil sa ajute pt asta de sus

---

Nicușor optimizează programul în C de mai jos pentru o execuție mai rapidă. A procedat corect?

Before

```
int i = 0;
while (i < 4*num) {
 o_functie(i);
 i++;
}
```

After

```
int i = 0;
while (i < 4*num) {
 o_functie(i);
 o_functie(i+1);
 o_functie(i+2);
 o_functie(i+3);
 i += 4;

}
```

a. **Tin minte de la iocla ca este o optimizare asta, da**

Da

b.

Nu

Nicușor optimizează programul în C de mai jos pentru o execuție mai rapidă. A procedat corect?

Before

```
for (i = 0; i < N; i++)
 a[i] = b[i] * c[i];
for (i = 0; i < N; i++)
 d[i] = a[i] * c[i];
```

After

```
for (i = 0; i < N; i++) {
 a[i] = b[i] * c[i];
 d[i] = a[i] * c[i];
}
```

Da ? Cineva?

Problema cu un cache ce folosește o politică Write-Back este:

a.

Nu menține consistența datelor din memoriile unui sistem multi-procesor

b.

Scade performanța unui cache

c.

Riscă să ocupe toată lățimea de bandă a magistralei procesor-memorie

d.

Nicio opțiune

e.

Necesită un TLB separat pentru a asigura transferul de date

Pentru a maximiza performanța, TLB-urile sunt organizate de obicei sub forma unor cache-uri mapate direct.

a.Adevărat

b.Fals

E fals, am dat submit

TLB–Mic:accesatîn<1ciclu–De obicei16-512intrări–Complet asociativ

Din curs, deci cred ca f

O magistrala de comunicație serială:

a.Permite doar comunicarea punct la punct

b.Necesită în general un număr mare de linii de comunicație

c.Poate transfera date doar asincron

d.Necesita un control mai complex decât o magistrală paralelă

e.Are limitări puternice de lățime de bandă
???
Nici eu nu stiu, cred ca e d
Eu as fi zis e

Avem un sistem de calcul cu două niveluri de cache (L1 și L2). Dacă înlăturăm nivelul L2 de cache, cum se va modifica L1 hit time?

a.Scade
b.Nu se modifică
c.Depinde de L2 hit time
d.Crește
e.Nu se poate calcula

As zice d, dar nu sunt sigur, e invers ca in poza cred

7. Avem un sistem de calcul cu un singur nivel de cache (L1) Daca adaugam un al doilea nivel de cache (L2), cum se vor modifica urmatorii parametri de functionare: L1 Hit Time, L1 Miss Rate, L1 Miss Penalty?

15.
L1 hit time scade, l1 miss penalty scade, l1 miss rate... (ramane la fel!?) // miss rate creste, deoarece L1 este un cache mai mic

Un TLB:

a.

Ajută la reducerea timpului de acces la o locație din memoria principală

b.

Poate fi folosit fără probleme și pentru accesul la locații de I/O

c.

Are un număr limitat de acționări pe ciclu de memorie

d.

Nu poate fi folosit în sisteme multi-procesor, pentru că produce inconsistențe la accesul memoriei partajate

e.

Nicio opțiune

AICII?????

Magistrala de comunicație SPI:
a.Are o topologie multi-master, multi-slave
b.Este o magistrală sincronă de transfer a datelor e asta?, asa zic si eu, am gasit pe net ca e sincrona, asa e
c.Are o viteză de transmisie de maxim 9600 biți pe secundă
d.Are o schemă de adresare pe 8 biți
e.Permite comunicația la distanțe mari

Care funcție de mapare cache are cele mai puține șanse să producă thrashing (adică oferă șanse minime ca două blocuri să concureze la stocarea în aceeași linie)?

a.

Complet-asociativă --- cred ca asta

b.

Toate trei

c.

Set-asociativă

d.

Directă

e.

Nu se poate determina

Cum o să fie afectați parametrii hit time, miss rate și miss penalty dacă adăugăm capabilitatea de prefetching unui cache?

a.Hit time neschimbat, miss rate crește, miss penalty crește

b.Hit time scade, miss rate crește, miss penalty neschimbat

c.Hit time neschimbat, miss rate scade, miss penalty neschimbat

d.Hit time scade, miss rate scade, miss penalty crește

e.Hit time creste, miss rate crește, miss penalty crește

R: ?

În toate sistemele multiprocesor, timpul de acces la memorie este identic pentru fiecare procesor.

a.Fals

b.Adevărat

Magistrala de comunicație serială sincronă SPI:

a.

Alocă o adresă de 16 biți pentru orice dispozitiv slave

b.

Este folosită in retelele 5G

c.

Permite interconectarea mai multor dispozitive master

d.

Permite selectarea dispozitivului slave printr-un semnal de chip-select

e.

Are un baud rate de maxim 115200kbps

cineva??????????

Translatarea adreselor din memoria virtuală este utilă chiar și atunci când dimensiunea totală a memoriei virtuale este mai mică decât dimensiunea memoriei fizice

a.Adevărat

b.Fals

Adevarat

PUNETI SI PROBLEME SA NE VERIFICAM/AJUTAM

Fie un procesor cu adrese pe 8 biți și o memorie cache de 8 octeți cu lungimea liniei de 2 octeți, datele fiind accesibile la nivel de octet. Timpul de acces la memorie în cazul unui cache hit este T_{hit} = 10 ns și timpul de acces în cazul unui cache miss este T_{miss} = 80 ns. Politica de scriere în cache este **write-back cu write-allocate**. Se știe că inițial RAM[i] = i, oricare i în [0x00, 0xFF].

Cerințe:

- Ce adrese și ce valori se vor afla în cache la finalul secvenței de cod?
- Ce date se vor afla în RAM la final, la adresele folosite în cod?
- Cât timp va dura secvența de cod?

Rezolvați cerințele **în fiecare dintre situațiile următoare**:

A. Adresele sunt mapate direct.
B. Adresele sunt mapate full asociativ și politica de înlocuire a liniilor este LRU.
C. Adresele sunt mapate set asociativ cu 2 căi și politica de înlocuire a liniilor este FIFO.

Note: Pentru rezolvarea acestei probleme vom presupune că instrucțiunile care nu accesează memoria (ldi, inc, dec, cpi, brne) sunt executate în timp 0. Pentru a facilita corectarea, vă rugăm să folosiți următoarea notație pentru indicarea răspunsurilor:

- Pentru adresele și valorile din cache: Cache[i] = Addr0 (Val0), ..., AddrN (ValN)
  - i este indexul liniei de cache
  - Addr0, ..., AddrN sunt adresele de memorie stocate în acea linie de cache
  - Val0, ..., ValN sunt datele de stocate în acea linie de cache
- Pentru datele din RAM: RAM[Addr] = Val
  - Addr este adresa din RAM
  - Val este valoarea de la acea adresă
- Pentru durata secvenței de cod: T = Xns
  - X este durata secvenței

```
1. ldi R16, 2
2. ldi R17, 11
3. ldi R18, 13
4. loop:
5.    lds R12, 0x09
6.    lds R19, 0x04
7.    sts 0x02, R17
8.    lds R20, 0x05
9.    lds R13, 0x03
10.   lds R15, 0x01
11.   sts 0x04, R18
12.   lds R14, 0x02
13.   lds r21, 0x10
14.   inc R17
15.   dec R18
16.   dec R16
17.   cpi R16, 0
18.   brne loop
```

Cum e in RAM la A? ++

Fie un procesor cu adrese pe 8 biți și o memorie cache de 8 octeți cu lungimea liniei de 2 octeți, datele fiind accesibile la nivel de octet. Timpul de acces la memorie în cazul unui cache hit este T_{hit} = 25 ns și timpul de acces în cazul unui cache miss este T_{miss} = 150 ns. Politica de scriere în cache este **write-through fără write-allocate**. Se știe că inițial RAM[i] = i, oricare i în [0x00, 0xFF].

Cerințe:

- Ce adrese și ce valori se vor afla în cache la finalul secvenței de cod?
- Ce date se vor afla în RAM la final, la adresele folosite în cod?
- Cât timp va dura secvența de cod?

Rezolvați cerințele **în fiecare dintre situațiile următoare**:

A. Adresele sunt mapate direct.
B. Adresele sunt mapate full asociativ și politica de înlocuire a liniilor este FIFO.
C. Adresele sunt mapate set asociativ cu 2 căi și politica de înlocuire a liniilor este LRU.

Note: Pentru rezolvarea acestei probleme vom presupune că instrucțiunile care nu accesează memoria (TODO) sunt executate în timp 0. Pentru a facilita corectarea, vă rugăm să folosiți următoarea notație pentru indicarea răspunsurilor:

- Pentru adresele și valorile din cache: Cache[i] = Addr0 (Val0), …, AddrN (ValN)
  - i este indexul liniei de cache
  - Addr0, …, AddrN sunt adresele de memorie stocate în acea linie de cache
  - Val0, …, ValN sunt datele de stocate în acea linie de cache
- Pentru datele din RAM: RAM[Addr] = Val
  - Addr este adresa din RAM
  - Val este valoarea de la acea adresă
- Pentru durata secvenței de cod: T = Xns
  - X este durata secvenței

```
1.  ldi R16, 2
2.  ldi R17, 17
3.  ldi R18, 18
4.  loop:
5.    lds R12, 0x00
6.    lds R19, 0x03
7.    sts 0x02, R17
8.    lds R20, 0x05
9.    lds R13, 0x04
10.   lds R15, 0x07
11.   sts 0x09, R18
12.   lds R21, 0x10
13.   lds R14, 0x02
14.   inc R17
15.   dec R18
16.   dec R16
17.   cpi r16, 0
18.   brne loop
```

Fie un procesor cu adrese pe 8 biți și o memorie cache de 8 octeți cu lungimea liniei de 2 octeți, datele fiind accesibile la nivel de octet. Timpul de acces la memorie în cazul unui cache hit este Thit = 25 ns și timpul de acces în cazul unui cache miss este Tmiss = 150 ns. Politica de scriere în cache este write-through fără write-allocate. Se știe că inițial RAM[i] = i, oricare i în [0x00, 0xFF].

Cerințe:

- Ce adrese și ce valori se vor afla în cache la finalul secvenței de cod?
- Ce date se vor afla în RAM la final, la adresele folosite în cod?
- Cât timp va dura secvența de cod?

Rezolvați cerințele în fiecare dintre situațiile următoare:

1. Adresele sunt mapate direct.
2. Adresele sunt mapate full asociativ și politica de înlocuire a liniilor este FIFO.
3. Adresele sunt mapate set asociativ cu 2 căi și politica de înlocuire a liniilor este LRU.

Note: Pentru rezolvarea acestei probleme vom presupune că instrucțiunile care nu accesează memoria (TODO) sunt executate în timp 0. Pentru a facilita corectarea, vă rugăm să folosiți următoarea notație pentru indicarea răspunsurilor:

- Pentru adresele și valorile din cache: Cache[i] = Addr0 (Val0), …, AddrN (ValN)

    - i este indexul liniei de cache
    - Addr0, ..., AddrN sunt adresele de memorie stocate în acea linie de cache
    - Val0, ..., ValN sunt datele de stocate în acea linie de cache
- Pentru datele din RAM: RAM[Addr] = Val
    - Addr este adresa din RAM
    - Val este valoarea de la acea adresă
- Pentru durata secvenței de cod: T = Xns
    - X este durata secvenței

```
1.  ldi R16, 2
2.  ldi R17, 17
3.  ldi R18, 18
4.  loop:
5.    lds R12, 0x00
6.    lds R19, 0x03
7.    sts 0x02, R17
8.    lds R20, 0x05
9.    lds R13, 0x04
10.   lds R15, 0x07
11.   sts 0x09, R18
12.   lds R21, 0x10
13.   lds R14, 0x02
14.   inc R17
15.   dec R18
16.   dec R16
17.   cpi r16, 0
18.   brne loop
```
